DE2751592A1 - Dynamische speichereinrichtung - Google Patents

Dynamische speichereinrichtung

Info

Publication number
DE2751592A1
DE2751592A1 DE19772751592 DE2751592A DE2751592A1 DE 2751592 A1 DE2751592 A1 DE 2751592A1 DE 19772751592 DE19772751592 DE 19772751592 DE 2751592 A DE2751592 A DE 2751592A DE 2751592 A1 DE2751592 A1 DE 2751592A1
Authority
DE
Germany
Prior art keywords
memory
semiconductor
thin
semiconductor substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772751592
Other languages
English (en)
Other versions
DE2751592C2 (de
Inventor
Hiroshi Kawamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2751592A1 publication Critical patent/DE2751592A1/de
Application granted granted Critical
Publication of DE2751592C2 publication Critical patent/DE2751592C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

BESCHREIBUNG
Die Erfindung bezieht sich auf einen Halbleiterspeicher und richtet sich insbesondere auf eine dynamische Speicherainrichtung, welche von einem Kondensator als Mittel zur Speicherung einer Information Gebrauch macht.
Ein Speicher, welcher Metall-Isolator-Halbleiter-Feldeffekttransistoren (MISFET's), repräsentiert durch sogenannte MOSFET's (Metall-Oxid-Halbleiter-Feldeffekttransistoren) verwendet, kann den dynamischen Speicher-Vorgang eines Kondensators oder einer Streukapazität bequem ausnutzen und wird daher unter den Gesichtspunkten hoher Integrationsdichte, niedrigen Preises usw. in großer Anzahl eingesetzt. Unter den MOS-Speichern wurde in jüngerer Zeit am meisten der sogenannte 1 Trs/Zelle-Speicher (im folgenden "1-Element-Speicher" bezeichnet) herausgestellt, der einen MOSFET und einen Kondensator pro Bit verwendet. Er wurde beispielsweise in "ISSCC Digest of Technical Papers" S. 140 bis 141, Feb. 1976, K. Itoh et al publiziert.
Eine in einem'1-Element-Speicher gespeicherte Information wird auf eine Datenleitung ausgelesen, indem der MOSFET des Speichers in den EIN-Zustand gebracht wird. Beim Lesen ändert sich das Potential auf der Datenleitung in einer Weise, daß im Kondensator des 1-Element-Speichers angesammelte Ladungen auf die zu der Datenleitung gehörigen Kondensatoren verteilt werden. Dementsprechend entspricht das Potential auf der Datenleitung der gespeicherten Information des 1-Element-Speichers. Die gespeicherte Information wird aus dem 1-Element-Speicher ausgelesen, indem das Potenial
809821/0939
der Datenleitung einer "Lese"-Schaltung aufgeprägt wird. Da der Pegel, auf der Datenleitung durch die Aufteilung der Ladungen bestimmt wird, hat der 1-Element-Speicher den Nachteil, daß der "Lese"-Pegel der gespeicherten Information niedrig ist. Die Kapazität des Kondensators läßt sich jedoch klein machen, indem die "Lese"-Schaltung mit hoher Empfindlichkeit ausgestattet wird. Da die Anzahl der Elemente, die ein Bit ausmachen, klein ist, hat der 1-Element-Speicher den Vorteil, daß sich der Bereich, den ein Bit in einem Halbleitersubstrat einnimmt, in Form einer integrierten Halbleiterschaltung klein halten läßt.
In Speichern wie dem 1-Element-Speicher, bei welchen in einem Kondensator gespeicherte Ladungen und eine Information in Wechselbeziehung zueinander gebracht werden, lecken die gespeicherten Ladungen des Kondensators über verschiedene Wege aus. Daher ändert sich der "Lese"-Pegel, welcher beim Auslesen der gespeicherten Information auf der Datenleitung erscheint, in Abhängigkeit von der Zeitdauer des Informationshaitevorgangs der Speicherzelle. Bei Speichern des beschriebenen Typs darf der "Lese"-Pegel, der sich infolge der Ladungsausleckung aus dem Kondensator senkt bzw. ändert, den zulässigen Eingangspegel der "Lese"-Schaltung nicht überschreiten, so daß sich nur eine begrenzte Informationshaltezeit ergibt. Speicher dieses Typs halten daher die Information nur vorübergehend und werden "dynamische Speicher" genannt.
Bei einer integrierten Halbleiterschaltung sind eine Vielzahl von Speicherzellen, von denen jede in der oben beschriebenen Weise als 1-Element-Speicher aufgebaut ist, regelmäßig.in Form einer Vielzahl von Zeilen und Spalten auf einem Halbleitersubstrat angeordnet und bilden ein Speicherfeld bzw. eine Speichermatrix.
809821/0939
Bei der Untersuchung von Verbesserungen hinsichtlich des "Lese"-Pegels des 1-Element-Speichers hat sich gezeigt, daß die Informationshaltezeit von Speicherzellen, die an einem Ende des Speicherfelds angeordnet sind, im Ausmaß von 1/2 bis 1/10 kürzer ist als bei in einem inneren Teil sitzenden Speicherzellen. Wenn die Informationshaltezeit kurz ist, muß der Wiedereinschreib- bzw. Auffrischzyklus für die gespeicherte Information schneller gemacht werden, was dem ganzen Speichersystem ernste Beschränkungen für die Anwendung auferlegt.
Aufgabe der Erfindung ist es daher, die Informationshaltezeit einer dynamischen Speichereinrichtung, welche die Wirkung eines Kondensators oder einer Streukapazität zum vorübergehenden Halten von Information ausnützt, zu vergrößern. Die Verlängerung der Informationshaltezeit soll hierbei durch einen einfachen Aufbau erreicht werden.
Ein Kondensator für eine Speicherzelle besteht aus einem Halbleiterbereich in der Oberfläche eines Halbleitersubstrats und einer leitenden Schicht, die mit Zwischenlage einer dünnen, als Dielektrikum dienenden Oxidschicht auf dem Halbleiterbereich ausgebildet ist. Beim Halbleiterbereich handelt es sich um einen solchen, dessen Leitungstyp im wesentlichen demjenigen des Halbleitersubstrats entgegengesetzt ist, beispielsweise um einen Inversionsbereich, der in der Oberfläche des Halbleitersubstrats mit Hilfe eines über die leitende Schicht errichteten elektrischen Felds herbeigeführt wird, oder um einen Diffusionsbereich, der durch Eindiffundieren einer den Leitungstyp bestimmenden Verunreinigung gebildet ist. Auf derjenigen Oberfläche des Halbleitersubstrats, in der weder MISFET's noch Konden-
809821/0939
satoren ausgebildet sind, ist eine verhältnismäßig dicke Oxidschicht ausgebildet.
Gemäß der Erfindung ist ein Halbleiterbereich mit zum Halbleitersubstrat im wesentlichen entgegengesetzten Leitungstyp oder ein Halbleiterbereich mit gleichem Leitungstyp wie das Halbleitersubstrat und hoher Verunreinigungskonzentration in derjenigen Oberfläche des Halbleitersubstrats angeordnet, welche sich längs der Nachbarschaft eines Endabschnitts einer Speichermatrix bzw. eines Speicherfelds erstreckt.
Es hat sich gezeigt, daß durch Anordnung eines solchen Halbleiterbereichs längs der Nachbarschaft des Endabschnitts der Speichermatrix die Informationshaltezeit der längs des Endabschnitts der Speichermatrix angeordneten Speicherzellen ausreichend lang wird.
Im folgenden wird die Erfindung in Verbindung mit der beigefügten Zeichnung im einzelnen beschrieben. Auf dieser ist
Fig. 1 eine Draufsicht zur schematischen Erläuterung der Anordnung einer erfindungsgemäßen dynamischen Speichereinrichtung, Fig. 2 eine Charakteristik der Informationshaltezeiten von Speicherzellen zur Erklärung der Wirkung der Erfindung,
Fig. 3 ein Schaltbild zur Erläuterung eines 1-Element-Speichers,
Fig. 4 eine Draufsicht einer dynamischen Speichereinrichtung,
Fig. 5 ein Oxidschichtmuster der Speichereinrichtung
der Fig. 4,
Fig. 6 ein Muster, welches Source-, Drain- und Gatebereiche von MISFET's, Kondensatorbereiche und
809821/0939
Fig. 7
Fig. 8
Fig. 9
Verbindungsbereiche zeigt, welche die Speichereinrichtung der Fig. 4 bilden, ein Schnitt längs Linie V-V in Fig. 4, ein Schnitt längs Linie VI-VI in Fig. 4, eine Draufsicht einer weiteren Ausführungsform der dynamischen Speichereinrichtung,
Fig. 10 eine Draufsicht wiederum einer weiteren Ausführungsform der dynamischen Speichereinrichtung, Fig. 11 ein Schaltbild einer 3-Eleir.ent-Speicherzelle, Fig. 12 ein Schnitt einer weiteren Ausführungsform, bei der die Erfindung auf eine dynamische Speichereinrichtung aus 3-Element-Speicherzellen angewandt ist, und
Fig. 13 ein Schnitt einer weiteren Ausführungsform. Als Leckfaktoren hinsichtlich der Ladungen in einer 1-Element-Speicherzelle sind zu betrachten das Lecken über einen Pfad zwischen Source und Drain eines Schalt-MISFET, das der Tatsache zuzuschreiben ist, daß der Schalt-MISFET, der während der Informationshaltedauer im AUS-Zustand sein sollte, nicht vollkommen in diesen AUS-Zustand gelangt, ferner das Lecken über ein parasitäres Schaltkreiselement, das infolge der Aktivierung des parasitären Schaltkreiselements * stattfindet, und schließlich das Lecken in einem Kondensator selbst. Unter Inbetrachtziehung dieser Faktoren wurde das oben beschriebene Phänomen der Abnahme der Informationshaltezeit von Speicherzellen an einem Endteil der Speichermatrix analysiert. Als Ergebnis wurde ermittelt, daß die ernsteste Ursache vermutlich im Kondensator selbst und nicht in einer unerwünschten Wirkungsweise des Schalt-MISFET und in der Aktivierung des parasitären Schaltkreiselements liegt.
Die Informationshaltezeit der Speicherzellen ist am kürzesten für die Speicherzellen in einer Spalte,
809821/0939
die am Ende der Speichermatrix liegt, und ist lang für Speicherzellen im inneren bzw. zentralen Teil der Speichermatrix, d.h. in den anderen Spalten einschließlich einer an die Endspalte angrenzenden Spalte. Darüber hinaus sind die Informationshaltezeiten der Speicherzellen im zentralen Teil einschließlich der angrenzenden Spalte ungefähr gleich.
Hinsichtlich der Spalte von Speicherzellen im Mittelteil der Speichermatrix liegt auf einem HaIbleitersubstrat immer eine andere Spalte von Speicherzellen unmittelbar angrenzend und in verhältnismäßig geringem Abstand dazu. Im Gegensatz hierzu liegt natürlich am Ende einer Speichermatrix keine weitere Speicherzellenspalte auf der einen Seite unmittelbar angrenzend. Hinzu kommt, daß eine Gruppe von anderen Schaltungen oftmals in nennenswertem Abstand vom Ende der Speichermatrix angeordnet ist.
Auf diese Weise entspricht die Beziehung zwischen der Kontinuität der Anordnung der Speicherzellen im Mittelteil der Speichermatrix und der Diskontinuität der Anordnung der Speicherzellen am Ende der Speichermatrix dem Unterschied in den Informationshaltezeiten. Deshalb wurden, wie im folgenden angegeben, die Ursachen, durch welche die Informationshaltezeit von Speicherzellen am Ende der Speichermatrix verkürzt wird, in Beziehung zu Oberflächeneffekten eines Halbleiters betrachtet, obwohl diese noch nicht endgültig feststehen.
Eine der in Betracht gezogenen Ursachen sind Kristalldefekte, die infolge einer auf die Oberfläche des HaIb- leitersubstrats wirkenden thermischen Spannung erscheinen, ebenso wie Minoritätsträger, die durch die Kristall defekte erzeugt werden.
809821/0939
Im inneren bzw. zentralen Teil der Speichermatrix ist eine dicke Oxidschicht, die zwischen einer dünnen Oxidschicht für den Kondensator einer Speicherzelle und einer dünnen Oxidschicht für den Kondensator einer weiteren Speicherzelle liegt, verhältnismäßig schmal. Andererseits ist am Ende der Speichermatrix keine Speicherzellenspalte auf wenigstens einer Seite der Umgebung einer dünnen Oxidschicht für den Kondensator einer Speicherzelle angeordnet, weshalb die dicke Oxidschicht verhältnismäßig breit ist.
In diesem Fall haben das Halbleitersubstrat und die über seiner Oberfläche liegende Oxidschicht verschiedene thermische Ausdehnungskoeffizienten, so daß auf die Oberfläche des Halbleitersubstrats eine thermische Spannung wirkt. Die thermische Spannung wird umso größer, je dicker und breiter die Oxidschicht ist, und sie wird groß an der Genze zwischen der dünnen Oxidschicht und der dicken Oxidschicht. Insbesondere wird die Spannung nochmals größer,wenn die dicke Oxidschicht durch thermische Oxidation der Oberfläche des Halbleitersubstrats gebildet ist. Bei Vorhandensein solch einer thermischen Spannung erscheinen Übergangs-Kristalldefekte usw. auf der Oberfläche des Halbleitersubstrats. Die Kristalldefekte fangen Schwermetalle, wie etwa Gold, Silber, Kupfer oder Blei, ein. Da, wie oben beschrieben, die breite und dicke Oxidschicht im Bereich des Randteils der Speichermatrix auf der Halbleiteroberfläche angeordnet ist, wird es zu einer Erzeugung von Kristalldefekten mehr in der Umgebung dieses Teils kommen.
Solche Kristalldefekte erzeugen mehr Minoritätsträger. Folglch fließen die Minoritätsträger, die entstehen und in die angrezend an den Rand der Speichermatrix
809821/0939
liegende Halbleiteroberfläche eindiffundieren, in den Halbleiterbereich, der den Kondensator der Speicherzelle am Endteil der Matrix bildet. Ein solches Fließen von Minoritätsträgern ist der Leckstrom des Kondensators. Eine weitere betrachtete Ursache ist eine Verarmungsschicht in der Oberfläche des Halbleitersubstrats, ebenso wie im Halbleitersubstrat erzeugte Minoritätsträger.
Eine Verarmungsschicht breitet sich im Halbleitersubstrat um einen Halbleiterbereich mit zum Halbleitersubstrat entgegengesetztem Leitungstyp oder einen durch ein elektrisches Feld induzierten Inversionsbereich, wie er etwa den Bereich einer Elektrode des Kondensators darstellt, aus.
Zusammen mit einer solchen Verarmungsschicht breitet sich eine Verarmungsschicht in der Halbleitersubstratoberfläche aus, die eine Grenzfläche zur Oxidschicht bildet. Diese Verarmungsschicht wird der Bildung der Oxidschicht und einem elektrischen Feld, das durch verschiedene Leiterschichten oder Ionen auf der Oxidschicht erzeugt wird, zugeschrieben. Die Verarmungsschicht um den einen Elektrodenbereich des Kondensators und die Verarmungsschicht in der Halbleitersubstratoberfläche sind in der Halbleitersubstratoberfläche zusammenhängend. Als Folge davon wird ein sich zum einen Elektrodenbereich des Kondensators erstreckendes elektrisches Feld in der Verarmungsschicht in der Halbleitersubstratoberfläche erzeugt.
Im Halbleitersubstrat existieren durch Wärme, radioaktive Strahlung usw. angeregte Minoritätsträger, welche in das Halbleitersubstrat diffunieren. Die Minoritätsträger, die an der Verarmungsschicht in der Halbleitersubstratoberfläche angekommen sind, werden am einen
809821/0939
Elektrodenbereich des Kondensators durch das elektrische Feld innerhalb dieser Verarmungsschicht gesammelt. Als Folge davon entsteht ein Leckstrom zum Kondensator. Im inneren bzw. zentralen Teil der Speie hermatrix sind die Speicherzellen aufeinanderfolgend angeordnet und die Abstände zwischen den Speicherzellen gering. Infolgedessen ist die durch den Abstand der Speicherzellen bestimmte Fläche der eine einzelne Speicherzelle umgebenden Halbleitersubstratoberfläche verhältnismäßig klein.
Im Gegensatz dazu erstreckt sich in Bezug auf den Endteil der Speichermatrix die Halbleiteroberfläche mit vergleichsweise großer Fläche außerhalb des Endteils. Deshalb unterscheiden sich die Flächen der sich zum Bereich der einen Elektrode des Kondensators der Speicherzelle in der Halbleitersubstratoberfläche erstreckenden Verarmungsschicht im zentralen Teil und im Endteil der Speichermatrix.
Da die Halbleitersubstratoberfläche, die sich um den Endteil der Speichermatrix erstreckt, eine große Fläche hat, wird der Leckstrom zum Kondensator im Endteil hoch.
Viele Punkte in Bezug auf die Oberflächenphänomene von Halbleitern sind noch nicht geklärt, und die Ursachen für das vorgenannte Problem können nicht zweifelsfrei erhärtet werden. Die Abnahme der Informationshaltezeit im Endteil der Speichermatrix wurde jedoch in Bezug auf das Verhalten der Minoritätsträger am Rand der Speichermatrix betrachtet, wie dies oben beschrieben wurde.
Ausgehend von dem Gedanken, den Minoritätsträgerstrom zu begrenzen, der in den Kondensator der Speicherzelle im Endteil der Speichermatrix fließt, wurden Halbleiterbereiche THIN 1 - THIN 8 mit zum Halbleiter-
809821/0939
substrat entgegengesetztem Leitungstyp längs der Umgebung von Endteilen von Speicherfeldern bzw. Speichermatrizen MCA 1 - MCA 4 angeordnet, wie dies durch die entsprechenden Linien in Fig. 1 veranschaulicht ist.
In Fig. 1 ist jede der Speichermatrizen MCA 1 - MCA 4 aus einer Anzahl von Speicherzellen auf gebaut. Ein Vorverstärker PAA 1 für die Speichermatrizen MCA 1 und MCA 2 ist zwischen diesen Speichermatrizen angeordnet. In gleicher Weise ist ein Vorverstärker PAA 2 für die Speichermatrizen MCA 3 und MCA 4 angeordnet. Ferner ist zwischen den Speichermatrizen MCA 2 und MCA 3 ein Hauptverstärker MAA 1 für die Vorverstärker PAA 1 und PAA 2 angeordnet.
Wie weiter unten unter Bezugnahme auf die Fign. 4 bis 8 noch im einzelnen beschrieben wird, sind die Halbleiterbereiche THIN 1 - THIN 8 mit einer Spannungsquelle VDD verbunden. Dementsprechend sind pn-übergänge zwischen diesen Halbleiterbereichen THIN 1 - THIN 8 und dem HaIbleitersubstrat einer Sperr-Vorspannung unterworfen. Was das linke Ende der Speichermatrix MCA 1 in Fig. 1 anbelangt, ist zu Vergleichszwecken der dünne Halbleiterbareich THIN 1 in (-y)-Richtung vom Punkt 0 aus der Zeichnung angeordnet, während ein solcher Halbleiterbereich in (+y)-Richtung nicht vorgesehen ist. Die Informationshaltezeit t einer Speicherzellenspalte am linken Ende der Speichermatrix MCA 1 wurde gemessen. Dabei zeigte sich, daß, wie in Fig. 2 dargestellt, die Informationshaltezeit t der Speicherzellen an einer Stelle, wo keine 0 Maßnahme getroffen worden ist, 40 - 50 msec betrug, während die Informationshaltezeit t der Speicherzellen mit dem dabei angeordneten Halbleiterbereich THIN 1 auf 80 - 100 msec bzw. ungefähr das Doppelte verbessert war.
809821/0939
Im folgenden wird nun eine solche Verbesserungsmaßnahme konkreter beschrieben. Vor dieser Beschreibung wird aber zunächst unter Bezugnahme auf das Schaltbild der Fig. 3 die Anlage eines 1-Element-Speichers erläutert.
Gemäß Fig. 3 ist eine Speicherzelle für 1 Bit aus einem MISFET M und einem Kondensator C aufgebaut. Der Kondensator C hält eine Information. Wenn die Information eingeschrieben, ausgelesen oder aufgefrischt werden soll, wird der MISFET durch den Pegel einer
Wortleitung, der die Ausgangsgröße eines X-Treibers ist, in den leitenden Zustand gebracht, wobei er selektiv den Kondensator C mit der Datenleitung DL verbindet. Ein Vorverstärker dient dazu, die in der ausgewählten Speicherzelle gespeicherte Information auszulesen. Durch Vergleich der Information mit dem "Lese"-Pegel einer mit einer Datenleitung auf der entgegengesetzten Seite verbundenen Blindzelle entscheidet er, ob die in der Speicherzelle gespeicherte Information eine logische "1" oder "0" ist.
Ein Hauptverstärker wird verwendet, um das Ausgangssignal des Vorverstärkers zu verstärken und das "Lesen" von Daten hochgradig schnell zu machen. MIS-FET 's M1 und M2 dienen dazu, Datenleitungen DLo, DIm entsprechend dem Inhalt von Adressensignalen ag - a^ in der Y-Richtung auszuwählen. Ein Abschnitt PC1 wird verwendet, um die Streukapazitäten der Datenleitungen DL1 und DLp auf der zu den entsprechenden Datenleitungen DL, und OL. entgegengesetzten Seite vor der Auswahl der Zelle aufzuladen. MISFET's M3 und M4 sind korrespondierend mit den MISFET's M1 und M3 hinzugefügt, um die Datenleitungen DL1 und DL2 mit Kapazitäten auszustatten, die im wesenltichen gleich den
809821 /0939
pn-übergangskapazitäten der diffundierten Bereiche der in die Datenleitungen DL, und DL4 auf den entgegengesetzten Seiten eingebauten MISFET's M1 und M2 sind ,und um die Kapazitäten der Datenleitungen DL1, DL- und der Datenleitungen DL-,, DL4 symmetrisch zu machen.
Die Wirkungsweise der in Fig. 3 gezeigten Schaltung ist die gleiche wie beispielsweise diejenige von 11 A High-Speed 16k-Bit N MOS RAM", publiziert durch K. Itho et al in "ISSCC Digest of Technical Papers",
S. 140 - 141, Feb. 1976. Die Datenleitungen DL1 bis DL4 werden beispielsweise über MISFET1 8 M5 bis M„ durch ein Signal CE auf einen Pegel V_.p zu einer Zeit voraufgeladen, wo ein Chip nicht-ausgewählt ist. Kondensatoren in den Blindzellen liegen durch MISFET's Md- im Entladezustand.
Wenn der Chip ausgewählt wird, werden die MISFET's M5 bis Mg durch das Signal CE in den AUS-Zustand gebracht. Wenn bei der Chipauswahl die mit den Datenleitungen DL1 bzw. DL2 verbundenen Blindzellen durch den X-Treiber betrieben werden und die mit den Datenleitungen DL3 bzw. DL. verbundenen Speicherzellen durch einen Wortimpuls des X-Treibers betrieben werden, entsteht eine Ladungsverteilung zwischen den (nicht gezeigten) Kondensatoren der Datenleitungen DL1 bis DL. und den Kondensatoren der Speicherzellen bzw. Blindzellen. Bei der Verteilung der Ladungen wird das Potential der mit den Blindzellen verbundenen Datenleitungen DL-, DL^ zu einem Potential, welches zwischen den auf den Datenleitungen DL3, DL4 erscheinenden Potentialen liegt, wie sie bestimmt werden, wenn die gespeicherte Information der Speicherzellen eine logische. "0" bzw. "1" ist. Infolgedessen wird, wenn die in der mit der Datenleitung DL, verbundenen Speicherzelle gespeicherte Information eine logische "1"
809821/0939
ist, das Potential auf der Datenleitung DL3 höher als dasjenige auf der Datenleitung DL1. Die Differenz zwischen den Potentialpegeln der Datenleitungen DL^ und DL1 ist zu dieser Zeit verhältnismäßig klein. Wenn jedoch der Vorverstärker, bestehend aus MISFET's M 1 bis M 4, durch das der Zeitgebung des X-Treibers folgende nächste Taktimpulssignal 0 zu arbeiten be-
pa
ginnt, wird die Potentialdifferenz zwischen den Datenleitungen DL-, und DL1 angehoben, weil der Vorverstärker eine positive Rückkopplungsschleife hat.
In gleicher Weise wird die Potentialdifferenz zwischen den Datenleitungen DL4 und DL~ angehoben.
Wenn durch ein Ausgangssignal des Y-Treibers zur nächsten Zeitgebung der MISFET M1 in den EIN-Zustand gebracht wird, wird der Pegel der Datenleitung DL^ auf den Hauptverstärker gegeben. Wenn ferner der Hauptverstärker zur nächsten Zeitgebung durch ein Taktimpulssignal 0 betätigt wird, wird der Pegel der Datenleima
tung DL-. über MISFET's Mm5 und Mmg auf einen Ausgangspuffer gegeben. Wenn die Information aus der Datenleitung DL. ausgelesen werden soll, wird der MISFET M- in den EIN-Zustand gebracht.
In ähnlicher Weise werden die mit den Datenleitungen DL-,, DL. verbundenen Blindzellen in Tätigkeit gesetzt, wenn aus den mit den Datenleitungen DL1, DL- verbundenen Speicherzellen die gespeicherte Information ausgelesen werden soll.
Hinsichtlich des Aufbaus von Speicherzellenspalten und Randteilen derselben wird nun auf die Draufsichten der Fign. 4 bis 6, die Schnittansicht der Fig. 7 mit Schnitt längs Linie V-V aus Fig. 4 und die Schnittansicht der Fig. 8 mit Schnitt längs Linie VI-VI aus Fig. Bezug genommen.
809821/0939
Fig. 4 zeigt Speicherzellen, welche zu den Datonleitungen DL1, DL2, auf der linken Seite der Schaltung der Fig. 3 und zu Datenleitungen DL5, DL6, die in Fig. 3 nicht gezeigt sind, gehören. In Fig. 4 bezeichnen die Buchstaben M mit den anhängenden Indizes MISFET's und die Buchstaben C mit anhängenden Indizes Kondensatoren. Ein MISFET und ein Kondensator mit gleichem Index, beispielsweise M~g und C-g/ bilden eine Speicherzelle für 1 Bit.
Ohne daß dadurch eine Einschränkung gegeben sein soll, sind die MISFET's nach der Silicon-Gate-Technik hergestellt. Jeweils eine Elektrode der Kondensatoren besteht aus polykristallinem Silizium.
W1 bis Wfi bzeichnen Wortleitungen, welche Ausgangssignale der X-Treiber in Fig. 3 erhalten. Die Wortleitungen sind mit Silicon-Gate-Elektroden an in der Figur mit O markierten Stellen verbunden. Infolgedessen werden MISFET's, die mit einer beim "Schreiben", "Lesen" oder "Auffrischen" ausgewählten Wortleitung verbunden sind, leitend. Beispielsweise werden, wenn die Wortleitung W2 ausgewählt wird, die MISFET's M _, M33, M32,., leitend.
In den Fign. 7 und 8, die die Schnitte längs Linie V-V bzw. VI-VI in Fig. 4 zeigen, bezeichnet 1 ein p-Siliziumsubstrat, welches einen spezifischen Widerstand von beispielsweise 10 Ohm.cm zeigt. Mit 2 ist eine dicke Siliziumoxidschicht bezeichnet, die gebildet wird, indem das Siliziumsubstrat 1 unter Verwendung eines Si3N.-Films oder dergleichen als Maske selektiv einer thermisehen Oxidation unterworfen wird, und deren Dicke beispielsweise 1 μπι beträgt. Mit 3 ist eine dünne Siliziumoxidschicht bezeichnet, welche durch schwache thermische Oxidation des Siliziumsubstrats 1 gebildet wird und
809821/0939
deren Dicke 70 - 300 nm beträgt. Mit 4 ist eine polykristalline Siliziumschicht bezeichnet, welche beispielsweise eine Dicke von 350 nm hat und deren Leitungstyp der η-Typ ist, der gleichzeitig mit demjenigen eines noch zu erwähnenden n-Bereichs 5 bestimmt wird. Aufbaumäßig werden äie polykristallinen Siliziumschichten 4 als Gate-Elektrode, Kondensator-Elektrode und als Verbindungsschicht verwendet.
Mit 5 ist der Bereich bezeichnet, welcher mit einer η-Verunreinigung, wie etwa Phosphor, dotiert ist, und welcher als Source- bzw. Drain-Bereich des MISFET oder als Verbindungsschicht verwendet wird. Beispielsweise hat der η-Bereich eine Dicke von 1 um und einen spezifischen Schichtwiderstand von 15 -O/d· Mit 6 ist eine Phosphorglasschicht (P2 0S ~ ^0?' bezeichnet, welche mit Phosphor dotiert und mit einer Dicke von beispielsweise 0,9 um durch Ziehen aus der Gasphase bei niedriger Temperatur gebildet ist. Die Phosphorglasschicht 6 dient als Passivierung, um die Eigenschaften der MISFET's usw. zu stabilisieren, oder als Zwischenschicht-Isolierfilm in Mehrschichtenverbindungen. Bei 7 ist eine Aluminiumschicht gezeigt.
Mit 8 ist ein Endabschnitt der dicken Oxidschicht bezeichnet, welcher einer fetten Grenzlinie in der Draufsieht der Fig. 4 entspricht. Die sogenannten Kontaktlöcher, die jeweils durch die Markierungen O (Fig. 4) angedeutet sind, werden in der Phosphorglasschicht 6 vorgesehen, um die polykristalline Siliziumschicht 4 (angedeutet durch einen gepunkteten Bereich) und die Aluminiumschicht 7 elektrisch miteinander zu verbinden, in der Oxidschicht 3, um die polykristalline Siliziumschicht 4 und eine diffundierte Schicht 5' miteinander zu verbinden, und in der Phosphorglasschicht 6 und der
809821/0939
Oxidschicht 3, um die diffundierte Schicht 5 und die Aluminiumschicht 7 miteinander zu verbinden.
In den Fign. 7 und 8 wird infolge der Verbindung der polykristallinen Siliziumschicht 4 mit einer Spannungsquelle VD_. ein elektrisches Feld an die Oberfläche des unter dieser Schicht 4 liegenden Halbleitersubstrats angelegt. In diesem Fall ist das elektrische Feld an dem Teil der dünnen Oxidschicht 3 stark, so daß eine Kanalschicht, d.h. eine Inversionsschicht 9, in der Oberfläche des Halbleitersubstrats unter der dünnen Oxidschicht 3 induziert wird. Im Gegensatz dazu ist das elektrische Feld unter der dicken Oxidschicht 2 schwach, so daß dort keine Inversionsschicht induziert wird.
Der Kondensator, beispielsweise, C2, ist aus der polykristallinen Siliziumschicht 4, der dünnen Oxidschicht als Dielektrikum und der Kanalschicht 9 aufgebaut.
Die Inversionsschicht 9 ist mit dem η-Bereich verbunden, der als Source bzw. Drain des MISFET, beispielsweise, M_g wirkt. Dementsprechend ist eine der Elektroden des Kondensators C,g mit der Source oder Drain des MISFET M26 verbunden, und das Laden bzw. Entladen des Kondensators 26 geschieht über den MISFET M~, . Wie oben beschrieben, wird die n-Kanalschicht 9 zur elektrischen Isolation der einen Elektrode des Kondensators gegenüber dem p-Substrat verwendet, es kann aber auch ebenso eine n-Diffusionsschicht anstelle der Kanalschicht 9 des Kondensators C26 verwendet werden. In diesem Fall muß die diffundierte Schicht vor der Bildung der polykristallinen Siliziumschicht 4 gebildet werden.
In obigem Aufbau betragen, ohne daß damit eine Einschränkung verbunden seinsoll, die Abmessungen des Kondensators in der Speicherzelle 10 tun χ 10 um. Die dicke Oxidschicht zwischen den Kondensatoren im zentralen bzw. inneren
809821/093»
Teil der Speichermatrix, beispielsweise zwischen den Kondensatoren C1^ und C14, hat eine Breite von 5 um. Die Breite der dicken Oxidschicht zwischen dem Kondensator im Endteil, beispielsweise, C12 und dem THIN-Bereich beträgt 5 um, gleich der Breite im zentralen Teil. Ferner beträgt die Breite des THIN-Bereichs 5 um.
Der vorbeschriebene Aufbau läßt sich mit der bekannten Silicon-Gate-Technik herstellen. In diesem Fall wird ein p-Siliziumsubstrat mit einem spezifischen Widerstand von 10 Ohm.cm hergestellt und seine Oberfläche mit einem dünnen Si3N4-FiIm abgedeckt. Danach wird der Si3N4-FiIm selektiv geätzt und entfernt, so daß er an denjenigen Teilen der Oberfläche des Siliziumsubstrats 1 stehenbleibt, an denendie Source-/ Drain- und Gate-Bereiche der MISFET's, die Kondensatorbereiche und die THIN-Bereiche ausgebildet werden sollen. Durch thermische Oxidation des sich ergebenden Siliziumsubstrats wird die 1 um dicke Oxidschicht auf dem Teil der Oberfläche, der nicht vom Si3N4-FiIm abgedeckt ist, ausgebildet. Nach dem Ätzen und Entfernen des Si3N4-FiImS wird die dünne, 70-300 nm dicke Oxidschicht auf der Oberfläche des Siliziumsubstrats 1 durch thermische Oxidation ausgebildet.
Das Muster" aus dünner Oxidschicht 2 und dicker Oxidschicht 3 in Fig. 4 erhält dabei die in Fig. 5 gezeigte Gestalt.
Nachfolgend wird ein Photoresist-Film auf der ganzen Oberfläche ausgebildet. Der Photoresist-Film wird so belichtet und entwickelt, daß die dünne Oxidschicht auf den THIN-Bereichen und Verbindungsbereichen 11 freigelegt wird.
Unter Verwendung des Photoresist-Films als Maske wird die dünne Oxidschicht selektiv geätzt.
809821/0939
Phosphor als η-Verunreinigung wird in die freiliegende Oberfläche des Siliziumsubstrats nach einem bekannten Verfahren zur Bildung der THIN-Bereiche und der Verbindungsbereiche eindiffundiert. Eine auf den THIN-Bereichen bei der Diffusion gebildete dünne Oxidschicht wird durch erneutes Photoätzen entfernt.
Danach wird eine polykristalline Siliziumschicht über der gesamten Fläche der Substratoberfläche durch chemische Gasphasenabscheidung abgeschieden. In diesem Zustand sind die THIN-Bereiche und die abgeschiedene polykristalline Siliziumschicht miteinander verbunden. An Bereichen des Substrats jedoch, die den Source-, Gate- und Drain-Bereichen der MISFET's und den später auszubildenden Kondensator-Bereichen entsprechen, ist die polykristalline Siliziumschicht durch eine dünne Oxidschicht vom Substrat isoliert. Danach wird die polykristalline Siliziumschicht selektiv photogeätzt, so daß Teile stehenbleiben, dLe als Verbindungen, Gates und Kondensatoren verwendet werden sollen.
Unter Verwendung der verbleibenden polykristallinen Siliziumschicht als Ätzmaske wird die Oxidschicht dünn geätzt. So wird nur die mit der dünnen Oxidschicht gebildete Siliziumsubstratoberfläche freigelegt.
Nachfolgend wird Phosphor in die Substratoberfläche als η-Verunreinigung eindiffundiert. Da in diesem Fall die dicke Oxidschicht und dünne Oxidschicht, die unter der polykristallinen Siliziumschicht liegt, als Diffusionsmasken bezüglich des Phosphors wirken, ergibt sich ein Diffusionsmuster entsprechend den ausgezogenen Linien in Fig. 6. In der Figur dienen die von gestrichelten Linien und den ausgezogenen Linien umschlossenen Teile als die Gate-Bereiche der MISFET's und von strichdoppelpunktierten und den ausgezogenen Linien umschlossene Teile
809821/0939
als die Kondensatoren.
Nachfolgend wird die Phosphorglasschicht 6 auf dem ganzen Bereich der Oberfläche durch chemische Gasphasenabscheidung niedergeschlagen. Ein Photoresist-Film wird auf der gesamten Oberfläche abgeschieden und es werden Teile zur Verbindung der Aluminiumelektroden, wie sie durch die Markierungen O in Fig. 4 angedeutet sind, belichtet und entwickelt. Unter Verwendung des Photoresist-Films als Maske werden der Phosphorglasfilm und die dünne Oxidschicht mit einem bekannten Ätzmittel zur Atzung allein der Oxidschicht selektiv geätzt. Danach wird der Photoresist-Film entfernt.
Auf die Substratoberfläche wird Aluminium aufgedampft. Nachfolgend wird das Aluminium durch selektive Ätzung und Entfernung in die Form der Alumniumschicht 7 gebracht.
Gemäß Fig. 4 sind die Speicherzellen regelmäßig längs der Wortleitungen W und der Datenleitungen DL angeordnet. Ein Satz solcher Felder bildet, wie in Fig. 1 gezeigt, die Speicherzellenmatrix MCA. Die Informationshaltezeit einer Speicherzellenspalte an einem Endteil der Speichermatrix MCA, mit anderen Worten, diejenige der Kondensatoren C21 , C^1, C41 ... und C12» Cp,, C„ ·.·, die mit den Wortleitungen W. und Vi2 in Fig. 4 verbunden sind, ist in einem Ausmaßt von 1/2 - 1/10 kürzer, verglichen mit denjenigen von zentralen bzw. inneren Spalten, d.h., von Spalten auf der rechten Seite der Endspalte. Zur Verlängerung der Informationshaltezeit an den Endteilen sind die schraffierten THIN-Bereiche, die mit der Spannungsquelle VDD über die polykristallinen Siliziumschichten verbunden sind, vorgesehen. Wie aus Fig. 8 ersichtlich, sind die THIN-Bereiche längs und in großer Nähe zu den Bereichen der dünnen thermischen Oxidationsschicht 3 der Speicherze LI hi, die mit den Wortleitungen W1 und W2 verbunden sind, angeordnet.
809821/0939
Im THIN-Bereich existiert die dicke thermische Oxidationsschicht 2 nicht und die Substratoberfläche wird mit überhaupt keiner thermischen Oxidationsschicht oder mit einer nur sehr dünnen thermischen Oxidationsschicht bei der Diffusion ausgebildet. Durch die Ausnehmung des THIN-Bereichs wird die Breite der auf der linken Seite des Kondensators, beispielsweise, C^1 liegenden Oxidschicht 2 klein. Deshalb fließen Minoritätsträger, die vom Substrat außerhalb des linken Randes des Konden-
sators C31 in Richtung auf den Kondensator C31 laufen, in den THIN-Bereich. Infolgedessen nimmt ein zur Kanalschicht 9 des Kondensators C31 fließender Leckstrom auf das gleiche Ausmaß ab, wie es einem Wert im Mittelteil der Speichermatrix entspricht. Die Wirkung des THIN-Bereichs ergibt sich auch aus der Erläuterung der Fig. 2.
Um eine Einschränkung der Verwendungsmöglichkeit des Speichersystems infolge der Abnahme der Informationshai tezeit der Speicherzellen am Rand der Speichermatrix zu beseitigen, oder um die Einschränkungen auf ein für die Praxis vertretbares Maß zu reduzieren, sollte der Abstand zwischen der Ausnehmung des THIN-Bereichs und der Ausnehmung·der Kanalschicht 9 in der Speicherzelle C31) vorzugsweise gleich oder kleiner dem Abstand zwischen den Speicherzellen (C3- und C33), wie bei dieser Ausführungsform, gemacht werden.
Bei obiger Beschreibung stand der Leckstrom in den Kondensator im Mittelpunkt. Jedoch bringt in Fällen, wo die Verbindungs- bzw. Anschlußschicht des Kondensators aus einem diffundierten Bereich oder dergleichen aufgebaut ist, auch ein Leckstrom im diffundierten Bereich manchmal Probleme mit sich. Selbst in einem Fall, wo wie bei der Speicherzelle dieser Ausführungsform der Source-
809821/0939
oder Drain-Bereich des MISFET mit dem Kondensator verbunden ist, bringt ein Leckstrom im Source- oder Drain-Ubergang manchmal Probleme mit sich. Die Meinung ist, daß in solchen Fällen der Leckstrom reduzierbar ist, indem die Ausnehmung THIN der dicken Oxidschicht in der Nachbarschaft des entsprechenden Abschnitts in der gleichen Weise angeordnet wird. Beispielsweise ist hinsichtlich Fig. 4 anzunehmen, daß nicht nur der Leckstrom in einem Abschnitt Q des Kondensators C22» sondern auch ein Leckstrom in einem Abschnitt P der Source oder Drain des
MISFET M22 durch Vorsehen der Ausnehmung THIN vermindert werden kann.
Die Erfindung wurde ausgehend von einer Ausführungsform beschrieben, sie ist jedoch nicht darauf beschränkt und es sind Abwandlungen auf der Basis des vorstehenden technischen Grundgedankens möglich. Beispiele werden im folgenden diskutiert.
In Fig. 3 wird der Kondensator C, für die Blindzelle durch den MISFET M,2/ der im EIN-Zustand ist, wenn der Chip nicht ausgewählt ist, im Entladezustand gehalten.
Der Kondensator C, dient nur dazu, ein Referenzpotential am Vorverstärker bei der Auswahl des Chip zu liefern, und führt keinen Informationshaltevorgang bei der nicht-Auswahl des Chip aus. Deshalb wird der Leckstrom hinsichtlich der
Blindzelle kaum zu einem Problem.
Fig. 9 zeigt eine Ausführungsform, bei welcher an der Stelle der Bereiche THIN 2, THIN 3, THIN 6 und THIN 7 in Fig. 1 Blindzellen in den Speichermatrizen MCA 1 bis MCA 4 den Vorverstärkern PAA 1 und PAA 2 zugekehrt ange ordnet sind. Bei dieser Ausführungsform wird die Informa- tionshaltezeit der an die Blindzellen angrenzenden Speicherzellen dank der Blindzellen ausreichend lang.
809821/0939
- 25 - 2 7 51 5 y 2
Ferner kann, wie in Fig. 10, welche diffundierte Bereiche, Gate-Bereiche und Kondensator-Bereiche gleich denen der Fig. 6 zeigt, dargestellt, ein THIN-Bereich, der in der Nähe des Endteils der Speichermatrix vorgesehen werden soll, durch einen Aufbau, der demjenigen der Kondensatoren C12 bis C35 ähnlich ist, aus einem η-Bereich B und einem mit dem Bereich B verbundenen Inversionsbereich A aufgebaut sein. In diesem Fall, ist, obwohl nicht gezeigt, eine mit der Spannungsquelle Vnn verbundene polykristalline Siliziumschicht mit dem n-Bereich B verbunden und erstreckt sich auf den mit einer dünnen Oxidschicht ausgebildeten Bereich A.
Die Erfindung ist auch auf eine dynamische Speichereinrichtung etwa in Form einer in Fig. 11 gezeigten 3-Element-Speichereinrichtung anwendbar. In einem solchen Fall wird der Leckstrom in der Source oder Drain eines Schreib-MISFET M„ manchman ein Problem. Hier läßt sich eine Verbesserung erzielen, indem ein η-Bereich THIN nahe dem Source- oder Drain-Bereich des MISFET M. auf der Seite angeordnet wird, auf der er mit einem Speicher-MISFET Mc verbunden ist, wie dies in Fig. 12 zu sehen ist (Cg stellt Streukapazitäten, wie die Gate-Kapazität von M5, und eine Verdrahtungskapazität, dar, die als Speichermittel verwendet werden).
In der Erfindung kann der mit der Spannungsquelle VDD verbundene η-Bereich 51 in Fig. 8 durch einen p-Bereich ersetzt werden, welcher eine hohe Konzentration an p-Verunreinigung im Substrat 1 enthält, wie dies in Fig. 13 gezeigt ist. Der p-Bereich 511 ist in diesem Fall auf hoher Verunreinigungskonzentration und schneidet deshalb einen Inversionsbereich 9 und eine Verarmungsschicht, die sich in der Zwischenschicht zwischen den Oxidschichten 2 und 3 erstreckt, ab.
809821/0939
e e r s e 11 e

Claims (8)

  1. F ΔΤΕΝ . ANWÄLTE
    SCHIFF ν. FÜNER STREHL SC HÜ BE L-HOPF EBBINGHAUS FINCK
    MARIAHILFPLATZ 2*3, MÖNCHEN 9O POSTADRESSE: POSTFACH 95 OI 6O. D-8OÜO MÖNCHEN 05
    IAUS FINCK
    HITACHI, LTD. 18. November 1977
    Dynamische Speichereinrichtung PATENTANSPRÜCHE
    /1.) Dynamische Speichereinrichtung mit einem aus einer Anzahl von auf einem Halbleitersubstrat angeordneten Speicherzellen aufgebauten Speicherfeld, wobei jede Speicherzelle einen Kondensator, der aus einem Halbleiterbereich in einer Oberfläche des Halbleitersubstrats und aus einer auf dem Halbleiterbereich ausgebildeten Leiterschicht mit Zwischenlage einer isolierenden Schicht gebildet ist, und einen Feldeffekttransistor mit isoliertem Gate, dessen Source- oder Drain-Bereich mit dem Halbleiterbereich verbunden ist, enthält, dadurch gekennzeichnet , daß außerhalb eines Endteils des Speicherfelds im Halblei-
    809821/0939
    ORIGINAL INSPECTED
    27515S2
    lcitersubstrat (1) ein Halbleiterbereich (THIN) derart ausgebildet ist, daß ein Leckstrom, welcher sonst die Speicherzellen am Endteil des Speicherfelds längs der äußeren Halbleitersubstratoberflache erreichen würde durch den außerhalb des Endteils des Speicherfelds liegenden Halbleiterbereich abgeschnitten wird.
  2. 2. Dynamische Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet , daß der Halbleiterbereich (THIN) außerhalb des Endteils des Speicherfeldes ein Halbleiterbereich eines Leitungstyps ist, der im wesentlichen dem des Halbleitersubstrats (1) entgegengesetzt ist, und daß ein pn-übergang zwischen diesem Halbleiterbereich und dem Halbleitersubstrat in Sperrrichtung vorgespannt ist.
  3. 3. Dynamische Speichereinrichtung nach Anspruch 2, dadurch gekennzeichnet , daß der Halbleiterbereich (THIN) des im wesentlichen entgegengesetzten Leitungstyps ein fremdstoffdiffundierter Bereich ist.
  4. 4. Dynamische Speichereinrichtung nach Anspruch 2, dadurch gekennzeichnet , daß der Halbleiterbereich (THIN) des im wesentlichen entgegengesetzten Leitungstyp ein Inversionsbereich ist.
  5. 5. Dynamische Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet , daß jede Speicherzelle als 1-Element-Zelle aufgebaut- ist.
    809821/0939
    -3- 275
  6. 6. Dynamische Speichereinrichtung nach Anspruch 5, dadurch gekennzeichnet , daß der HaIbleiturbereich (THIN) zum Abschneiden des Leckstroms außerhalb eines der Endteile des Speicherfelds angeordnet ist und daß Blindzellen am anderen Endteil des Speicherfelds angeordnet sind.
  7. 7. Dynamische Speichereinrichtungen nach Anspruch 1, dadurch gekennzeichnet , daß der Halbleiterbereich (THIN) außerhalb des Endteils des Speicherfelds den gleichen Leitungstyp wie das Halbleitersubstrat (1 und eine höhere Fremdstoffkonzentration als das Halbleitersubstrat hat.
  8. 8. Dynamische Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet , daß der Halbleiterbereich (THIN) außerhalb des Endteils des Speicherfelds in einem Abstand vom Endteil angeordnet ist, der kleiner als der Abstand zwischen den Speicherzellen ist.
    809821/0939
    ORIGINAL INSPECTED
DE2751592A 1976-11-19 1977-11-18 Halbleiter-Speicherschaltung Expired DE2751592C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51138341A JPS6041463B2 (ja) 1976-11-19 1976-11-19 ダイナミツク記憶装置

Publications (2)

Publication Number Publication Date
DE2751592A1 true DE2751592A1 (de) 1978-05-24
DE2751592C2 DE2751592C2 (de) 1983-10-27

Family

ID=15219642

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2751592A Expired DE2751592C2 (de) 1976-11-19 1977-11-18 Halbleiter-Speicherschaltung

Country Status (4)

Country Link
US (2) US4491858A (de)
JP (1) JPS6041463B2 (de)
DE (1) DE2751592C2 (de)
NL (1) NL190211C (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2444991A1 (fr) * 1978-12-20 1980-07-18 Siemens Ag Circuit de memoire a semi-conducteurs
DE3316675A1 (de) * 1982-05-07 1983-11-10 Mitsubishi Denki K.K., Tokyo Halbleiterspeichervorrichtung
US4587542A (en) * 1979-10-11 1986-05-06 Texas Instruments Incorporated Guard ring for reducing pattern sensitivity in MOS/LSI dynamic RAM

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041463B2 (ja) * 1976-11-19 1985-09-17 株式会社日立製作所 ダイナミツク記憶装置
JPH0658947B2 (ja) * 1984-02-24 1994-08-03 株式会社日立製作所 半導体メモリ装置の製法
JPS60236191A (ja) * 1984-05-08 1985-11-22 Matsushita Electric Ind Co Ltd 半導体記憶装置
US4651183A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation High density one device memory cell arrays
US4658283A (en) * 1984-07-25 1987-04-14 Hitachi, Ltd. Semiconductor integrated circuit device having a carrier trapping trench arrangement
JPH06105766B2 (ja) * 1984-09-26 1994-12-21 株式会社日立マイコンシステム 半導体集積回路装置の製造方法
JPS61142591A (ja) * 1984-12-13 1986-06-30 Toshiba Corp 半導体記憶装置
JPH0789569B2 (ja) * 1986-03-26 1995-09-27 株式会社日立製作所 半導体集積回路装置及びその製造方法
KR950001424B1 (en) * 1986-03-28 1995-02-24 Hitachi Ltd 3-transistor dynamic random access memory
JP2629697B2 (ja) * 1987-03-27 1997-07-09 日本電気株式会社 半導体記憶装置
JP2957388B2 (ja) * 1993-08-03 1999-10-04 日本電気アイシーマイコンシステム株式会社 半導体記憶回路
JPH08147968A (ja) * 1994-09-19 1996-06-07 Mitsubishi Electric Corp ダイナミックメモリ
JPH10223853A (ja) * 1997-02-04 1998-08-21 Mitsubishi Electric Corp 半導体装置
US6678198B2 (en) * 2001-03-16 2004-01-13 Broadcom Corporation Pseudo differential sensing method and apparatus for DRAM cell
US20110026323A1 (en) 2009-07-30 2011-02-03 International Business Machines Corporation Gated Diode Memory Cells
US8445946B2 (en) * 2003-12-11 2013-05-21 International Business Machines Corporation Gated diode memory cells
JP5743045B2 (ja) * 2008-07-16 2015-07-01 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及び半導体記憶装置におけるメモリアクセス方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044373A (en) * 1967-11-13 1977-08-23 Hitachi, Ltd. IGFET with gate protection diode and antiparasitic isolation means
US3573509A (en) * 1968-09-09 1971-04-06 Texas Instruments Inc Device for reducing bipolar effects in mos integrated circuits
US3798512A (en) * 1970-09-28 1974-03-19 Ibm Fet device with guard ring and fabrication method therefor
US3748187A (en) * 1971-08-03 1973-07-24 Hughes Aircraft Co Self-registered doped layer for preventing field inversion in mis circuits
US3771147A (en) * 1972-12-04 1973-11-06 Bell Telephone Labor Inc Igfet memory system
US3896485A (en) * 1973-12-03 1975-07-22 Fairchild Camera Instr Co Charge-coupled device with overflow protection
US3879640A (en) * 1974-02-11 1975-04-22 Rca Corp Protective diode network for MOS devices
JPS5539073B2 (de) * 1974-12-25 1980-10-08
US4086662A (en) * 1975-11-07 1978-04-25 Hitachi, Ltd. Memory system with read/write control lines
JPS5279787A (en) * 1975-12-26 1977-07-05 Toshiba Corp Integrated circuit device
JPS5333542A (en) * 1976-09-10 1978-03-29 Hitachi Ltd Signal detection circuit
US4110776A (en) * 1976-09-27 1978-08-29 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
JPS5363938A (en) * 1976-11-19 1978-06-07 Hitachi Ltd Dynamic memory unit
JPS6041463B2 (ja) * 1976-11-19 1985-09-17 株式会社日立製作所 ダイナミツク記憶装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2444991A1 (fr) * 1978-12-20 1980-07-18 Siemens Ag Circuit de memoire a semi-conducteurs
US4587542A (en) * 1979-10-11 1986-05-06 Texas Instruments Incorporated Guard ring for reducing pattern sensitivity in MOS/LSI dynamic RAM
DE3316675A1 (de) * 1982-05-07 1983-11-10 Mitsubishi Denki K.K., Tokyo Halbleiterspeichervorrichtung

Also Published As

Publication number Publication date
NL190211B (nl) 1993-07-01
NL7712820A (nl) 1978-05-23
NL190211C (nl) 1993-12-01
DE2751592C2 (de) 1983-10-27
JPS5363939A (en) 1978-06-07
JPS6041463B2 (ja) 1985-09-17
US4695864A (en) 1987-09-22
US4491858A (en) 1985-01-01

Similar Documents

Publication Publication Date Title
DE2751592C2 (de) Halbleiter-Speicherschaltung
DE3123876C2 (de) Nicht-flüchtige Halbleiter-Speichervorrichtung
DE2632036C2 (de) Integrierte Speicherschaltung mit Feldeffekttransistoren
DE4208694C2 (de) Halbleiter-Speicherelement
DE2802141C2 (de) Halbleiteranordnung
DE2235801B2 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE2705503C3 (de) Halbleiterspeicheranordnung
DE3736387A1 (de) Nicht-fluechtige halbleiterspeichervorrichtung
DE2745290A1 (de) Integriertes speicherfeld
DE3019850A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3844120A1 (de) Halbleitereinrichtung mit grabenfoermiger struktur
DE2841453A1 (de) Halbleiterspeicherzelle
DE2755953C2 (de) Halbleiteranordnung in Form eines Speichers mit beliebigem Zugriff
DE2356275A1 (de) Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE69513207T2 (de) Halbleitervorrichtung
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2363089A1 (de) Speicherzelle mit feldeffekttransistoren
DE2751591A1 (de) Dynamische speichereinrichtung
DE102004047610A1 (de) Integrierte Speicher-Schaltungsanordnung mit Ansteuerschaltung und Verwendungen
DE2431079C3 (de) Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen
DE2642615A1 (de) Halbleiterspeicher
DE2033260B2 (de) Kapazitiver Speicher mit Feldeffekttransistoren
DE2760086C2 (de)
DE2441385C3 (de) Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition