DE2356275A1 - Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren - Google Patents

Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren

Info

Publication number
DE2356275A1
DE2356275A1 DE2356275A DE2356275A DE2356275A1 DE 2356275 A1 DE2356275 A1 DE 2356275A1 DE 2356275 A DE2356275 A DE 2356275A DE 2356275 A DE2356275 A DE 2356275A DE 2356275 A1 DE2356275 A1 DE 2356275A1
Authority
DE
Germany
Prior art keywords
gate electrode
semiconductor
insulating layer
gate
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2356275A
Other languages
English (en)
Other versions
DE2356275C2 (de
Inventor
Benjamin Agusta
Joseph Juifu Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2356275A1 publication Critical patent/DE2356275A1/de
Application granted granted Critical
Publication of DE2356275C2 publication Critical patent/DE2356275C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Leistungsunabhängiger Halbleiterspeicher mit Doppelgate-Isolierschicht-Feldeffekttransistoren
Die Erfindung bezieht sich allgemein auf leistungsunabhängige bzw. permanente (non-volatile) Halbleiterspeicher. Insbesondere befaßt sich die Erfindung mit permanenten Feldeffekttransistorspeichern, bei denen jeweils ein Feldeffekttransistor mit einer Doppelgate-Anordnung als Speicherelement dient. Im Rahmen- dieser Doppelgate-Änordnung ist ein Gate elektrisch offen (floating)„ wobei die dort gespeicherte Ladung die jeweilige Speicherinformation repräsentiert.,
Aus den US-Patentschriften 3 500 142 und 3 649 884 sind bereits · solche Doppelgate-Feldeffekttransistoren mit jeweils einem elektrisch offenen Gate als Speicherelemente bekannt. Diese Patentschriften enthalten die Lehre, daß solche Gate~Strukturen elektrisch auf- und entladen werden können, wenn die zwischen dem Halblei tergrundkörper und der offenen Gate-Elektrode befindliche Isolierschicht dünn.genug ist, um ein Tunneln von Elektronen durch sie hindurch zuzulassen«, Mit dem Erfordernis derart dünner Isolierschichten sind jedoch naturgemäß erhebliche Nachteile verbunden.
Die US-Patentschrift 3 660 819 beschreibt einen Feldeffekttransis-
409827/0934
tor mit einem einzigen offenen Gate, bei dem die Isolierschicht jedoch so dick ist, daß ein Tunneleffekt vermieden wird. Diese Anordnung wurde entwickelt, um die mit den zuvor genannten Anordnungen verbundenen Nachteile zu überwinden. Diese letztere Patentschrift stellt jedoch fest, daß ein solches offenes Gate lediglich mittels ultraviolettem Licht, Röntgenstrahlen oder durch Anwendung von Temperaturen oberhalb 45O 0C entladen werden kann. Deswegen haben solche Anordnungen bisher lediglich Anwendung in Form von Pestwertspeichern gefunden. In einem Artikel in Elektrpnics vom 27. September 19 71 wurde ferner vorgeschlagen, derartige mit Elektronen aufgeladene offene Gate-Elektroden durch Defektelektronend.h. Löcher-Injektion vom Substrat her zu entladen und damit die Speicherinformation zu löschen. Ein derartiger Löschvorgang mittels Defektelektronen-Injektion ist jedoch nicht nur schwierig, sondern wegen der physikalischen Eigenschaften der Defektelektronen auch zudem nur erheblich langsamer zu bewerkstelligen.
Die Aufgabe der Erfindung besteht deshalb darin, einen Halbleiterspeicher anzugeben, der von einer dauernden Leistungszufuhr unabhängig ist, leicht hergestellt werden kann, und vor allem vollständig auf elektrischem Wege, d.ho unter Vermeidung von Licht, Röntgen» oder Warmestrahlen gelesen„ bzw. gelöscht werden kann. Zur Lösung dieser Aufgabe sieht die vorliegende Erfindraig einen Halbleiterspeicher der im Patentanspruch 1 gekennzeichneten Art vor. Vorteilhafte Ausgestaltungen dar Erfindung sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispieles unter Zuhilfenahme der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 die Schnittdarstellung aines Feldeffekttransis
tors mit offenem Gate, der als Speicherzelle benutzt wird, und
Fig. 2 die zum Schreiben, Lesen und Löschen der in
80972006 409827/0934.
Fig. l gezeigten Speicherzelle benötigten Spannungsverläufe ο
Zum Zwecke der Verdeutlichung der Erfindung ist die Darste.llung in Fig. 1 auf lediglich einen einzigen Feldeffekttransistor (FET) 10 beschränkt, der als Speicherzelle wirkt und mit einigen zum Betrieb erforderlichen Schaltkreisen in Verbindung steht, nämlich einein Worttreiber ,12, einem Bittreiber 14 und einem Leseverstärker 15. Diese letzteren Schaltungen sind durchaus üblich und in ihrem Aufbau an sich bekannt. Der Worttreib'er 12 und der Bittreiber 14 müssen in der Lage sein, Spannungssignale mit verschiedenen Pegeln bereitzustellen. ·
Die Speicherzelle 10 wird vorzugsweise in einem Grundkörper 16 eines homogenen, elementaren Halbleitermaterials ausgebildet, indem ein diffundiertes Sourcegebiet 17 und ein diffundiertes Draingebiet 18 mit jeweils gegenüber dem Grundkörper 16 entgegengesetzter Leitfähigkeit durch das dazwischenliegende Gebiet 19 voneinander beabstandet angeordnet werden. Im Rahmen der Beschreibung eines Ausführungsbeispiels wird angenommen, daß der Gruhdkörper 16 aus N-Typ Silizium mit einem spezifischen Widerstandswert von vorzugsweise 1,0 bis 2,0 Ω·cm besteht, wobei P leitfähige Dotierungsstoffe zur Bildung der Diffussionsgebiete 17 und 18 benutzt sind. Die Oberfläche des Grundkörpers wird von einer Isolierschicht 21 bedeckt. Diese Isolierschicht 21 kann beispielsweise aus Siliziumdioxyd zusammengesetzt sein, das durch konventionelle · Verfahren mit einer Dicke von etwa 8000 S hergestellt werden kann. Diese Isolierschicht 21 wird anschließend einem Ätzvorgang sowie einem Verfahren zum Wiederaufwachsen einer Oxydschicht unterworfen, um auf diese Weise eine öffnung 22 in der Isolierschicht 21 zu bilden und über den Bereich 19 eine endgültige erste Oxydschicht 24· zu formen, die eine derartige Dicke aufweist, daß bei normalen Betriebsspannungen kein Tunneln auftreten kann. Für typische FET-Bauelemente beträgt diese Gate-Dicke größenordriungsmäßig etwa 500 Ä und mehr.
BU 972 006
409827/0934
Auf diese erste Gate-Oxydschicht 24 wird dann eine Gate-Elektrode 25 aus einem Halbleitermaterial aufgebracht, die beim Anlegen von geeigneten Feldstärken völlig von freien Ladungsträgern geräumt werden kann. Diese Gate-Elektrode 25 wird anschließend mittels einer zweiten Schicht 26 aus einem geeigneten Isoliermaterial eingekapselt, so daß das Gate 25 elektrisch derart isoliert ist, daß es bezüglich der übrigen Bauelementstruktur elektrisch "floaten" kann, d.h. es handelt sich hier um eine elektrisch offene und nicht extern an eine feste Spannung gelegte Gate-Elektrode.
Die Isolierschicht 26 kann aus demselben Material wie die Isolierschicht 24 bestehen und eine damit vergleichbare Dicke aufweisen. Natürlich sind auch zusammengesetzte Isolierschichten verwendbar. Anschließend werden elektrische Kontakte 28 und 27 zum Source- und Drain-Gebiet 17 bzw. 18 sowie eine metallische Gate-Elektrode
29 hergestellt. Diese metallische Gate-Elektrode 29 wird im folgenden als Treiber-Gate bezeichnet und ist über dem elektrisch isolierten Gate 25, im folgenden als offenes Gate bezeichnet, angebracht; sie ist jedoch von dem offenen Gate durch die Isolierschicht 26 getrennt.
Zur Herstellung der verschiedenen Schichten, der Gate-Isolierschichten, Elektroden, Diffusionsgebiete usw. sind zahlreiche Verfahren in der Halbleitertechnik bekannt, auf die deshalb hier nicht näher eingegangen zu werden braucht.
Die Drain-Elektrode 27 ist über einen ersten Schalter 30 mit dem Leseverstärker 15 und dem Bittreiber 14 koppelbar. Der Schalter
30 weist zwei mögliche Schaltstellungen auf, so daß er entweder die Drain-Elektrode 27 mit dem Leseverstärker 15 und dem Bittreiber 14 über die Leitung 30a oder über die Leitung 30b mit Masse verbinden kann. Die Source-Elektrode 28 sowie der Halbleitergrundkörper 16 sind beide mit Masse verbunden. Das Treiber-Gate 29 ist an den Worttreiber 12 angeschlossen.
Da das offene Gate 25 elektrisch nicht fest angeschlossen ist, Bü972006 409827/0934
kann bewirkt werden, daß es eine überschußmenge an Ladung aufweist und so mittels Induktion einen Kanal im Gebiet 19 zwischen Source*-, und Drain-Zone 17 und 18 erzeugt. Das Vorhandensein eines solchen Kanals-kann benutzt werden, eine logische "1".-Information darzustellen. Sind solche Ladungen nicht auf dem offenen Gate 25 vorhanden, existiert kein solcher Kanal im Bereich 19, was einer binären "0"-Information entsprechen soll«, Durch Erzeugen oder Auslöschen derartiger Kanäle in dem Halbleiterbauelement, kann der beschriebene Feldeffekttransistor als Speicherzelle benutzt werden. .
In Fig. 2 sind die zum Lesen, Schreiben und Löschen der Speicherzelle von. Fig. 1 erforderlichen Spannungen dargestellt. Soll eine "1" in die Speicherselle eingeschrieben werden, so daß ein Kanal zwischen Source- und Drain-Zone induziert, wird-der Schalter 30 mit der Leitung 30a verbunden, so daß der Bittreiber 14 und der Leseverstärker 15 beide direkt an die Drain-Elektrode 27 ange-. schlossen sind, über den Bittreiber 14 wird die Spannung der Drain-Elektrode 27 auf -2.0 Volt eingestellt, so daß das Diffusionsgebiet 18 in Sperrich tung vorgespannt ist„ Diese Bittreiberspannung ist in Fig. 2 durch· den Impuls 40 angedeutet«, Gleichzeitig wird die Gate-Elektrode 29 über den Worttreiber 12 mit einem positiven Impuls beaufschlagt« Dies ist in Fig. 2 durch den Impuls 41 angedeutet. Das zeitlich zusammentreffende Anlegen dieser beiden Spannungsimpulse 40 und 41 muß ausreichen, um einen Lawinendurchbrucheffekt zwischen dem Drain-Gebiet 18 und dem Halbleitergrundkörper 16 im Bereich des Gebietes 19 zu bewirken. Bei einem solchen Lawinendurchbruch in einer derartigen Anordnung werden hochenergetische Elektronen unter dem offenen Gate 25 erzeugt und unter dem Einfluß der angelegten elektrischen Spannungen in die Schicht 24 eindringen und schließlich zur offenen Elektrode 25 geleitet werden, wo sie sich anhäufen und gespeichert werden.
Die derart in die Oxydschicht 24 injizierten Elektronen werden aufgrund der durch die angelegten Spannungen erzeugten elektri— . sehen Felder zur offenen Gate-Elektrode 25 getrieben. Jede der-
BU 9 72 006 ' ■ .
409827/0934
art zur offenen Gate-Elektrode 25 injizierte Ladung bleibt dort über extrem lange Zeitabschnitte erhalten«
Nach dem Ende der Impulse 40 und 41 bewirken die auf dem offenen Gate 25 gespeicherten Elektronen, das ein induzierter Kanal zwischen dem Source- und Drain-Diffusionsgebiet 17 und 18 besteht. Das Vorhandensein bzw„ NichtVorhandensein einer Ladung auf dem offenen Gate 25 kann somit durch Feststellung der Existenz eines derartigen Kanals bestimmt werden. Dies wird erreicht, indem man koinzidente Leseimpulse 42 und 43 mit vergleichsweise niedriger Amplitude an die Drain-Elektrode 27 und das Treibergate 29 anlegt. Die Gesamtspannung der koinsidenten Impulse mu0 natürlich kleiner sein als die Spannung, die zur Verursachung eines Lawinen» durchbruchs und einer Eiektroneninjektion erforderlich ist. Ein an das Treibergate 29 angelegter 5-Volt-Impuls 42 zusammen mit einem gleichzeitig an die Drain-Elektrode 27 angelegten 5-Volt-Impuls 43 reicht aus, das Vorhandensein oder NichtVorhandensein eines Kanals festzustellen^ ist aber nicht groß genug, Ladungen zum offenen Gate 25 zu treiben0 Das Vorhandensein einer Ladung wird durch einen Impuls 44 am Leseverstärker 15 angezeigt, welcher Impuls in der Größenordnung von 3 Volt liegt.
Um von der elektrisch offenen Gate-Elektrode 25 'die Laäraigen zu entfernen und auf diese Weise den induzierten Kanal im Gebiet abzubauen, wird der Schalter 30 mit Masse verbunden, d.h. er wird durch den Kontakt mit der Leitung 30b auf Null Volt gehalten. Gleichzeitig wird ein relativ großer negativer Impuls 45 vom Worttreiber 12 an das Treiber-Gate 29 gelegt* Das daraus resultierende elektrische Feld im Bereich der offenen Gate-Elektrode 25 muß nun erfindungsgemäß groß genug sein, um das elektrisch offene Gate völlig von Ladungen auszuräumen und alle darin gespeicherten Überschußladungen durch einen Lawinendurchbruchseffekt vom offenen Gate in das darunterliegende Gebiet 19 zu injizieren. Wenn die Schichten 24 und 26 aus Siliziumdioxyd mit einer Dicke von etwa 1000 2 ausgebildet sind und das elektrisch offene Gate 25 aus Silizium mit einer Dicke von 10 000 8 besteht, kann ein dazu aus-
B0 972 006 409827/0934
reichendes elektrisches Feld von 3 χ 10 Volt/cm im elektrisch offenen Gate 25 aufgebaut werden, indem man einen Impuls von etwa 50 Volt anlegt, der in Fig. 2 mit 45 bezeichnet ist.
Allgemein ausgedrückt, sollte das elektrisch offene Gate 25 aus einem Halbleitermaterial mit einer solchen Dicke und Dotierungskonzentration bestehen, daß sich ein Produktwert von kleiner
12 2 '
3 χ 10 Störatomen/cm ergibt. Dadurch wird das elektrisch offene Gate 25 einem maximalen Spannungsabfall unterworfen, so daß es durch den an das Treibergate 29 angelegten Impuls völlig ausgeräumt wird, aber noch kein Lawinendurchbruch bezüglich der dielektrischen Schichten 24 und 26 auftritt, so daß die auf dem elektrisch offenen Gate gespeicherten Elektronen von dort in das darunterliegende Halbleitermaterial ejiziert werden.
Während des LöschVorganges kann die dem elektrisch offenen Gate zugeführte Spannung in Form des dargestellten Einzelimpulses 45 als Folge von extrem kurzen Impulsen statt eines Einzelimpulses großer Länge ausgebildet werden. Die Verwendung solch kurzer Impulse statt eines einzelnen langen Impulses vermeidet, daß sich bewegliche Ladungen an der Nahtstelle Polysilizlum/Dioxyd aufbauen und unterstützt auf diese Weise die Wirksamkeit des LöschVorganges. Das Auftreten solcher beweglicher Ladungen ist allgemein unerwünscht, da dadurch das elektrische Feld der elektrisch offenen Gate-Elektrode 25 reduziert und das elektrische Feld in den Isolierschichten 24 und 26 erhöht wird. ,
Nachdem die Speicherzelle gelöscht ist, sind keine Ladungen auf dem offenen Gate 25 mehr vorhanden, so daß auch im Gebiet 19 kein induzierter Kanal mehr besteht. In diesem Fall ist dann eine •binäre "0" gespeichert. Eine solche binäre "0" wird in genau der 'gleichen Weise gelesen, wie.eine "!"-Information, d.h. wieder mittels eines 5-Volt-Impulses 42a am Treibergate 29 zusammen mit einem 5-Volt-Impuls 43a an der Drain-Elektrode 27. Sind keine Ladungen auf dem elektrisch offenen Gate 25 vorhanden, existiert kein Kanal, so daß lediglich Leckströme, wie.^durch die sehr
Bu 972 006 ..· 409827/0934
• - 8 -
kleinen Impulse 44a angedeutet, vom Leseverstärker 15 festgestellt werden.
Wie aus Fig. 2 zu ersehen ist, ist der Impuls 44a im wesentlichen^ Null Volt, und demnach erheblich kleiner als der Impuls 44, der gewöhnlich etwa -3 Volt beträgt. Ein solcher -3 Volt-Impuls wurde im Leseverstärker beim Lesen einer "1" erhalten.
Obwohl die Arbeitsweise des Speicherelementes in Verbindung mit der Injektion von heißen Elektronen in die und von der elektrisch offenen Gate-Elektrode 25 beschrieben wurde, kann dieselbe Wirkung jedoch auch erreicht werden, wenn man statt Elektronen Defektelektronen in derselben Weise beeinflußt. In jedem Fall wird auf dem offenen Gate Information gespeichert. Es ist jedoch schwieriger, Defektelektronen statt Elektronen zu injizieren. Zusätzlich ist auch davon auszugehen, daß die Elektroneninjektion in beiden Richtungen etwa drei Größenordnungen schneller vor sich geht als eine entsprechende Defektelektroneninjektion.
Aufgrund der vorliegenden Erfindung steht somit ein völlig auf elektrische Weise programmierbarer MOS-Speicher zur Verfügung.
BU 972 006
409827/0934

Claims (1)

  1. PAT EN T AN S P R O C H E
    Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET, bei dem in einem Halbleitergrundkörper zwei beabstandete Dotierungsgebiete als Source- und Drainzonen mit gegenüber dem Grundkörper entgegengesetzter Leitfähigkeit vorgesehen sind> und der Halbleiterkörper im Gate-Bereich von einer ersten Isolierschicht, einer darüber angeordneten elektrisch isolierten ersten offenen Gate-Elektrode sowie einer durch eine zweite isolierschicht davon getrennten zweiten elektrisch von außen zugänglichen Gate-Elektrode bedeckt ist, dadurch gekennzeichnet, daß die erste elektrisch offene Gate-Elektrode (25) aus einem Halbleitermaterial besteht, derDicke und Störstellenkonzentration einen Produktwert von kleiner
    12 2
    3 χ 10 Störstellenatome/cm ergibt.
    Halbleiterspeicherelement nach Anspruch I, dadurch gekennzeichnet, daß die erste offene Gate-Elektrode eine Dicke aufweist, die etwa eine Größenordnung größer ist als die Dicke der ersten den Halbleitergrundkörper bedeckenden Isolierschicht.
    Halbleiterspeicherelement nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die erste Isolierschicht aus Siliziumdioxyd und die erste Gate-Elektrode aus Silizium besteht« · - ■ "
    Halbleiterspeicherelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Gate-Elektrode aus polykristallinem Halbleitermaterial besteht.
    Halbleiterspeicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Gate-Elektrode aus Halbleitermaterial besteht.
    BU 9 72 006
    409827·/0 9 34
    - 10 - ■
    6. Halbleiterspeicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Isolierschicht eine Dicke in der Größenordnung von einigen 100 8 und die erste Gate-Elektrode eine Dicke in der Größenordnung von einigen 1000 8 aufweist.
    7. Speicheranordnung aus mehreren Halbleiterspeicherelementen nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß Schaltungsmittel zum Anschließen der Source- und Drainzone sowie des Halbleitergrundkörpers mit Massepotential vorhanden sind und weitere Schaltungsmittel vorgesehen sind, um Spannungsimpulse an die zweite Gate-Elektrode anzulegen, die ausreichen, eine vollständige Beseitigung' der auf der ersten Gate-Elektrode gespeicherten Ladung zu bewirken, indem die dort gespeicherten Ladungen von dort durch die erste Isolierschicht in den darunter befindlichen Halbleitergrundkörper getrieben werden.
    Bü972006 409827/0934
DE2356275A 1972-12-29 1973-11-10 Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET Expired DE2356275C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US31942572A 1972-12-29 1972-12-29

Publications (2)

Publication Number Publication Date
DE2356275A1 true DE2356275A1 (de) 1974-07-04
DE2356275C2 DE2356275C2 (de) 1984-10-04

Family

ID=23242185

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2356275A Expired DE2356275C2 (de) 1972-12-29 1973-11-10 Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET

Country Status (7)

Country Link
US (1) US3797000A (de)
JP (1) JPS525234B2 (de)
CA (1) CA1019441A (de)
DE (1) DE2356275C2 (de)
FR (1) FR2212647B1 (de)
GB (1) GB1445450A (de)
IT (1) IT1001098B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2505816A1 (de) * 1974-09-20 1976-08-26 Siemens Ag N-kanal-speicher-fet
DE2505824A1 (de) * 1975-02-12 1976-08-26 Siemens Ag Speicher-fet mit isoliertem, floatenden speichergate
DE2643947A1 (de) * 1974-09-20 1978-03-30 Siemens Ag N-kanal-speicher-fet
DE2643932A1 (de) * 1974-09-20 1978-03-30 Siemens Ag N-kanal-speicher-fet
DE2643987A1 (de) * 1974-09-20 1978-03-30 Siemens Ag N-kanal-speicher-fet

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4004159A (en) * 1973-05-18 1977-01-18 Sanyo Electric Co., Ltd. Electrically reprogrammable nonvolatile floating gate semi-conductor memory device and method of operation
US4123771A (en) * 1973-09-21 1978-10-31 Tokyo Shibaura Electric Co., Ltd. Nonvolatile semiconductor memory
US3838405A (en) * 1973-10-03 1974-09-24 Ibm Non-volatile diode cross point memory array
DE2513207C2 (de) * 1974-09-20 1982-07-01 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
DE2525062C2 (de) 1975-06-05 1983-02-17 Siemens AG, 1000 Berlin und 8000 München Matrixanordnung aus n-Kanal-Speicher-FET
DE2638730C2 (de) * 1974-09-20 1982-10-28 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET
DE2812049C2 (de) * 1974-09-20 1982-05-27 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
DE2560220C2 (de) * 1975-03-25 1982-11-25 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
FR2307357A1 (fr) * 1975-04-11 1976-11-05 Thomson Csf Structure monolithique de stockage de charges electriques, procede de mise en charge de cette structure et composants electroniques d'application
US4115914A (en) * 1976-03-26 1978-09-26 Hughes Aircraft Company Electrically erasable non-volatile semiconductor memory
US4127900A (en) * 1976-10-29 1978-11-28 Massachusetts Institute Of Technology Reading capacitor memories with a variable voltage ramp
US4161039A (en) * 1976-12-15 1979-07-10 Siemens Aktiengesellschaft N-Channel storage FET
US4099196A (en) * 1977-06-29 1978-07-04 Intel Corporation Triple layer polysilicon cell
US4145702A (en) * 1977-07-05 1979-03-20 Burroughs Corporation Electrically programmable read-only-memory device
US4250206A (en) * 1978-12-11 1981-02-10 Texas Instruments Incorporated Method of making non-volatile semiconductor memory elements
US5106772A (en) * 1990-01-09 1992-04-21 Intel Corporation Method for improving the electrical erase characteristics of floating gate memory cells by immediately depositing a protective polysilicon layer following growth of the tunnel or gate oxide
JP3878681B2 (ja) 1995-06-15 2007-02-07 株式会社ルネサステクノロジ 不揮発性半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500142A (en) * 1967-06-05 1970-03-10 Bell Telephone Labor Inc Field effect semiconductor apparatus with memory involving entrapment of charge carriers
DE2201028A1 (de) * 1971-01-15 1972-08-31 Intel Corp Feldeffekt-Speicherelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3500142A (en) * 1967-06-05 1970-03-10 Bell Telephone Labor Inc Field effect semiconductor apparatus with memory involving entrapment of charge carriers
DE2201028A1 (de) * 1971-01-15 1972-08-31 Intel Corp Feldeffekt-Speicherelement

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2505816A1 (de) * 1974-09-20 1976-08-26 Siemens Ag N-kanal-speicher-fet
DE2643947A1 (de) * 1974-09-20 1978-03-30 Siemens Ag N-kanal-speicher-fet
DE2643932A1 (de) * 1974-09-20 1978-03-30 Siemens Ag N-kanal-speicher-fet
DE2643987A1 (de) * 1974-09-20 1978-03-30 Siemens Ag N-kanal-speicher-fet
DE2505824A1 (de) * 1975-02-12 1976-08-26 Siemens Ag Speicher-fet mit isoliertem, floatenden speichergate

Also Published As

Publication number Publication date
JPS4998974A (de) 1974-09-19
FR2212647A1 (de) 1974-07-26
IT1001098B (it) 1976-04-20
JPS525234B2 (de) 1977-02-10
FR2212647B1 (de) 1977-09-30
US3797000A (en) 1974-03-12
CA1019441A (en) 1977-10-18
GB1445450A (en) 1976-08-11
DE2356275C2 (de) 1984-10-04

Similar Documents

Publication Publication Date Title
DE2356275C2 (de) Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
EP0045469B1 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE3009719C2 (de)
DE2802141C2 (de) Halbleiteranordnung
DE2659296A1 (de) Halbleiterspeichervorrichtung
DE3736387A1 (de) Nicht-fluechtige halbleiterspeichervorrichtung
DE2838907A1 (de) Verfahren zum programmieren einer igfet-speicherzelle
DE2657643A1 (de) Halbleiteranordnung fuer ein speicherelement
DE2159192B2 (de) Feldeffektspeichertransistor mit isolierter Gate-Elektrode
DE2939300A1 (de) Nichtfluechtiger speicher
DE3031748A1 (de) Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern
DE2632036A1 (de) Integrierte speicherschaltung mit feldeffekttransistoren
DE2201028C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE3236469C2 (de)
DE3244488C2 (de)
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE2455484A1 (de) Monolithisch integriertes halb-festspeicher-element
DE69115079T2 (de) Nichtflüchtige Halbleitervorrichtung.
DE3876666T2 (de) Halbleiter-festwertspeichereinrichtung.
DE2614698A1 (de) Halbleiterspeicher
DE2424858C2 (de) Treiberschaltung
DE2363089A1 (de) Speicherzelle mit feldeffekttransistoren
DE2153284A1 (de) Speichermatrix
DE69414333T2 (de) Halbleiteranordnung mit einem nichtflüchtigen Speicher und Herstellungsmethode

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee