DE2812049C2 - n-Kanal-Speicher-FET - Google Patents

n-Kanal-Speicher-FET

Info

Publication number
DE2812049C2
DE2812049C2 DE2812049A DE2812049A DE2812049C2 DE 2812049 C2 DE2812049 C2 DE 2812049C2 DE 2812049 A DE2812049 A DE 2812049A DE 2812049 A DE2812049 A DE 2812049A DE 2812049 C2 DE2812049 C2 DE 2812049C2
Authority
DE
Germany
Prior art keywords
zone
source
channel memory
channel
memory fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2812049A
Other languages
English (en)
Other versions
DE2812049A1 (de
Inventor
Bernward Dipl.-Ing. 8000 München Rössler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE2445137A external-priority patent/DE2445137C3/de
Priority to DE2445137A priority Critical patent/DE2445137C3/de
Priority to DE2638730A priority patent/DE2638730C2/de
Priority to DE2643932A priority patent/DE2643932C2/de
Priority to DE2643947A priority patent/DE2643947C2/de
Priority to DE2643987A priority patent/DE2643987C2/de
Priority to DE19772759039 priority patent/DE2759039A1/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2812049A priority patent/DE2812049C2/de
Publication of DE2812049A1 publication Critical patent/DE2812049A1/de
Publication of DE2812049C2 publication Critical patent/DE2812049C2/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft den im Oberbegriff des Patentanspruches 1 definierten speziellen n-Kanal-Speicher-FET zur Ausübung des Verfahrens nach dem Patentanspruch 1 des Hauptpatents 24 45 137. Das im Hauptpatent beschriebene Verfahren gestattet bereits, recht niedrige Spannungen insbesondere zum Programmieren anzuwenden, wenn besonders kurze Kanäle unter 3 μπι Länge verwendet werden. Je kürzer der Kanal ist, mit um so kleineren Programmierspannungen kann man diesen n-Kanal-Speicher-FET betreiben.
Eine Schwierigkeit bereitet jedoch manchmal die Betriebssicherheit eines n-Kanal-Speicher-FET, jedenfalls dann, wenn ein besonders kurzer Kanal verwendet wird. In diesem Falle ist nämlich das Verhältnis des Abstandes von der Source-Zone zur Drain-Zone, der z.B. 2 μπι beträgt, einerseits zur Dicke. z.B. 1,5 am, dieser Source- und Drain-Zone, gemessen von der Halbleiteroberfläche bis zur Unterseite dieser Zonen, andererseits besonders klein — hier also 2 :1,5= 133. Je kleiner jedoch dieses Verhältnis ist insbesondere solange es kleiner als ca. 3 ist um so größer ist die Gefahr eines Durchbruches jener Art die meistens mit
ίο »Punch-through« bezeichnet wird. Es handelt sich hier um einen Durchbruch zwischen Source und Drain im nichtleitenden Zustand des Kanals, der besonders gefährlich ist da er sogar zur Zerstörung des n-Kanal-Speicher-FET führen kann.
Durch ISSCC 1977, Seite 186/187 und DE-OS 25 47 828 sind bereits Gegenmaßnahmen zum Schutz gegen einen solchen Durchbruch bekannt Dazu wird nämlich eine sehr dicke p+-dotierte Zone zwischen der Source-Zone und der Drain-Zone angebracht deren Dicke die Dicke der Source-Zone und der Drain-Zone sogar übersteigt Eine solche dicke ρ+-Zone vermindert zwar die Gefahr des Durchbruches, erhöht jedoch unangenehmerweise die Einsatz-Steuergate-Source-Spannung dieses n-Kanal-Speicher-FET, bei welcher in einem n-Kanal-Speicher-FET mit ungeladenem Speichergate ein Source-Drain-Strom einsetzt Beim Lesen muß die Lese-Steuergate-Source-Spannung diesen Wert der Einsatzspannung überschreiten, damit man anhand des Fließens oder Nichtfließens eines Source-Drain-Stromes eindeutig erkennen kann, ob der betreffende n-Kanal-Speicher-FET programmiert oder nichtprogrammiert ist. Diese Gegenmaßnahme zum Schutz gegen einen Druchbruch hat also den Nachteil, daß gleichzeitig unangenehmerweise die Einsatzspannung und damit die notwendige Lesespannung erhöht wird.
In »IBM J. RES. DEVELOP.«, Nov. 1975, Seiten 530 bis 538, insbesondere Fig. 1 und 2, wird von theoretischen und experimentellen Untersuchungen eines gewöhnlichen n-Kanal-MOS-FET mit ca. 3 μπι langem Kanal berichtet, bei welchem zwischen den effektiv jeweils 1,7 μπι dicken Drain- und Source-Zonen, etwa zwischen 0,14 bis 0,5 μηι unter Substratoberfläche, eine erste ρ+-dotierte Zone angebacht ist, die ihre höchste Dotierungsintensität etwa 0,3 μπι unter der Substratoberfläche aufweist, also in einer Tiefe von etwa 18% der Dicke der Source-Zone. Diese sich von der Source-Zone bis zur Drain-Zone unter der Substratoberfläche erstreckende erste Zone erhöht gemäß diesen Untersuchungen die für den Durchbruch nötige Spannung ganz beträchtlich, so daß bei unveränderter Source-Dräin-Betriebsspannung die Gefahr einer Zerstörung dieses MOS-FET entsprechend verringert ist. In der gleichen Druckschrift wird ferner gezeigt, daß die Einsatzspannung mit Hilfe einer zweiten ρ+-dotierten Zone erhöht werden kann, wobei hier eine besonders starke Erhöhung der Einsatzspannung angestrebt wird. Diese zweite Zone ist dazu unmittelbar an der Oberfläche des Substrats im Kanalbereich angebracht, nämlich in einer Tiefe zwischen 0 und ca. 0,14 μπι, mit einer höchsten Dotierungsintensität etwa bei 0,05 μπι — wobei diese höchste Dotierungsintensität der zweiten Zone mehr als 4fach höher als die höchste Dotierungsintensität der ersten Zone gewählt ist, was eine besonders hohe Einsatzspannung, vergleichbar z. B. mit der Einsatzspannung des durch ISSCC 1977 bekannten FET bewirkt, vgl. Fig. 2 in IBM J. Res. DEVELOP. Im übrigen wird in dieser zuletzt genannten Druckschrift besonders
hohes Gewicht auf weitere Einflüsse, besonders auf den Einfluß der Substratvorspannung auf die Einsatzspannung, gelegt
Aus DE-AS 15 64 411, insbesondere Fig. 4 und 6, ist ein n-Kanal-FET bekannt, bei dem zwischen der Source-Zone und der Drain-Zone ein p+-dotierter Bereich angeordnet ist, der in einer Tiefe von 1 μπι unter der Oberfläche beginnt und sich über einen Tiefenbereich von 2 um erstreckt bei einer Tiefe der Source- und Drain-Zone von 4 μπι. In dieser Schrift ist jedoch das Problem des Punch-through nicht erwähnt
Die Erfindung hat die Aufgabe, Maßnahmen anzugeben, die zum Schutz gegen einen Durchbruch die Durchbruchsspannung des n-Kanal-Speicher-FET mit einem Kanallänge-Sourcedicke-Verhältnis, das kleiner als 3 ist, stark erhöhen, ohne gleichzeitig die Einsatzspannung bzw. Lesespannung oder den Flächenbedarf den n-Kanal-Speicher-FET zu erhöhen. Die Maßnahmen sollen insbesondere gestatten, OVoIt zwischen der Source-Zone und dem Substrat anzulegen.
Diese Aufgabe wird durch die im Kennzeichen des Hauptanspruches angegebene Maßnahme gelöst
Beim erfindungsgemäßen n-Kanal-Speicher-FET ist also die erste p+-dotierte Zone tief unter der Substratoberfläche angebracht, und zwar deutlich noch tiefer als bei dem durch IBM J. RES. DEVELOP, bekannten MOS-FET.
Es zeigte sich nämlich, daß eine besonders tief unter der Substratoberfläche des Kanalbereiches, z. B. mittels Ionenimplantation, angebrachte erste Zone die Durchbruchsspannung besonders stark erhöht, da auch zwischen den sehr tief unter der Substratoberfläche liegenden, einander zugekehrten Source- und Drain-Zonenflächen kein Durchbruch, also kein punch-through auftritt Dabei kann die Dotierungsintensität über der ersten Zone bis zu der Substratoberfläche angenähert gleich groß wie im übrigen Substrat sein, wodurch sich über der ersten Zone ziemlich ungestört bei leitendem Kanal eine Verarmungszone ausbilden kann. Je ungestörter sich eine tiefe Verarmungszone über der ersten Zone ausbilden kann, um so niedriger kann die Einsatzspannung gemacht werden. Eine in dieser großen Tiefe angebrachte höchste Dotierungsintensität der ersten Zone ermöglicht wegen der niedrigen Einsatzspannung beim Lesen eine kleine Lese-Steuergate-Source-Spannung, von z. B. 4 oder 5 Volt, zu verwenden. Eine weniger tief unter der Substratoberfläche angebrachte höchste Dotierungsintensität der ersten Zone, vgl. deren Tiefe von 18% der Sourcedicke bei IBM J. RES. DEVELOP., Fig. 2, behindert aber die Ausbildung einer Verarmungszone bei leitendem Kanal beträchtlich und vergrößert damit die Einsatzspannung unnötig, was entsprechend hohe Les>espannungen erforderlich macht.
Die Erfindung wird anhand der Figur näher erläutert, welche ein Ausführungsbeispiel eines n-Kanal-Speicher-FET gemäß der Erfindung zeigt.
Der in der Figur gezeigte n-Kanal-Speicher-FET enthält das Speichergate G1, welches beim Programmieren mittels Kanalinjektion, d. h. also durch im leitenden Kanal aufgeheizte Elektronen, auf ein gegenüber seinem ungeladenen Zustand negatives Potential aufgeladen wird.
Der gezeigte n-Kanal-Speicher-FET enthält außerdem das steuerbare Steuergate G 2, das kapazitiv auf das Speichergate G1 wirkt. Zwischen den beiden Gates befindet sich die Isolierschicht Is 2, und zwischen dem Speichergate G1 und dem Kanalbereich HT befindet sich die Isolierschicht Is 1.
Ein negativ aufgeladenes Speichergate G1 wirkt hemmend auf einen Source-Drain-Strom, so daß durch die negative Aufladung des Speichergate G1 die Einsatzspannung zwischen dem Steuergate G 2 und der Source-Zone S beträchtlich ansteigt z. B. auf +12 Volt Legt man also beim Lesen z. B. 5 Volt Potential an das Steuergate G 2, bezogen auf 0 Voit Potential an der Source-Zone S, dann wird durch Fließen oder Nichtfließen des Source-Drain-Stromes angezeigt ob das Speichergate G1 negativ aufgeladen ist oder nicht
Eine so niedrige Lesespannung zwischen dem Speichergate G 2 und der Source-Zone 5 ist jedoch nur möglich, falls die Einsatzspannung zwischen dem Steuergate G 2 und der Source-Zone 5 bei einem nichtprogrammierten n-Kanal-Speicher-FET klein ist
Der n-Kanal-Speicher-FET soll aber nicht nur beim Lesen, sondern auch während der Programmierung mit sehr kleinen Spannungen, dann zwischen der Source-Zone S und der Drain-Zone D, z. B. mit 16 Volt, auskommen. Eine niedrige Programmierspannung erzielt man dann wenn man die Kanallänge zwischen der Source-Zone Sund der Drain-Zone D sehr kurz macht Dann ist aber die Gefahr des Durchbruchs (punchthrough) bei diesem Programmiervorgang des n-Kanal-Speicher-FET und jener nicht zu programmierenden n-Kanal-Speicher-FETs, welchen in einer Matrix von solchen n-Kanal-Speicher-FETs, die gleiche Source-Drain-Spannuiig zugeführt wird, recht groß. Die kurze Kanallänge fördert nämlich das Auftreten von einem Source-Drain-Durchbruch.
Zum Schutz gegen einen solchen Durchbruch wird die für den Durchbruch nötige Spannung zwischen der Source-Zone S und der Drain-Zone D dadurch vergrößert, daß zwischen der Source-Zone S und der Drain-Zone D eine erste ρ+-dotierte Zone, vgl. ZOl, angebracht wird, deren höchste Dotierungsintensität recht tief unter der Substratoberfläche angebracht ist
Diese erste Zone ZOl hat noch eine gewisse Ausdehnung oberhalb und unterhalb ihrer höchsten Dotierungsintensität, also in Richtung zur Substratoberfläche hin sowie, in der entgegengesetzten Richtung von der Substratoberfläche weg, tiefer in das Substrat hinein, vg1. die in der Figur schematisch angedeuteten, an sich unscharfen Grenzen von ZOl. Dabei ist die Dotierungsintensität dieser ersten Zone ZO1 nahe an ihren Grenzen normalerweise sehr viel kleiner als jene höchste Dotierungsintensität, die diese erste Zone ZO1 nur an einer bestimmten Stelle aufweist. Dadurch, daß die höchste Dotierungsintensität dieser ersten Zone ZO1 besonders tief unter der Substratoberfläche angebracht ist, ist die Ausdehnung dieser ersten Zone in Richtung zur Substratoberfläche so klein, daß ein besonders breiter Abschnitt zwischen der Substratoberfläche und der oberen Grenze dieser ersten dotierten Zone ZOl liegt, in der die Dotierungsintensität sich vergleichsweise nur wenig oder gar nicht von der Dotierungsintensität in den übrigen Bereichen des Substrats HT abseits vom n-Kanal-Speicher-FET unterscheidet.
Die erste Zone ZO1 bewirkt nicht nur, daß die Gefahr eines Durchbruchs zwischen der Source-Zone S und der Drain-Zone D beträchtlich vermindert ist, sondern daß gleichzeitig ein genügend tiefer Abschnitt oberhalb dieser ersten Zone ZO1 mit nur vergleichsweise niedriger p-Dotierung vorhanden ist. Hierbei reicht dieser niedrig dotierte Abschnitt oberhalb der ersten Zone tief genug in das Substrat hinein, damit sich
in diesem niedrig dotierten Abschnitt eine weitgehend ungestörte Verarmungszone unter dem eigentlichen Kanal des nichtprogrammierten n-Kanal-Speicher-FET, also unter der Inversionsschicht, ausbilden kann. Dadurch, daß sich diese Verarmungszone im nichtprogrammierten n-Kanal-Speicher-FET beim Lesen ziemlich ungestört ausbilden kann, ist nämlich die Einsattspannung des nichtprogrammierten n-Kanal-Speicher-FET besonders niedrig.
Diese niedrige Einsatzspannung gestattet, den n-Kanal-Speicher-FET mit besonders niedrigen Lesespannungen zwischen seinem Steuergate Gl und seiner Source-Zone S zu betreiben. Dieser n-Kanal-Speicher-FET hat zusätzlich wegen der ersten Zone eine besonders hohe Durchbruchsspannung.
Es zeigte sich, daß es im allgemeinen günstig ist, die höchste Dotierungsintensität der ersten Zone ZO1 etwa in einer Tiefe anzubringen, die zwischen 30% und 60% der Source-Zonendicke beträgt. Beträgt also die Source-Zonendicke 1,1 μπι, dann liegt die optimale Tiefe der maximalen Dotierungsintensität etwa 0,33 bis 0,65 μπι unter der Substratoberfläche. Dann ist nämlich einerseits diese erste Zone ZO1 tief genug angebracht, um eine weitgehend ungestörte Ausbildung der Verarmungszone des nichtprogrammierten n-Kanal-Speicher-FET und damit dessen niedrige Einsatzspannung zu ermöglichen, und andererseits ist diese erste Zone ZO1 nicht zu tief unter der Substratoberfläche angebracht, um einen noch ausreichenden Schutz gegen Durchbruch zu bieten.
Die Einsatzspannung des nichtprogrammierten n-Kanal-Speicher-FET ist besonders gering, wenn die p-Dotierung des Substrats HTganz allgemein gering ist, falls also das Substrat HTiür sich recht hochohmig ist. Günstig erwies sich ein Substrat mit einem Eigenwiderstand insbesondere zwischen 10 bis 30 Ohm · cm. Ein dermaßen schwach dotiertes Substrat HT gestattet darüber hinaus, daß bereits eine relativ schwache p+-Dotierung der ersten Zone ZOl eine beachtliche Auswirkung auf die für einen Durchbruch notwendige Spannung zwischen der Source-Zone S und der Drain-Zone D zur Folge hat. Je geringer außerdem die Dotierung der ersten Zone Z01 ist, die man z. B. durch Ionenimplantation erzeugt, um so geringer sind auch die Zerstörungen des Kristallgefüges im Abschnitt oberhalb der ersten Zone ZO1, durch den hindurch die Rezeptoren in die erste Zone ZO 1 hineingeschossen werden.
Der Schutz gegen einen Durchbrach ist um so wichtiger, je kürzer der Kanal ist, d. h. je kleiner der Source-Drain-Abstand ist, vor allem falls das Sourcepotential gleichzeitig an das Substrat gelegt wird.
Günstig erwies sich, insbesondere bei hochohmigem Substrat HT, eine Implantationsdosis der ersten Zone (Boratome) zwischen 2 · 10" bis 5 - 10" cm-2 zu verwenden.
Es zeigte sich, daß vorteilhafterweise bei einem erfindungsgemäß aufgebauten n-Kanal-Speicher-FET im Betrieb die Source-Zone Sund das Substrat //Tauf gleiches Potential gelegt werden darf. Man braucht nämlich keine negative Substratvorspannung, um das Durchbruchverhalten des n-Kanal-Speicher-FET zu beherrschen. Das Anlegen des Sourcepotentials an das Substrat HT bringt vor allen den Vorteil mit sich, daß keine negativen Substrat-Vorspannungspotentiale dem Chip, auf welchem der n-Kanal-Speicher-FET angebracht ist, zugeführt werden müssen. Dies bedeutet letzten Endes eine erhebliche Erleichterung für den Anwender solcher n-Kanal-Speicher-FETs.
Für manche Zwecke ist die alleinige Anbringung der ersten Zone ZOI unter der Substratoberfläche noch nicht ganz befriedigend. Es gibt nämlich Fälle, in denen die Einsatzspannung für einen nichtprogrammierten n-Kanal-Speicher-FET dann so niedrig ist, daß selbst bei Steuerung des nichtprogrammierten n-Kanal-Speicher-FET in seinen »sperrenden« Zustand, d. h. selbst bei 0 Volt zwischen seinem Steuergate Gl und seiner
ίο Source-Zone S, bereits ein kleiner Strom zwischen der Source-Zone S und der Drain-Zone D zu fließen beginnt. Derart extrem niedrige Einsatzspannungen sind für manche Anwendungszwecke unerwünscht, z. B. weil bei Anbringung einer Vielzahl solcher n-Kanal-Speicher-FETs auf einem gemeinsamen Chip in einer Leseleitung durch Überlagerung vieler solcher kleinen Ströme bereits ein beachtlicher Gesamtstrom fließen kann. Auf diese Weise können fehlerhafte Lesevorgänge entstehen, zumindest entstehen aber Energieverluste.
Solche kleinen Source-Drain-Ströme im »gesperrten« nichtprogrammierten n-Kanal-Speicher-FET kann man aber durch eine leichte Erhöhung der Einsatzspannung dieses n-Kanal-Speicher-FET vermeiden. Eine solche leichte Erhöhung der Einsatzspannung kann man ohne Störung des Durchbruchverhaltens insbesondere dadurch erreichen, daß weit über der ersten Zone ZO1, unmittelbar an der Substratoberfläche, eine zweite ρ+-dotierte Zone, vgl. ZO 2, angebracht wird. Diese zweite ρ+-dotierte Zone ZO 2 kann man, um die Einsatzspannung nicht unnötig groß zu riachen, schwach dotieren, z. B. mit einer Implantationsdosis von 1 10" bis 4 · 10" · cm-2 Boratomen. Diese zweite Zone ZO 2 wird man im allgemeinen besonders dünn machen, vgl. die Figur, um oberhalb der ersten Zone ZO1 einen genügend tiefen Substratabschnitt zu haben, in dem sich ungestört die Verarmungszone des Kanals zwischen der Source-Zone und der Drain-Zone ausbilden kann.
Die Anbringung einer solchen zweiten Zone ZOl gestattet also, nachträglich die Einsatzspannung des n-Kanal-Speicher-FET auf spezielle, jeweils gewünschte Werte einzustellen, nämlich schwach zu erhöhen, selbst wenn ein extrem hochohmiges Substrat HT verwendet und damit an sich zunächst eine besonders kleine Einsatzspannung bewirkt wurde. Es zeigte sich, daß für Lesespannungen zwischen dem Steuergate und der Source-Zone von 4 bis 6 Volt im allgemeinen eine Einsatzspannung, gemessen zwischen dem Steuergate und der Source-Zone von ca. 1 bis 1,5 Volt günstig ist
so Solche Einsatzspannungswerte lassen sich also selbst bei hochohmigen Substrat HT mit Hilfe der dünnen zweiten Zone ZO 2 erreichen, wobei die Hochohmigkeit des Substrats die ungestörte Ausbildung der Verarmungszone unter dem leitenden Kanal und damit den auch jetzt noch niedrigen Wert der Einsatzspannung weiterhin ermöglicht
Man kann nicht nur die erste Zone ZOl, sondern auch die zweite Zone ZO 2 durch Ionenimplantation, ζ. B. durch Einschießen von Boratomen als Rezeptoren, erzeugen. Es zeigte sich, daß es dann im allgemeinen günstig ist, die betreffenden Rezeptoren nicht unmittelbar in das Substrat hineinzuschießen, sondern besser die betreffenden Rezeptoren durch den Isolator /si, der zwischen dem Speichergate G1 und der Substratoberfläche angebracht ist, hindurch in das Substrat hineinzuschießen. Dadurch erhält man ein besser reproduzierbares Betriebsverhalten des n-Kanal-Speicher-FET. Je nach Dicke des Isolators Is 1 sind also zur
Erzeugung der ersten Zone ZOl relativ hohe Beschleunigungsspannungen, z.B. 18OkV, sowie zur Erzeugung der zweiten Zone ZO 2 relativ kleine Beschleunigungsspannungen, z. B. 30 kV, anzuwenden.
Das in der Figur gezeigte Ausführungsbeispiel kann man dabei z. B. gemäß DE-OS 24 45 030 auf folgende Weise herstellen:
Auf einer hochohmigen Substratscheibe HT erzeugt man zunächst durch Oxidation eine dicke Schutzoxidschicht Is 3 von z.B. 1 μηι Dicke, in die ein bis zum Substrat HT durchgehendes Fenster geätzt wird. In diesem Fenster liegt später die Source-Drain-Strecke S - D des n- Kanal-Speicher- FET.
In diesem Fenster wird, z. B. durch thermische Oxidation, eine relativ dünne eiste Isolierschicht lsi von z. B. 60 nm Dicke erzeugt, durch die hindurch mitteis ionenimplantation die erste Zone ZO i, sowie bei Bedarf zusätzlich die zweite Zone ZO 2, erzeugt wird. Auf der ganzen Substratscheibe wird anschließend eine erste Polisiliziumschicht von z. B. 300 nm Dicke abgeschieden, welche dotiert ist oder dotiert wird, um sie leitfähig zu machen. Diese erste Polisiliziumschicht wird durch Wegätzen so geformt, daß im wesentlichen nur noch der Bereich des Speichergate G1 zurückbleibt — mit Ausnahme von an dieses Speichergate Ci angrenzenden Randschichten, welche zunächst noch nicht weggeätzt werden, sondern in über der späteren Drain-Zone und über der späteren Source-Zone gelegene Bereiche S, D hineinreichen. Auf diese so geformte erste Polisiliziumschicht wird eine relativ dünne zweite Isolierschicht Is2 von z.B. 60nm Dicke erzeugt Auf der ganzen Substratscheibe wird anschließend eine zweite Polisiliziumschicht von z. B. 300 nm Dicke abgeschieden, welche mittels einer Maske durch Wegätzen so geformt wird, daß das Steuergate C 2 zurückbleibt. Diese zweite Polisiliziumschicht kann zusätzlich dotiert sein oder dotiert werden, um sie
s elektrisch leitfähig zu machen.
Mit der zur Formung der zweiten Polisiliziumschicht verwendeten Maske werden die über die spätere Drain-Zone D und über die spätere Source-Zone S hineinreichenden Randschichten der ersten Polisiliziumschicht sowie nicht benötigte Teile der zweiten und ersten Isolierschicht /5 2, lsi weggeätzt. Die gleiche Maske legt dadurch auch die Kanallänge zwischen der Source-Zone 5 und der Drain-Zone D weitgehend fest.
Anschließend wird die Dotierung der z. B. 1,1 μπι
is dicken Source-Zone Sund Drain-Zone D angebracht. Dazu kann man, falls über der Source-Zone 5 und der Drain-Zone D alle Isolierschichten lsi, Is2 völlig weggeätzt sind, die Diffusion verwenden, oder, falls zumindest Reste der ersten Isolierschicht Is i nicht weggeätzt sind, die Ionenimplantation durch diese nicht mehr weggeätzten Isolierschichten hindurch verwenden.
Schließlich wird über der ganzen Substratscheibe ein erster, unterer Teil einer Schutzoxidschicht Iss, ferner
:5 werden mittels Kontaktfenstern die Kontakte für die Source-Zone die Drain-Zone und das Steuergate, sowie zunächst mittels Metallbedampfung und anschließend mittels formender Ätzung die erforderlichen Verbindungsleitungen zu anderen Bauteilen auf dieser Substratscheibe hergestellt. Schließlich wird der restliche darüberiiegende Teil der isolierenden Schutzschicht Iss aufgebracht und dadurch ein Schutz des ganzen n-Kanal-Speicher-FET erreicht.
Hierzu 1 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. n-Kanal-Speicher-FET mit einem Halbleitersubstrat, in dem eine Source-Zone und eine Drain-Zone ausgebildet sind, mit einem über dem Kanalbereich zwischen Source- und Drain-Zone angeordneten, allseitig von einem Isolator umschlossenen Speichergaze und mit einem kapazitiv auf das Speichergate einwirkenden Steuergate, wobei die durch den Abstand von Source- und Drain-Zone bestimmte Länge des Kanalbereichs kleiner als 3 μπι ist, zur Ausübung des Verfahrens nach Anspruch 1 des Hauptpatents 2445 137, gekennzeichnet durch eine zwischen der Source-Zone (S) und der Drain-Zone (D) unter der Substratoberfläche des Kanalbereichs angebrachte erste p+-dot:erte Zone (ZO \\ die ihre höchste Dotierstoffkonzentration in einer Tiefe unter der Substratoberfläche aufweist, die mindestens 30% der Dicke der Source-Zone (S) beträgt
2. n-Kanal-Speicher-FET nach Anspruch 1, gekennzeichnet durch eine Tiefe der höchsten Dotierstoffkonzentration, die zwischen 30% und 60% der Sourcedicke beträgt
3. n-Kanal-Speicher-FET nach Anspruch 1 oder 2, gekennzeichnet durch ein Substrat mit einem spezifischen Widerstand von 10 bis 30 Ohm - cm.
4. n-Kanal-Speicher-FET nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Implantationsdosis der ersten Zone (ZO 1) zwischen 2 · 10"bis5 · 10" · cm-2(Boratome).
5. n-Kanal-Speicher-FET nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine über der ersten Zone (ZOi) unmittelbar an der Substratoberfläche angebrachte zweite ρ+-dotierte Zone (ZO 2\
6. n-Kanal-Speicher-FET nach Anspruch 5, gekennzeichnet durch eine Implantationsdosis der zweiten Zone (ZO 2) zwischen 1 · 10" bis 4 ■ 10" · cm-2(Boratome).
7. n-Kanal-Speicher-FET nach einem der Ansprüche 5 oder 6, gekennzeichnet durch ein der Einsatzspannung entsprechendes Steuergatepotential zwischen +1 bis +1,5VoIt, bezogen auf ein Sourcepotential von 0 Volt.
8. n-Kanal-Speicher-FET nach einem der Ansprüche 5, 6 oder 7, gekennzeichnet durch ein der Lesespannung entsprechendes Steuergatepotential zwischen 4 und 6 Volt, bezogen auf ein Sourcepotential von 0 Volt.
DE2812049A 1974-09-20 1978-03-20 n-Kanal-Speicher-FET Expired DE2812049C2 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2445137A DE2445137C3 (de) 1974-09-20 1974-09-20 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2638730A DE2638730C2 (de) 1974-09-20 1976-08-27 n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET
DE2643947A DE2643947C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE2643987A DE2643987C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE2643932A DE2643932C2 (de) 1974-09-20 1976-09-29 n-Kanal-Speicher-FET
DE19772759039 DE2759039A1 (de) 1974-09-20 1977-12-30 N-kanal-speicher-fet
DE2812049A DE2812049C2 (de) 1974-09-20 1978-03-20 n-Kanal-Speicher-FET

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2445137A DE2445137C3 (de) 1974-09-20 1974-09-20 Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2812049A DE2812049C2 (de) 1974-09-20 1978-03-20 n-Kanal-Speicher-FET

Publications (2)

Publication Number Publication Date
DE2812049A1 DE2812049A1 (de) 1979-09-27
DE2812049C2 true DE2812049C2 (de) 1982-05-27

Family

ID=33098855

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2812049A Expired DE2812049C2 (de) 1974-09-20 1978-03-20 n-Kanal-Speicher-FET

Country Status (1)

Country Link
DE (1) DE2812049C2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521796A (en) * 1980-12-11 1985-06-04 General Instrument Corporation Memory implant profile for improved channel shielding in electrically alterable read only memory semiconductor device
IT1215559B (it) * 1987-06-11 1990-02-14 Sgs Microelettronica Spa Processo di fabbricazione per celle di memoria non volatili epromelettricamente cancellabili e cella cosi' ottenuta.
JPH034567A (ja) * 1989-06-01 1991-01-10 Toshiba Corp 半導体記憶装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1153428A (en) * 1965-06-18 1969-05-29 Philips Nv Improvements in Semiconductor Devices.
US3660819A (en) * 1970-06-15 1972-05-02 Intel Corp Floating gate transistor and method for charging and discharging same
DE2201028C3 (de) * 1971-01-15 1981-07-09 Intel Corp., Mountain View, Calif. Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
US3825946A (en) * 1971-01-15 1974-07-23 Intel Corp Electrically alterable floating gate device and method for altering same
GB1392599A (en) * 1971-07-28 1975-04-30 Mullard Ltd Semiconductor memory elements
US3728695A (en) * 1971-10-06 1973-04-17 Intel Corp Random-access floating gate mos memory array
JPS525233B2 (de) * 1972-02-29 1977-02-10
NL7208026A (de) * 1972-06-13 1973-12-17
US3797000A (en) * 1972-12-29 1974-03-12 Ibm Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information
DE2445137C3 (de) * 1974-09-20 1981-02-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Betrieb eines n-Kanal-Speicher-FET, n-Kanal-Speicher-FET zur Ausübung des Verfahrens und Anwendung des Verfahrens auf die n-Kanal-Speicher-FETs einer Speichermatrix
DE2445030C2 (de) * 1974-09-20 1982-09-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren Festwertspeichers
US3984822A (en) * 1974-12-30 1976-10-05 Intel Corporation Double polycrystalline silicon gate memory device
DE2636802C3 (de) * 1976-08-12 1979-07-12 Siemens Ag, 1000 Berlin Und 8000 Muenchen Speichereigenschaften aufweisender n-Kanal-FET

Also Published As

Publication number Publication date
DE2812049A1 (de) 1979-09-27

Similar Documents

Publication Publication Date Title
DE112005003893B3 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
EP0003231B1 (de) MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung
DE3346831C2 (de) Speicher-Feldeffekttransistor und Verfahren zum Betreiben desselben
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE3220250A1 (de) Halbleiterbauelement mit planarstruktur
DE3145592A1 (de) "eingangsseitiger schutz fuer integrierte mos-schaltungen mit niedriger versorgungsspannung und hoher integrationsdichte"
DE2028146A1 (de) Transistoren und Verfahren zu deren Herstellung
DE2752698A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
EP0853819B1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
DE2432352B2 (de) MNOS-Halbleiterspeicherelement
DE10061529A1 (de) Feldeffekt gesteuertes Halbleiterbauelement und Verfahren
DE2812049C2 (de) n-Kanal-Speicher-FET
DE2729657A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE10148794B4 (de) Verfahren zum Herstellen eines MOS-Transistors und MOS-Transistor
EP0088399B1 (de) Spannungsfester MOS-Transistor für höchstintegrierte Schaltungen
EP0133204A1 (de) Verfahren zum Herstellen eines DMOS-Transistors
DE4200753C2 (de) Halbleitereinrichtung mit MOS-Feldeffekttransistor und Herstellungsverfahren hierfür
EP0003733B1 (de) Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
DE102006018234B4 (de) Verfahren zum Herstellen eines Charge-trapping-Bauelementes mit einem durch die Implantation eingestellten Dotierstoffprofil
DE2460967A1 (de) Halbleiterbauelement mit einer mos-transistorstruktur
DE2744114A1 (de) Speicher-fet mit wenigstens einem gate
DE2638730C2 (de) n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET
EP3942619A1 (de) Depfet-transistor und verfahren zur herstellung eines depfet-transistors

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8125 Change of the main classification

Ipc: H01L 29/78

8126 Change of the secondary classification

Ipc: G11C 11/24

AF Is addition to no.

Ref country code: DE

Ref document number: 2445137

Format of ref document f/p: P

D2 Grant after examination