DE3145592A1 - "eingangsseitiger schutz fuer integrierte mos-schaltungen mit niedriger versorgungsspannung und hoher integrationsdichte" - Google Patents
"eingangsseitiger schutz fuer integrierte mos-schaltungen mit niedriger versorgungsspannung und hoher integrationsdichte"Info
- Publication number
- DE3145592A1 DE3145592A1 DE19813145592 DE3145592A DE3145592A1 DE 3145592 A1 DE3145592 A1 DE 3145592A1 DE 19813145592 DE19813145592 DE 19813145592 DE 3145592 A DE3145592 A DE 3145592A DE 3145592 A1 DE3145592 A1 DE 3145592A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- voltage
- transistor
- supply voltage
- igfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 title claims description 9
- 230000001681 protective effect Effects 0.000 claims description 29
- 230000015556 catabolic process Effects 0.000 claims description 23
- 230000006378 damage Effects 0.000 claims description 16
- 239000002019 doping agent Substances 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 238000002513 implantation Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
Description
3U5592
ο ο
β «
- κ-
Eingangsseitiger Schutz für integrierte MOS-Schaltungen mit
niedriger Versorgungsspannung und hoher■Integrationsdichte
Die Erfindung betrifft eine Schaltung und eine Vorrichtung zum Schutz gegen unbeabsichtigte Überspannungen am Eingang für
integrierte MOS-Schaltungen (MOS = Metall- Oxid - Halbleiter)
hoher Integrationsdichte und niedriger Versorgungsspannung, die Feldeffekttransistoren mit isoliertem Gate (IGFET) auf-
weisen mit einer Gate-Oxidisolation, deren Dicke 500 A oder
weniger beträgt.
MOS-Vorrichtungen haben eine äußerst hohe Eingangsimpedanz;
1 4
typisch sind ein Eingangswiderstand von größer als 10 Ohm
-12 und eine Eingangskapazität in der Größenordnung von 10 F.
Aus diesem Grunde sind sie besonders empfindlich gegen eine
Anhäufung statischer Ladungen. Dieser Nachteil erweist sich um so deutlicher, je mehr die Integrationsdichte der MOS-Vorrichtungen
mit kürzeren Kanälen, weniger tiefen übergängen und dünneren Gate-Isolatoren wächst. Da elektrische Felder der
Größenordnung von 10 V/cm eine Zerstörung des Siliziumoxids hervorrufen, unterliegen die Gate-Oxide, die bei Vorrichtungen
hoher Integrationsdichte verwendet werden und die besonders dünn sind, diesem Nachteil bereits bei Spannungen von
25 bis 30 Volt.
Bei ^er Herstellung, der Kontrolle, dem Zusammenbau und anderen
Operationen an dieser Vorrichtung ist es aufgrund elektrostatischer Aufladungen schwierig, wenn nicht gar unmöglich, Überspannungen
dieser Größenordnung zu vermeiden. Die elektrostatischen Ladungen, die unbeabsichtigt aufgebracht werden, ins-
-y-1.
besondere aufgrund unvorsichtiger Behandlungen durch die Beschäftigten,
erzeugen starke elektrische Felder, die in nicht vorherbestimmbaren
Bereichen den Durchbruch der bipolaren Übergänge in der Schaltung und die Zerstörung der Gate-Oxide der
IGFET erzeugen, wobei diese Wahrscheinlichkeit um so größer ist, je geringer die Dicke dieser· Oxide ist.
Eine Schutzeinrichtung gegen Überspannungen am Eingang für integrierte
MOS-Schaltungen mit IGFET muß eventuelle Überspannungen
auf einen Wert verringern, der kleiner ist als die Zerstörungsspannung der Gate-Oxide der IGFET und als die Durchbruchspannung
der bipolaren Übergänge in'der integrierten Schaltung.
Die Überspannungen am Eingang dürfen die Schutzeinrichtung nicht beschädigen, auch nicht, wenn sie wiederholt auftreten;
in der Schutzeinrichtung soll jedoch während der Entladung so wenig Energie wie möglich verbraucht werden, und der unvermeidbare
Energieverbrauch muß an den einzelnen Punkten so gleichförmig wie möglich ablaufen, wobei die damit verbundenen, thermischen
Effekte minimiert werden. Der Schutz des Eingangs einer Vorrichtung mit integrierter Schaltung darf deren Qualität und/
oder deren Geschwindigkeit nicht verringern? er soll kleine Abmessungen haben, wozu die kleinstmögliche Zanl von Bausteinen
verwendet und die topologisch kleinstmögliche Fläche der die integrierte Schaltunc enthaltenden Scheibe, eingenommen"
wird.
Eine bekannte, eingangsseitige Schutzeinrichtung für Vorrichtungen
mit integrierter MOS-Schaltung besteht lediglich aus einer Diode, deren Kathode direkt mit dem Eingangsanschluß des
Signals und mit dem Gate der IGFET der Schaltung verbunden ist, während die Anode mit dem Massenanschluß der Schaltung verbunden
ist (Figur 1A); der Wert der Durchbruchspannung der Diode ist dabei kleiner als die Zerstörungsspannung der Gate-Oxide.
3U5592
Im normalen Betrieb leitet die Diode nicht, da sie'in Sperrichtung
vorgespannt ist; -wenn jedoch am Eingangsanschluß eine zu hohe positive .Spannung angelegt wird, kommt die Diode in den Durchbruchzustand
und leitet in umgekehrter Richtung; die resultierende, am Gate anliegende Spannung dürfte jedoch bei einer
überspannung höchstens gleich der Durchbruchspannung der Diode sein, mithin kleiner als die Zerstörungsspannung der Gate-Oxide.
Tatsächlich schützt diese Einrichtung die Gate-Oxide nicht ausreichend
vor der Zerstörung, weil.die dynamische Impedanz einer Diode während des umgekehrten Betriebes wesentlich höher ist
als während des direkten Betriebes: bei den Bedingungen des umgekehrten Durchbruchbetriebs fließen sehr hohe Ströme (20-30A),
und die Spannung an der Diode bleibt nicht auf dem Wert der Durchbruchspannung stehen, sondern steigt mit zunehmendem
Strom, so daß der Schwellenwert für die Zerstörung der Gate-Oxide leicht überschritten werden kann. Das Verhalten der
Schutzeinrichtung mit Diode ist jedoch vom Gesichtspunkt des Energieverbrauchs in der Schutzeinrichtung recht gut.
Eine Verbesserung der soeben beschriebenen Schutzeinrichtung
sieht vor, einen Widerstand'(im allgemeinen einen diffundierten
Widerstand) in Reihe zwischen den Eingangsanschluß und das zu schützende Gate vor der parallel zur Schaltung liegenden
Diode zu schalten (Figur 1B).
Der Zweck dieses mit Rc bezeichneten Widerstandes besteht darin,
die maximale Stromstärke des durch die Schutzdiode fließenden Stromes zu begrenzen. Im Vergleich mit der nur eine Diode
enthaltenden Schaltung ist der Energiever lüst etwas größer,
wohingegen die Dämpfung der Überspannungen am Eingang besser ist., so daß. die Gate-Isolatoren besser vor einer Zerstörungsgefahr
geschützt werden.
Allerdings hat auch die Schutzeinrichtung mit einer Diode und
einem Widerstand Nachteile, da sie auch die Signale am Eingang dämpft und im Betrieb mit hoher Geschwindigkeit Nachteile mit
3H5592
yc.
sich bringt; außerdem ist die maximal mögliche Dämpfung der Überspannungen noch nicht ausreichend für den Schutz der
Gate-Oxide mit einer Dicke von weniger als 500 A.
Die Technik für den Schutz von integrierten MOS-Schaltungen
mittels einer Diode oder mittels einer Diode und eines Widerstandes ist ausführlich untersucht" in dem Artikel von M. Lenzlinger
"Gate protection of MIS devices", IEEE Trans, on Electron Devices, Band ED-18, April 1971, Seiten 249 - 257.
In der Arbeit von F.H. De La Moneda et al., "Hybrid Protective
Device' for MOS - LSI Chips" IEEE Trans, on Parts, Hybrids, and · Packaging, Band PHP-12, Nr. 3, September 1976, Seiten 172 - 175
werden Schutzeinrichtungen beschrieben, die aus einem lateralen NPN-Transistor bestehen, mit einem mit dem Eingang elektrisch
verbundenen Kollektor, mit einem mit dem Substrat elektrisch verbundenen Emitter, mit einer nicht zugänglichen Basis
und mit einem mit dem Substrat verbundenen "Gate" auf dem Oxid, das den Eingangsübergang bedeckt.
Eine derartige Vorrichtung mit "dünnem Oxid" hat ausgezeichne- ' te Eigenschaften, was die Dämpfung der Überspannungen betrifft,
ist jedoch in besonderer Weise den Erscheinungen des zweiten Durchbruchs und den damit verbundenen Zerstörungen unterworfen.
Eine Vorrichtung mit Lateraltransistor mit "dickem Oxid" kann jedoch nicht für MOS-Vorrichtungen mit hoher Integrationsdichte
verwendet werden, weil sie die Überspannungen auf Werte dämpft, . die für die verwendeten, sehr
dünnen Gate-Oxide noch zu hoch sind.
Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung und eine Schaltung zum Eingangsschutz für integrierte MOS-Schaltungen
mit· niedriger Versorgungsspannung und hoher Integrationsdichte
und mit IGFET zu schaffen, die in der Lage ist, die Überspannungen
am Eingang auf solche Spannungswerte zu dämpfen, daß keine Zerstörung der Gate-Oxidisolationen hervorgerufen wird, deren Dicke
oder weniger beträgt, wie es von der modernen Technologie " für integrierte Schaltungen verlangt wird,
ohne daß die Nachteile in Kauf genommen werden müssen, die
die Funktion der geschützten integrierten Schaltung beeinträchtigen könnten. ·.
Bei der Erfindung wird diese Aufgabe durch eine Schaltung gemäß dem Patentanspruch 'gelöst.
Zum besseren Verständnis.dient die nachfolgende .Beschreibung,
der Erfindung anhand von Ausführungsbeispielen, die in der ■Zeichnung dargestellt sind. ■ '
Es zeigen:
Figur 1 A das Schaltbild eines bekannten, eingangsseitigen Schutzes mit einer is Sperrichtung vorgespannten Diode,-die
mit dem Eingang parallel zu der zu schützenden Schaltung verbunden ist,
Figur 1 B das Schaltbild einer Verbesserung der Schutzeinrichtung gemäß Figur 1 A, in der zusätzlich ein
Widerstand vorgesehen ist, der in Reihe mit dem Eingang geschaltet ist,
Figuren 2A und 2B zwei unterschiedliche Ausführungen für einen
• bekannten, eingangsseitigen Schutz mit einem NPN-Lateraltransistor
mit Gate über dem mit dem Substrat elektrisch verbundenen Eingangsübergang bzw. mit Oxid zwischen
Gate und dünnem und dickem Übergang,
Figur 3 eine stark vergrößerte Schnittansicht des Aufbaus eines eingangsseitigen Schutzes gemäß der
Erfindung,
Figur 4 eines der möglichen Schaltbilder für einen eingangsseitigen
Schutz gemäß der Erfindung,
Figuren 5 bis 10 stark vergrößerte Schnittdarstellungen. einer Vorrichtung mit integrierter Schaltung, die einen
exngangsseitigen Schutz gemäß der Erfindung und wenigstens einen IGFET enthält.
In den Figuren sind für übereinstimmende Teile dieselben Bezugszeichen
verwendet.
Die in Figur 3 gezeigte Struktur hat ein Substrat 1 aus monokristallinem
Silizium, das mit P-Dotierstoff dotiert ist und in dem die beiden Bereiche 4 und b''ausgebildet sind, die
stark mit N -Dotierstoffen . dotiert sind (diese Dotierung ist
mit N bezeichnet) und die von einem Bereich 3 getrennt sind, der stark mit P-Dotierstoff (P+ + ) dotiert ist. Die Bereiche
4, 3 und 5 bilden zwei bipolare Übergänge 24 und 25, die r-ahe beieinander liegen und parallel zueinander verlaufen.
Die Zonen 2, die an die durch die Bereiche 4, 3 und 5 gebildete Struktur anschließen und die Teil des sogenannten Feldes
sind, sind mit P-Dotierstoffen dotiert, deren Konzentration
größer als beim Substrat 1 und kleiner als im Bereich 3 ist (in der Figur ist die Dotierung in der Zone 2 mit P bezeichnet)
Die Bereiche 2 und 3, die weit bzw. eng schraffiert dargestellt sind, sind vollständig von einer Schicht 9 aus Siliziumdioxid
bedeckt, über dieser Schicht liegt eine weitere Schicht aus
isolierendem und schützendem Material, das unter der Bezeichnung "P-Vapox" bekannt ist und das die Oxide und die Diffusionen
vollständig bedeckt mit Ausnahme der Kontaktflächen der Elektroden.
Die Elektroden 10 und 11 der Bereiche 4 und 5 sind mit Masse
bzw. mit der Verbindungsvorrichtung zwischen Eingang und zu schützender Schaltung verbunden. ':
• ···♦
»β . J
»β . J
-κ-1.
Die in Figur 3 gezeigte Struktur kann als eine in Figur 4 gezeigte
Schaltung dargestellt werden.
Das Paar der parallelen, bipolaren übergänge 24 und 25 wird
als ein Transistor T1 dargestellt, bei dem die Bereiche 3, 4
und 5 die Basis, den Emitter bzw. den Kollektor bilden. Der Emitter ist elektrisch mit Masse.verbunden, während der Kollektor mit dem
Eingangsanschluß I und mit dem Gate G der zu schützenden IGFET verbunden ist. Die Basis von T1 entspricht dem Bereich 3 ohne
Elektrode, so daß sie im Schaltbild über den Widerstand R0 mit Masse verbunden
ist; wobei dieser Widerstand den spezifischen Widerstand des Körpers aus Halbleitermaterial darstellt. In Figur 4 ist nur
ein IGFET M. gezeigt, der stellvertretend für die gesamte,
zu schützende, integrierte Schaltung steht.
Bei normalen Betriebsbedingungen, bei denen mithin am Eingang nur das Signal auftritt, ist der Transistor T1, dessen Basis Emitter-Übergang
nicht vorgespannt ist, im nichtleitenden Zustand« Wenn sich jedoch am Eingang I eine unbeabsichtigte überspannung
ergibt, die durch eine Anhäufung elektrostatischer Ladungen verursacht sein kann, so daß die Kollektor-Emitter-Spannung
die Durchbruchspannung des Transistors überschreitet, ergibt sich aufgrund der durch das erzeugte, starke elektrische
Feld beschleunigten Elektronen ein Lawineneffekt. Der Transistor T1 kommt in den Durchbruchzustand, und der Kollektorstrom steigt
sehr schnell an. Der Kollektorstrom verursacht an dem Ohm1sehen
Basiswiderstand (r, , t ) des Transistors einen solchen Spannungsabfall,
daß der Emitterübergang in Durchlaßrichtung vorgespannt wird. Jetzt werden aus dem Emitterbereich Ladungen injiziert, die bei
gleichbleibender Kollektor-Emitter-Spannung den Gesamt-Kollektorstrom
erhöhen.
Der Lateraltransistor hat somit Eigenschaften eines "negativen
Widerstands".
-y-40*
Diese Erscheinungen des "negativen Widerstandes" stellen sich bei einem Wert für die Kollektor-Emitter-Spannung (LVp17n) ein,
der wenig größer als die Durchbruchspannung ist, und verursachen eine sprunghafte Verringerung der Spannung Vc_ auf einen
Wert V_, der kleiner als die Durchbruchspannung ist.
Diese Kollektor-Emitter-Spannung bleibt bei einem weiteren Ansteigen
des Kollektorstroms innerhalb eines weiten Bereiches der Stromstärken nahezu konstant. Der übergang eines unbegrenzten
Stroms zwischen Emitter und Kollektor bei einem konstanten Wert der Kollektor-Emitter-Spannung ist als "sustäining"-Phänomen
(Haltephänomen) bekannt.
Da die Gates der IGFET der geschützten Schaltung mit der
Kollektorelektrode von T1 verbunden sind, unterliegen sie auch
im Fall einer überspannung am Eingang einer Spannung, die nicht größer ist als die maximale Spannung V_„ von T1, da diese
die AuslösespannungLVCE0 für die Erscheinungen des negativen
Widerstandes ist.
Eine gemäß der Erfindung ausgebildete Schutzvorrichtung, die mit ihrem Schaltbild in den Figuren 3 und 4 dargestellt ist,
ist zusammen mit der zu schützenden MOS-Schaltung in einem monolithischen
Körper aus Halbleitermaterial integriert.
Im wesentlichen besteht dieser aus einem lateralen NPN-Transistor (T1), dessen Emitter und dessen Kollektor,die gleichzeitig
und identisch mit N-Dotierstoffen dotiert sind, mit Source- und Drain-Bereichen der IGFET der MOS-Schaltung verbunden
sind und dessen Basis stark und tief durch Ionenimplantation mit Akzeptorionen (P-Dotierstoffen) dotiert ist.
Durch die Ionenimplantation nach einer geeigneten Maskierung ist es möglich, eine Schutzzone mit einem Durchbruch zu schaffen,
der von dem des Restes der integriertenVorrichtung verschieden ist,
3U5592
wobei für den Schutz der verhältnismäßig niedrige Wert der Durchbruchspannung bestimmend ist, . der nötig ist, um
im Fall einer überspannung am Eingang die Zerstörung der Gate-
Oxide zu verhindern, deren Dicke gleich oder kleiner als 500 A
ist, wobei jedoch an der geschützten Schaltung erhöhte Durchbrachspannungen aufrecht erhalten weiden, um während des normalen Betriebes
Nachteile zu vermeiden. Die Konzentration der Akzeptorionen in der Basis, die wesentlich höher ist als in den
anderen Bereichen der integrierten Schaltung, bestimmt den Wert der Durchbruchspannung des Lateraltransistors; dieser
Wert muß kleiner sein als die Zerstörungsspannung für die Gate-Oxide
und als die Durchbruchspannung der bipolaren übergänge der integrierten Schaltung.
Auch die Spannung LVn^, bei der die Erscheinungen des negativen
Widerstandes beginnen, muß kleiner bleiben als'die Oxidzerstörungsspannungen
' und die Durchbruchspannung der übergänge; diese Spannung kann durch die Implantation von
Akzeptorionen im Basisbereich 3 gesteuert werden, und zwar nicht nur in Abhängigkeit von der Ionenkonzentration, wie für
die Durchbruchspannung, sondern auch von der Implantationstiefe und der Breite der Implantationszone, d. h. vom Abstand
zwischen den beiden bipolaren übergängen des Lateraltransistors. Die in die Basis implantierte Dosis von Akzeptorionen bestimmt
auch den Wert der "sustaining"-Spannung Vg/ die kleiner ist als
die Durchbruchspannung, bei der sich der Wert VCE des Transistors
für hohe Kollektorströme stabilisiert.
Es ist sehr wichtig, daß die Spannung V3 größer ist als die
Versorgungsspannung der integrierten Vorrichtung, von der die
Schutzvorrichtung' ein Teil ist; im entgegengesetzten Fall würde·
die Versorgungsquelle genüciend Energie liefern,bis die Zerstörung
der Vorrichtung verursacht wird, sobald die Durchbruchspannung aufgrund einer nicht gefährlichen überspannung am Eingang
überschritten worden ist.
3U5592
ψ- a.
Typische Werte für eine Ausfuhrungsform der erfindunqsgemäßen Schutzvorrichtung
für integrierte MOS-Vorrichtungen hoher Integrätionsdichte mit einer Versorgungsspannuna von 5 Volt, die IGFET mit Gate-
Isolatoren von 500 A aufweisen, sind:
- Durchbruchspannung am Schutztei]:15V
(Durchbruchspannung am Rest der Schaltung: 30 - 35 Volt)
- Spannung für die '.Auflösung des Verhaltens negativen Widerstandes
(Abstand zwischen den übergängen: 4 μΐη) 17 Volt
- Haltespannung: 9 bis 11 Volt.
Vom Gesichtspunkt des Energieverbrauchs hat ein Schutzteil gemäß
der Erfindung, der aus zwei parallelen, bipolaren übergängen von denen einer mit Masse verbunden ist, besteht, welche von
einer stark dotierten Zone getrennt sind, ein sehr gutes Verhalten,
insbesondere, wenn sehr hohe Ströme in dem Schut2teil fließen. Wenn beim "Halten" (sustaining) der Strom bestimmte
Schwellenwerte überschreitet, ergeben sich im allgemeinen Instabilitätsphänomene,
genannt "zweiter Durchbruch", mit Wirkungen, die für die Vorrichtung häufig zerstörend sind. Bei
einer Schutzvorrichtung gemäß der Erfindung wird der Strom gleichförmig entlang der gesamten Schutzvorrichtung verteilt,
wodurch die Stromdichte an den einzelnen Punkten auf nicht gefährliche Werte begrenzt wird.
Die gepmte im Schutzteil verbrauchte Energie ist die bei den bekannten
Schutzeinrichtungen mit bipolaren Lateraltransistoren übliche, mithin verhältnismäßig niedrig im Vergleich mit anSchutzvorrichtungen
anderen Typs.
Ein Herstellungsverfahren für Vorrichtungen mit integrierter
MOS-Schaltung und mit N-Kanal-IGFET, das zur gleichzeitigen
Herstellung eines erfindungsgemäßen Schutzteils gee'ignet ist, ohne
daß die Qualität und die Schnelligkeit der Vorrichtung nachteilig beeinflußt werden, läßt sich verwirklidien durch eine Modifides
in der Fachwelt als "Planox-Verfahren" bekannten Prozesses.
β 4*β ft
y- n.
Diese Modifizierung besteht in zwei zusätzlichen Operationen,
nämlich einer ■ Maskierung und einer Ionenimplantation. Ein derart modifiziertes Verfahren besteht, wie die Figuren
5 bis 10 zeigen, in denen die ebene Schnittansicht Λ
eines ·. Teils der integrierten Vorrichtung mit eingangsseitigem Schutz gemäß der Erfindung in den einzelnen Herstellungsphasen gezeigt ist, aus den folgenden Schritten:
- Bildung (durch Oxidation bei hoher Temperatur) einer Schutz-■
schicht 21 aus Silizium-Dioxid auf der Hauptfläche einer Scheibe 1 aus Silizium, die mit P-Dotierstoffen · dotiert
ist,
- Ablagerung einer Sliziumnitrid-Schicht 22 (Si-N.) auf der
oxidierten Fläche (Figur 5)
- Bildung einer ersten Schutzmaske über einigen Bereichen der Siliziumnitrid-Schicht mittels eines lichtempfindlichen
Lackes 23 (Fotoresist);
- chemisches Abätzen der nicht von der Fotoresist-Schicht geschützten Teil-Ie,
so daß nur an den geschützten Zonen die Nitrid-Schicht erhalten bleibt ;
-Feldionenimplantation - in bekannter Weise - eines P-Dotierstof fs mit einer Energie, die nur ausreicht, um die Siliziumdioxidschicht
zu durchdringen, nicht jedoch, um die bedeckenden Schichten aus Siliziumdioxid, Nitrid und Fotoresist zu
durchdringen. In Figur 6 sind die auf diese Weise dotierten Bereiche schraffiert und mit P gekennzeichnet;
Bei einem bevorzugten Ausführungsbeispiel der Erfindung wird die Implantation von Akzeptorionen mit einer Implantations-
1 ο energie von 120 KeV und einem Dotierpegel von etwa 8"10
• Ioren/cm durchgeführt.
- Entfernender Fotoresist-Schutzmaske und anschließendes Aufbringen
einer neuen Schutzschicht 24 aus Fotoresist (Figur 7), um eine zweite Schutzmaske zu bilden;
·; "■·>" ■; ·· ·:.·. ■· 3H5592
Ionenimplantation von P-Akzeptorionen mit einer Energie, die
ausreicht, die Schicht aus Siliziumdioxid zu durchdringen,
nicht jedoch, um die Fotoresist-Schicht zu durchdringen; diese Implantation wird im Bereich 3 durchgeführt, der bereits der vorhergehenden Feldimplantation unterworfen war, und zwar durch ein .· Fenster der Fotoresistmaske; in der Zone3, Jie eng schraffiert dargestellt und mit dem Symbol P gekennzeichnet ist, ergibt sich eine Konzentration von P-Dotierstoffen, - die wesentlich stärker ist als in den anderen P-Bereichen der integrierten Vorrichtung;
nicht jedoch, um die Fotoresist-Schicht zu durchdringen; diese Implantation wird im Bereich 3 durchgeführt, der bereits der vorhergehenden Feldimplantation unterworfen war, und zwar durch ein .· Fenster der Fotoresistmaske; in der Zone3, Jie eng schraffiert dargestellt und mit dem Symbol P gekennzeichnet ist, ergibt sich eine Konzentration von P-Dotierstoffen, - die wesentlich stärker ist als in den anderen P-Bereichen der integrierten Vorrichtung;
im bevorzugten Ausführungsbeispiel der Erfindung wird eine
Ionenimplantation mit einer Implantationsenergie von 120 KeV verwendi
zielen;
Ionenimplantation mit einer Implantationsenergie von 120 KeV verwendi
zielen;
13 2
verwendet, um Dotierdosen von etwa 2-10 Ionen/cm zu erder Bereich 3 hat eine gleichbleibende Breite zwischen 4 und 10 um
verwendet, um Dotierdosen von etwa 2-10 Ionen/cm zu erder Bereich 3 hat eine gleichbleibende Breite zwischen 4 und 10 um
Entfernen der zweiten Fotoresist-Schutzmaske ■
Oxidation bei hoher Temperatur für eine Zeit, die ausreicht, um auf den Siliziumbereichen (Figur 8), die nicht von dem
Nitrid bedeckt sind, eine dicke Schicht 9 aus Siliziumdioxid zu bilden;
Nitrid bedeckt sind, eine dicke Schicht 9 aus Siliziumdioxid zu bilden;
chemische Abätzung des Siliziumnitrids, welches durch Anwendung bekannter, selektiver Ätzverfahren entfernt wird;
Gate-Oxidation: auf diese Weise wird eine dünne Oxidschicht gebildet, die das Dielektrikum 8 des Gate der in der Halbleitervorrichtung
enthaltenen IGFET bilden wird;
3U5592
- Aufbringen einer Schicht 18 aus polykristallinem Silizium
- Maskenabdeckung und chemische Abätzung des polykristallinen Siliziums; das nicht entfernte, polykristalline Silizium
bildet eine selbststätig fluchtende Maske, die für die folgende Operation erforderlich ist
- Begrenzung des Gate-Oxids der IGFET und chemische Abätzung • des nicht von dem polykristallinen Silizium geschützten
Oxids ;
- Maskenabdeckung, Aufbringen von N-Dotierstoffen auf das Halbleitersubstrat
und deren Diffusion bei hoher Temperatur, um den Source-Bereich 6 und den Drain-Bereich 7 der IGFET der
Schaltung zu bilden;
Mit denselben Operationen werden gleichzeitig die beiden N-Bereiche 4 und 5 für den Eingangs schutz teil gebildet, die'mit
dem stark mit P-Dotierstoffen dotierten Bereich 3 zwei benachbarte, parallele, bipolare übergänge (4-10 μπι) bilden,
(Figur 9)
- Aufbringen einer Schutzschicht 15 aus "P-Vapox" (Figur 10)·
- öffnung der Kontakte 10, 11, 12, 13 und 14 im P-Vapox j
- Aufbringen und Formen der Al-Si-Verbindunqs- bzw. Verbundschicht;
- Abdeckung mit einer Endpassivierung und öffnen der Kontaktzonen
("pad").
Leerseite
Claims (1)
- 3H5592ELISABETH JUNG dr. phil, dipl-chem. '"" ' ° * * ·' · 8083 "MOrJsHEN 40,JÜRGEN SCHIRDEWAHN dr.rer.nat..dipl-phys. p.o.box 4o 14esGB ia u Λ Q η ο c u λα ixt μ ι ι e η μ CLEMENSSTRASSE 30ERHARD SCHMITT-NILSONdR-INq. telefon.·(USD)34so67GERHARD B. H A G E N dr. phil. telegramm/cable: invent MünchenPETER HSRSCH dipl-inq. telex.· 5-29 easPATENTANWÄLTEEUROPEAN PATENT ATTORNEYSSGS-ATES Componenti Elettronici S.p.A. Via C. Olivetti 2Agrate Brianza (Mailand), Italienu.Z.: M 2164 M3 (Hi/gu/eb) 17. November 1981Priorität: ItalienNr. 26063 A/80
19.11.1980Eingangsseitiger Schutz für integrierte MOS-Schaltungen mit niedriger Versorgungsspannung und hoher IntegrationsdichtePatentanspruchIntegrierte MOS-Schaltung mit niedriger Versorgungsspannung und hoher Integrationsdichte, umfassend einen als Signaleinnang dienenden ersten Anschluß, einen zweiten Anschluß für die Verbindung mit Masse, einen dritten Anschluß für die Verbindung mit einer Versorgungssquelle, wenigstens einen IGFET-Transistor mit Gate-Oxidisolation, deren Dicke nicht größer als 500 A ist, und eine Schutzeinrichtung gegen Überspannungen amPOSTSCHECKKONTO: MÖNCHEN S01 75 - 809 · BANKKONTO: DEUTSCHE BANK AG. MONCHPN ! FOPOLDSTRASRF 71 ΚΠΜτη.ΜΒ Rnrao -mtEingang, die einen bipolaren Lateraltransistor (T ) mit Emitter- und Kollektorzonen aufweist, welche mit demselben Typ und derselben Konzentration von Dotierstoffen wie die Source- und die Drain-Zonen des IGFET-Transistors dotiert sind, wobei die Emitterzone elektrisch mit dem Masseanschluß und die Kollektorzone elektrisch mit dem Eingangsanschluß und mit der Gate-Elektrode des IGFET-Transistors verbunden sind,dadurch gekennzeichnet, daß bei der Schutzvorrichtung die Dotierstoff-Konzentration im Basisbereich des Lateraltransistors (T ) wesentlich größer ist als in den anderen Bereichen gleicher Polarität der integrierten Schaltung, daß die Ausdehnung des Basisbereiches und die Konzentration der darin enthaltenen Dotierstoffe derart sind, daß die Durchbruchspannung (breakdown) und die Spannung ein negatives Widerstandsverhalten (LVCE0) des Lateraltransistors (T ) verursacht, auf einem Wert gehalten werden, der kleiner ist als die Zerstörungsspannung der Gate-Oxidisolationen und als die Zerstörungs- bzw. Durchbruchspannung der in der integrierten Schaltung enthaltenen bipolaren Übergänge, und derart, daß die Haltespannung ("sustaining") des Lateraltransistors (T1) auf einem Wert gehalten wird, der größer ist als die'Versorgungsspannung der integrierten Schaltung.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT26063/80A IT1150062B (it) | 1980-11-19 | 1980-11-19 | Protezione di ingresso per circuito integrato di tipo mos, a bassa tensione di alimentazione e ad alta densita' di integrazione |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3145592A1 true DE3145592A1 (de) | 1982-07-15 |
| DE3145592C2 DE3145592C2 (de) | 1993-04-29 |
Family
ID=11218547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813145592 Granted DE3145592A1 (de) | 1980-11-19 | 1981-11-17 | "eingangsseitiger schutz fuer integrierte mos-schaltungen mit niedriger versorgungsspannung und hoher integrationsdichte" |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS57112076A (de) |
| DE (1) | DE3145592A1 (de) |
| FR (1) | FR2494501B1 (de) |
| GB (1) | GB2090701B (de) |
| IT (1) | IT1150062B (de) |
| NL (1) | NL189789C (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0267465A1 (de) * | 1986-10-22 | 1988-05-18 | Siemens-Elema AB | Schutz für den Ausgangsschalter eines Schrittmachers |
| DE3803259A1 (de) * | 1987-02-12 | 1988-08-25 | Mitsubishi Electric Corp | Schaltungsanordnung zum schuetzen vor ueberspannungen |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4484244A (en) * | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
| JPS5992557A (ja) * | 1982-11-18 | 1984-05-28 | Nec Corp | 入力保護回路付半導体集積回路 |
| JPS60128653A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 半導体集積回路装置 |
| DE3408285A1 (de) * | 1984-03-07 | 1985-09-19 | Telefunken electronic GmbH, 7100 Heilbronn | Schutzanordnung fuer einen feldeffekttransistor |
| US4725915A (en) * | 1984-03-31 | 1988-02-16 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
| JPS60207383A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | 半導体装置 |
| JPS6153761A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | 半導体装置 |
| FR2575333B1 (fr) * | 1984-12-21 | 1987-01-23 | Radiotechnique Compelec | Dispositif de protection d'un circuit integre contre les decharges electrostatiques |
| IT1217298B (it) * | 1985-05-30 | 1990-03-22 | Sgs Thomson Microelectronics | Dispositivo di protezione da scariche elettrostatiche,in particolare per circuiti integrati bipolari |
| IT1186227B (it) * | 1985-12-03 | 1987-11-18 | Sgs Microelettronica Spa | Dispositivo di protezione contro le sovratensioni in ingresso per un circuito integrato di tipo mos |
| DE3615049C2 (de) * | 1986-05-03 | 1994-04-07 | Bosch Gmbh Robert | Integrierte Widerstandsanordnung mit Schutzelement gegen Verpolung und Über- bzw. Unterspannung |
| US5077591A (en) * | 1986-09-30 | 1991-12-31 | Texas Instruments Incorporated | Electrostatic discharge protection for semiconductor input devices |
| US4875130A (en) * | 1988-07-06 | 1989-10-17 | National Semiconductor Corporation | ESD low resistance input structure |
| US5189588A (en) * | 1989-03-15 | 1993-02-23 | Matsushita Electric Industrial Co., Ltd. | Surge protection apparatus |
| US5212618A (en) * | 1990-05-03 | 1993-05-18 | Linear Technology Corporation | Electrostatic discharge clamp using vertical NPN transistor |
| US5139959A (en) * | 1992-01-21 | 1992-08-18 | Motorola, Inc. | Method for forming bipolar transistor input protection |
| US5272097A (en) * | 1992-04-07 | 1993-12-21 | Philip Shiota | Method for fabricating diodes for electrostatic discharge protection and voltage references |
| US5591661A (en) * | 1992-04-07 | 1997-01-07 | Shiota; Philip | Method for fabricating devices for electrostatic discharge protection and voltage references, and the resulting structures |
| US5428498A (en) * | 1992-09-28 | 1995-06-27 | Xerox Corporation | Office environment level electrostatic discharge protection |
| FR2716294B1 (fr) * | 1994-01-28 | 1996-05-31 | Sgs Thomson Microelectronics | Procédé de réalisation d'un transistor bipolaire pour protection d'un circuit intégré contre les décharges électrostatiques. |
| US5545910A (en) * | 1994-04-13 | 1996-08-13 | Winbond Electronics Corp. | ESD proctection device |
| EP0688054A3 (de) * | 1994-06-13 | 1996-06-05 | Symbios Logic Inc | Schutzstruktur für eine integrierte Schaltungshalbleiteranordnung gegen elektrostatische Entladungen |
| EP0851552A1 (de) * | 1996-12-31 | 1998-07-01 | STMicroelectronics S.r.l. | Schutzschaltung für eine Versorgungsleitung in einer integrierten Halbleitervorrichtung |
| DE102009015839B4 (de) | 2009-04-01 | 2019-07-11 | Austriamicrosystems Ag | Integrierte ESD-Schutzschaltung |
| JP2013172085A (ja) * | 2012-02-22 | 2013-09-02 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法及び半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1805843A1 (de) * | 1967-11-02 | 1969-10-23 | Ncr Co | Elektrische Schutzschaltung |
| DE2047166A1 (de) * | 1969-09-24 | 1971-04-29 | Tokyo Shibaura Electric Co | Halbleitervorrichtung |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5410836B1 (de) * | 1970-06-26 | 1979-05-10 | ||
| JPS526470B1 (de) * | 1971-04-20 | 1977-02-22 | ||
| NL176322C (nl) * | 1976-02-24 | 1985-03-18 | Philips Nv | Halfgeleiderinrichting met beveiligingsschakeling. |
-
1980
- 1980-11-19 IT IT26063/80A patent/IT1150062B/it active
-
1981
- 1981-11-16 NL NLAANVRAGE8105192,A patent/NL189789C/xx not_active IP Right Cessation
- 1981-11-17 GB GB8134626A patent/GB2090701B/en not_active Expired
- 1981-11-17 DE DE19813145592 patent/DE3145592A1/de active Granted
- 1981-11-18 JP JP56183933A patent/JPS57112076A/ja active Pending
- 1981-11-19 FR FR8121665A patent/FR2494501B1/fr not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1805843A1 (de) * | 1967-11-02 | 1969-10-23 | Ncr Co | Elektrische Schutzschaltung |
| DE2047166A1 (de) * | 1969-09-24 | 1971-04-29 | Tokyo Shibaura Electric Co | Halbleitervorrichtung |
Non-Patent Citations (1)
| Title |
|---|
| IEEE Transactions on Parts, Hybrids, and Packaging, Bd. PHP-12, Nr. 3, 1976, S. 172-175 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0267465A1 (de) * | 1986-10-22 | 1988-05-18 | Siemens-Elema AB | Schutz für den Ausgangsschalter eines Schrittmachers |
| DE3803259A1 (de) * | 1987-02-12 | 1988-08-25 | Mitsubishi Electric Corp | Schaltungsanordnung zum schuetzen vor ueberspannungen |
| US4914540A (en) * | 1987-02-12 | 1990-04-03 | Mitsubishi Denki Kabushiki Kaisha | Overvoltage-protective device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3145592C2 (de) | 1993-04-29 |
| NL8105192A (nl) | 1982-06-16 |
| IT8026063A0 (it) | 1980-11-19 |
| FR2494501B1 (fr) | 1985-10-25 |
| GB2090701B (en) | 1984-09-26 |
| GB2090701A (en) | 1982-07-14 |
| FR2494501A1 (fr) | 1982-05-21 |
| NL189789B (nl) | 1993-02-16 |
| NL189789C (nl) | 1993-07-16 |
| IT1150062B (it) | 1986-12-10 |
| JPS57112076A (en) | 1982-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3145592A1 (de) | "eingangsseitiger schutz fuer integrierte mos-schaltungen mit niedriger versorgungsspannung und hoher integrationsdichte" | |
| DE4013643C2 (de) | Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
| DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
| DE19654163B4 (de) | Schutzvorrichtung für eine Halbleiterschaltung | |
| DE1639254B2 (de) | Feldeffekthalbleiteranordnung mit isoliertem gatter und einem schaltungselement zur verhinderung eines durchschlags sowie verfahren zu ihrer herstellung | |
| EP0071665B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor | |
| DE2611338A1 (de) | Feldeffekttransistor mit sehr kurzer kanallaenge | |
| DE2163596A1 (de) | Spannungsgesteuerte CMOS-Gatterschutz-Diode und Verfahren zu deren Herstellung | |
| DE2531846C2 (de) | Schutzschaltungsanordnung für einen Isolierschicht-Feldeffekttransistor | |
| EP0623960B1 (de) | IGBT mit mindestens zwei gegenüberliegenden Kanalgebieten pro Sourcegebiet und Verfahren zu dessen Herstellung | |
| DE3806164A1 (de) | Halbleiterbauelement mit hoher durchbruchspannung | |
| DE2160462C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2234973A1 (de) | Mis-halbleitervorrichtung | |
| DE2712114A1 (de) | Selbstschuetzende halbleitervorrichtung | |
| DE3340143A1 (de) | Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben | |
| DE60133707T2 (de) | Durchbruchsdiode und verfahren zur herstellung | |
| DE2227697A1 (de) | Halbleiteranordnung mit einem transistoraufbau | |
| DE10015884A1 (de) | Schottky-Diode | |
| DE1539070A1 (de) | Halbleiteranordnungen mit kleinen Oberflaechenstroemen | |
| DE3103785A1 (de) | Halbleiteranordnung mit hoher durchbruchspannung | |
| EP0133204A1 (de) | Verfahren zum Herstellen eines DMOS-Transistors | |
| DE3408285A1 (de) | Schutzanordnung fuer einen feldeffekttransistor | |
| DE2915918A1 (de) | Halbleiteranordnung mit ueberspannungsschutz | |
| DE3405549A1 (de) | Ueberspannungsgeschuetzter thyristor und verfahren zu seiner herstellung | |
| DE2361171A1 (de) | halbleitervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8128 | New person/name/address of the agent |
Representative=s name: SCHMITT-NILSON, G., DIPL.-ING. DR.-ING. HIRSCH, P. |
|
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: H01L 27/06 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |