DE3806164A1 - Halbleiterbauelement mit hoher durchbruchspannung - Google Patents
Halbleiterbauelement mit hoher durchbruchspannungInfo
- Publication number
- DE3806164A1 DE3806164A1 DE3806164A DE3806164A DE3806164A1 DE 3806164 A1 DE3806164 A1 DE 3806164A1 DE 3806164 A DE3806164 A DE 3806164A DE 3806164 A DE3806164 A DE 3806164A DE 3806164 A1 DE3806164 A1 DE 3806164A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor zone
- zone
- layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 190
- 230000015556 catabolic process Effects 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 238000000926 separation method Methods 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 4
- 230000004048 modification Effects 0.000 description 28
- 238000012986 modification Methods 0.000 description 28
- 230000002093 peripheral effect Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein(e) Halbleiterbauelement oder -vor
richtung mit hoher Durchbruchspannung aufgrund dielektri
scher Trennung (isolation).
Bei Halbleiterbauelementen mit hoher Durchbruchspannung ist
eine dielektrische Isolier- oder Trennmethode als wirksame
Maßnahme zum Trennen (oder Entkoppeln) der einzelnen Ele
mente bekannt.
Fig. 1 veranschaulicht eine durch Anwendung dieser dielektri
schen Trennmethode erhaltene herkömmliche Hochspannungs-Diode.
Die Anordnung nach Fig. 1 umfaßt ein durch Verbinden
(bonding) eine p⁺- oder n⁺-Si-Substrats 1 a und eines
n--Si-Substrats 1 b nach Direktverbindungstechnik gebilde
tes Si-Plättchen 1 mit einem an einer Verbindungsgrenz
fläche 3 erzeugten Oxidfilm 2. Ein Teil des n--Si-Substrats
1 b des Si-Plättchens 1 ist unter Ausbildung einer Rille bis
zu einer die Verbindungsgrenzfläche 3 erreichenden Tiefe
geätzt, so daß eine inselartige n--Schicht 4 gebildet ist.
Auf einer Innenfläche der Rille ist ein Oxidfilm 5 erzeugt,
und eine polykristalline Si-Schicht 6 ist darin eingelas
sen. In einem Mittelteil der n--Schicht 4, der durch die
Oxidfilme 2 und 5 von den anderen Bereichen oder Zonen ge
trennt worden ist, ist eine p⁺-Schicht 8 ausgebildet, um
die herum eine p--Schicht 9 erzeugt ist, so daß eine Diode
gebildet ist. Außerdem ist in einem Umfangsflächenteil der
n--Schicht 4 unter Bildung einer Anodenelektrode eine n⁺-
Schicht 10 erzeugt.
Wenn bei der beschriebenen Diode ein Sperr(vorspann)strom
zwischen Anode und Kathode angelegt wird, erstreckt sich
eine Verarmungsschicht von der p⁺-Schicht 8 in die n--
Schicht 4. Wenn der Sperr(vorspann)strom vergrößert wird,
erweitert sich eine Verarmungsschicht von der n⁺-Schicht,
bis sie den am Boden der n--Schicht 4 gebildeten Oxidfilm
2 erreicht. Die Verarmungsschicht kann sich dann nicht wei
ter ausdehnen. Da das Potential am Substrat 1 normalerweise
auf 0 V gesetzt ist, beaufschlagt die Spannung zwischen
Anode und Kathode die in p--Schicht 4 und Oxidfilm 2 er
zeugte Verarmungsschicht. Da jedoch der Oxidfilm 2 sehr
dünn ist und eine hohe Dielektrizitätskonstante aufweist,
beaufschlagt der größte Teil der Spannung die Verarmungs
schicht. Um dabei die Durchschlag- oder Durchbruchspannung
der Diode ausreichend zu erhöhen, muß daher die Dicke der
n--Schicht 4 ausreichend vergrößert werden. In diesem Fall
muß aber auch die Tiefe der Rille für Elementtrennung ent
sprechend vergrößert werden. Hierbei wird es schwierig,
eine dielektrische Trennung, insbesondere in Seiten- bzw.
Querrichtung, zu erreichen. Wenn zudem die auf der Ober
fläche erzeugte p--Schicht 9 beim vollständigen Verarmen
der n--Schicht 4 nicht gleichzeitig verarmt (depleted)
wird, kann leicht ein Durchgriff zwischen den p-- und n⁺-
Schichten 9 bzw. 10 auftreten.
Darüber hinaus treten dabei zahlreiche Kristall(gitter)
defekte im Bereich der Rillen auf. Bei der Ausbildung von
Transistoren in der getrennten Schicht 4 werden zahlreiche
Rekombinationen hervorgerufen, und die Lebensdauer von
Ladungsträgern wird herabgesetzt, so daß der (die) Strom
gewinn oder -verstärkung verringert wird.
Beim beschriebenen Halbleiterelement mit der herkömmlichen
dielektrischen Trennstruktur muß die Dicke einer hochohmigen
Halbleiterschicht ausreichend vergrößert werden, um eine
ausreichend hohe Durchbruchspannung zu erzielen. Bei einer
solchen Anordnung wird jedoch die Elementtrennung vom tech
nischen Standpunkt aus schwierig.
Aufgabe der Erfindung ist damit die Schaffung eines eine
hohe Durchbruchspannung aufweisenden Halbleiterbauelements,
bei dem eine ausreichend hohe Durchbruchspannung auch mit
einer dünnen hochohmigen Halbleiterschicht erzielbar ist
und bei dem die Elementtrennung (element isolation) einfach
realisierbar ist.
Diese Aufgabe wird bei einem Halbleiterbauelement mit
hoher Durchbruchspannung, umfassend ein Halbleitersubstrat,
einen auf dem Substrat erzeugten ersten Isolierfilm, eine
auf dem ersten Isolierfilm ausgebildete erste Halbleiter
zone, eine zweite Halbleiterzone eines ersten Leitfähig
keitstyps, die eine höhere Fremdatomkonzentration als die
erste Halbleiterzone aufweist und selektiv in einer Ober
fläche der ersten Halbleiterzone ausgebildet ist, eine
dritte Halbleiterzone, die eine niedrigere Fremdatomkon
zentration [oder Fremdatomdosis (cm-2)] als die zweite
Halbleiterzone aufweist und in der Oberfläche der ersten
Halbleiterzone so ausgebildet ist, daß sie an der oder
nahe der zweiten Halbleiterzone liegt, und eine einen zwei
ten Leitfähigkeitstyp aufweisende vierte Halbleiterzone,
deren Fremdatomkonzentration höher ist als diejenige der
ersten Halbleiterzone und die in der Oberfläche der ersten
Halbleiterzone so ausgebildet ist, daß sie außerhalb der
dritten Halbleiterzone liegt, erfindungsgemäß gelöst durch
eine fünfte Halbleiterzone, die eine niedrigere Fremdatom
konzentration [oder Fremdatomdosis (cm-2)] als die zweite
oder die vierte Halbleiterzone aufweist und die auf einem
Unterseiten- oder Bodenabschnitt der ersten Halbleiterzone
ausgebildet ist.
Wenn die dritte Halbleiterzone den ersten Leitfähigkeitstyp
aufweist, können erste und fünfte Halbleiterzone vom ersten
bzw. zweiten Leitfähigkeitstyp sein. Wenn dabei in
Sperr(vorspann)strom (im folgenden als Sperrvorspannung
bezeichnet) zwischen zweite und vierte Halbleiterzone an
gelegt wird, erstreckt sich eine Verarmungsschicht von der
fünften Halbleiterzone unter der zweiten Halbleiterzone
in Aufwärts- und Seiten- bzw. Querrichtung.
Weiterhin können erste und fünfte Halbleiterzone vom zwei
ten bzw. ersten Leitfähigkeitstyp sein. Wenn dabei eine
Sperrvorspannung zwischen zweiter und vierter Halbleiter
zone angelegt wird, erstreckt sich eine Verarmungsschicht
von der zweiten Halbleiterzone abwärts und von einem Um
fangsabschnitt der fünften Halbleiterzone in Querrichtung.
Darüber hinaus können sowohl erste als auch fünfte Halblei
terzone vom zweiten Leitfähigkeitstyp sein. In diesem Fall
muß die erste Halbleiterzone eine niedrigere Fremdstoff-
bzw. Fremdatomkonzentration als die fünfte Halbleiterzone
aufweisen. Wenn bei einer solchen Anordnung eine Sperrvor
spannung zwischen zweiter und vierter Halbleiterzone an
gelegt wird, erstreckt sich eine Verarmungsschicht von
der zweiten Halbleiterzone abwärts, bis sie die fünfte
Halbleiterzone erreicht, um sich dann seitlich durch die
fünfte Halbleiterzone auszudehnen.
Wenn beim erfindungsgemäßen Halbleiterbauelement eine Sperr
spannung zwischen zweiter und vierter Halbleiterzone an
gelegt wird, erstreckt sich die Verarmungsschicht in
erste, dritte und fünfte Halbleiterzone. Die Gesamt-Fremd
atommenge pro Flächeneinheit in dritter und fünfter Halb
leiterzone ist so eingestellt, daß sie in einem Bereich,
in welchem dritte und fünfte Halbleiterzone - von oben
gesehen - einander überlappen, im wesentlichen (jeweils)
gleich ist. Wenn dabei die Gesamt-Fremdatommenge oder
-dosis (Dotierung) jeder Schicht auf 0,1-3 × 1012/cm2
eingestellt ist, werden dritte und fünfte Halbleiterzone
gleichzeitig verarmt. Dabei wird die zwischen zweiter und
vierter Halbleiterzone angelegte Spannung durch die voll
ständig verarmten ersten, dritten und fünften Halbleiter
zonen in lotrechter und seitlicher Richtung aufgeteilt.
Im Gegensatz zur bisherigen Anordnung, bei welcher der
größte Teil der angelegten Spannung eine Vorspannung in
lotrechter Richtung der ersten Halbleiterzone bewirkt,
kann auch dann, wenn die erste Halbleiterzone dünn ist,
das maximale elektrische Feld unter eine Größe unterdrückt
werden, bei der ein Lawinendurchbruch auftritt.
Wenn die fünfte Halbleiterzone nicht vollständig verarmt
(depleted) ist, unterscheidet sich das Element nicht we
sentlich vom bisherigen Element nach Fig. 1, auch wenn
erste und dritte Halbleiterzone vollständig verarmt sind.
Die Erfindung kennzeichnet sich daher dadurch, daß die
niedrigdotierte fünfte Halbleiterzone in den Bodenbereich
der ersten Halbleiterzone eingesetzt oder eingefügt ist,
so daß bei Anlegung einer Sperrvorspannung, wie beschrie
ben, dritte und fünfte Halbleiterzone gleichzeitig ver
armt werden. Mit dieser Anordnung kann ein Bauelement mit
einer dielektrischen Trennstruktur bezüglich der Durch
bruchspannung verbessert werden. Wenn zudem nur eine eben
so hohe Durchbruchspannung wie beim herkömmlichen Element
verlangt wird, kann die Dicke der ersten Halbleiterzone
verringert werden, wodurch die Elementtrennung verein
facht wird.
Bei der oben umrissenen Ausführungsform ist die Femdatom
konzentration in der fünften Halbleiterzone auf einen nied
rigen Wert unterdrückt, um damit eine vollständige Verar
mung in der fünften Halbleiterzone im Betrieb des Transistors
zu erreichen. Es ist jedoch möglich, die Fremdatomkonzen
tration der fünften Halbleiterzone bis zu einem gewissen
Grad zu erhöhen. Dabei ist allerdings die Durchbruchspannung
niedriger als dann, wenn die Fremdatomkonzentration der
fünften Halbleiterzone niedriger ist. Die Konstruktion wird
jedoch vereinfacht, weil das Potential des Substrats durch
die fünfte Halbleiterzone abgeschirmt ist. In diesem Fall
wird zweckmäßig die Dosis der Inonenimplantation in die fünfte
Halbleiterzone auf 5 × 1013 bis 5 × 1014/cm2 eingestellt.
Wenn diese Dosis unzulässig niedrig ist, wird die fünfte
Halbleiterzone im Betrieb des Transistors vollständig ver
armt, so daß sie das Potential des Substrats nicht voll ab
zuschirmen vermag. Wenn dagegen die Dosis unzulässig hoch
ist, wird die fünfte Halbleiterzone übermäßig dick. In die
sem Fall muß zur Erzielung einer hohen Durchbruchspannung
eine tiefe Rille für Trennung ausgebildet werden.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung
anhand der Zeichnung näher erläutert. Es zeigt
Fig. 1 eine Schnittansicht einer Diode mit einer herkömm
lichen dielektrischen Trennstruktur,
Fig. 2 eine Schnittansicht einer Diode gemäß einer Aus
führungsform der Erfindung,
Fig. 3 eine Schnittansicht einer Diode gemäß einer ande
ren Ausführungsform der Erfindung,
Fig. 4 eine Schnittansicht einer durch Umkehrung eines
Leitfähigkeitstyps jedes Abschnitts der Diode
erzielten Abwandlung der Diode nach Fig. 3,
Fig. 5 eine Schnittansicht einer Abwandlung einer Diode
mit einer von Fig. 3 verschiedenen dielektrischen
Trennstruktur,
Fig. 6 eine Schnittansicht eines p-Kanal-MOS-Transistors
gemäß noch einer anderen Ausführungsform der Er
findung,
Fig. 7 eine Schnittansicht eines n-Kanal-MOS-Transistors
gemäß noch einer anderen Ausführungsform der Er
findung,
Fig. 8 und 9 Schnittansichten von Abwandlungen der Dioden
nach den Fig. 3 und 4,
Fig. 10 und 11 Schnittansichten von Abwandlungen von
Dioden, realisiert durch Ausführung einer p-n-
Übergangstrennung als Elementtrennung in Seiten-
oder Querrichtung,
Fig. 12 eine Schnittansicht einer abgewandelten Diode mit
geteilter Anodenstruktur,
Fig. 13 eine Schnittansicht einer Abwandlung der Diode
nach Fig. 3,
Fig. 14 eine Schnittansicht einer Abwandlung der Diode
nach Fig. 4,
Fig. 15 eine Schnittansicht einer Abwandlung der Diode
nach Fig. 5,
Fig. 16 eine Schnittansicht einer Abwandlung der Diode
nach Fig. 6,
Fig. 17 eine Schnittansicht einer Abwandlung eines Leit
fähigkeitstypmodulations-MOSFETs, realisiert
durch Änderung der Struktur nach Fig. 16,
Fig. 18 eine Schnittansicht eines durch Abwandlung der
Diode gemäß Fig. 7 erhaltenen n-Kanal-MOS-
Transistors,
Fig. 19 eine Schnittansicht einer Abwandlung der Diode
nach Fig. 14 und
Fig. 20 eine Schnittansicht einer durch Umkehrung eines
Leitfähigkeitstyps jedes Abschnitts der Diode
realisierten Abwandlung einer Diode nach Fig. 19.
Fig. 1 ist eingangs bereits erläutert worden.
Fig. 2 veranschaulicht eine Hochspannungs-Diode bzw. eine
eine hohe Durchbruchspannung aufweisende Diode gemäß einer
Ausführungsform der Erfindung.
Die Anordnung nach Fig. 2 umfaßt ein durch Verbinden
(bonding) von p⁺- und p--Si-Substraten 1 a bzw. 1 b nach
Direktverbindungstechnik erhaltenes Si-Plättchen 1 mit
einer Verbindungs-Grenzfläche 3 und einem auf letzterer
erzeugten Oxidfilm 2. Ein Teil des p--Si-Substrats 1 b
des Si-Plättchens 1 ist bis zu einer Tiefe an die Grenz
fläche 3 heran unter Ausbildung einer Rille geätzt, so
daß eine inselförmige p--Schicht 4 gebildet ist. Auf der
einen Seitenfläche oder Flanke der Rille ist ein Oxidfilm
5 ausgebildet, wobei eine polykristalline Si-Schicht 6
in die Rille eingelassen ist. In einem mittleren Oberflä
chenteil der p--Schicht 4, der durch die Oxidfilme 2 und 5
von den anderen Bereichen oder Zonen getrennt worden ist,
ist eine n⁺-Schicht 8 erzeugt, um die herum eine n--Schicht
9 ausgebildet ist, so daß die Anordnung einer Diode bildet.
Weiterhin ist in einem Umfangsflächenbereich der p--Schicht
4 unter Ausbildung einer Anodenelektrode eine p⁺-Schicht
10 erzeugt. Darüber hinaus sind längs der Oxidfilme 2
und 5 p⁺-Schichten 7 a und 7b so ausgebildet, daß sie die
p--Schicht 4 umschließen.
Bei der beschriebenen Diode ist das Potential des Substrats
1 a durch die p⁺-Schicht 7 abgeschirmt, wodurch die Kon
struktion oder Ausbildung der Diode vereinfacht wird. Die
p⁺-Schicht 7 b kann den Einfluß von Kristall(gitter)defekten
um die Rille herum abschirmen. Die Fremdatomkonzentration
der Schicht 7b sollte größer sein als bei der Schicht 7 a.
Fig. 3 veranschaulicht eine Hochspannungs-Diode gemäß einer
anderen Ausführungsform der Erfindung. Dabei ist mit 11
ein n⁺-Si-Substrat bezeichnet, auf dem eine inselförmige,
hochohmige Si-Schicht 14 (erste Halbleiterzone) ausgebil
det ist, welche gegenüber dem Substrat 11 durch einen Oxid
film 12 und von den anderen Elementzonen in seitlicher oder
Querrichtung durch einen Oxidfilm 13 getrennt (bzw. iso
liert) ist. Die hochohmige Si-Schicht 14 ist von einem
p--- oder einem n---Leitfähigkeitstyp mit einer ausrei
chend niedrigen Fremdatomkonzentration (z. B. 1 × 1014/cm3).
Eine polykristalline Si-Schicht 15 ist in eine Element
trennzone eingefüllt. Eine n⁺-Schicht 16 (zweite Halb
leiterzone) einer hohen Fremdatomkonzentration (von
1 × 1019/cm3), die als Kathodenzone dient, ist in einem
zentralen Oberflächenabschnitt der hochohmigen Si-Schicht
14 ausgebildet. Eine als Schutzring zur Verhinderung eines
Randdurchbruchs dienende n--Schicht 17 (dritte Halblei
terzone) (Dotierung: 1 × 1012/cm2) ist durch Fremdatom
diffusion um die n⁺-Schicht 16 herum und mit dieser kon
tinuierlich bzw. an diese anschließend ausgebildet. P⁺-
Schichten 18 und 19 (vierte Halbleiterzone) einer hohen
Fremdatomkonzentration (von 1 × 1018/cm3) sind durch Fremd
atomdiffusion in einem Umfangsabschnitt der p--Schicht 14
zum Herausführen einer Anodenelektrode ausgebildet. Eine
p--Schicht 20 (fünfte Halbleiterzone) einer niedrigen
Fremdatomkonzentration (von 1 × 1012/cm2) und einer gerin
gen Film- oder Schichtdicke (von etwa 3 µm) ist auf einem
Bodenabschnitt der hochohmigen Si-Schicht 14 und neben
dem Oxidfilm 12 erzeugt. Die Gesamt-Fremdatommenge pro
Flächeneinheit jeder p-- und n--Schichten 20 und 17
ist vorzugsweise auf 0,1 bis 3 × 1012/cm2 eingestellt. Auf
den p⁺- und n⁺-Schichten 18 bzw. 16 sind erste bzw. zweite
Elektroden 21 bzw. 22 ausgebildet.
Für die Herstellung dieser Dioden wird das erste n⁺-Si-
Substrat 11 nach Direktverbindungstechnik mit einem eine
hochohmige Si-Schicht 14 aufweisenden hochohmigen Si-Sub
stat verbunden. Zu diesem Zweck werden die Flächen der
beiden Substrate auf Spiegelglanz poliert und dann in einer
Reinluftatmosphäre zum Haften aneinander gebracht und hier
auf nach einem vorbestimmten thermischen Verfahren (z. B.
bei einer Temperatur von 1100°C) einstückig oder material
einheitlich miteinander verbunden. In diesem Fall werden
die p--Schicht 20 und der Oxidfilm 12 vor dem Verbinden
auf der Oberfläche des hochohmigen Si-Substrats ausgebildet,
wodurch die hochohmige Si-Schicht 14 gebildet wird, die
gegenüber dem Substrat 11 elektrisch isoliert ist und an
ihrer Unterseite die p--Schicht 20 aufweist. Anschließend
wird eine Element-Trennrille nach einem Naß- oder Trockenätz
verfahren ausgebildet. Die p⁺-Schicht 19 wird durch Fremd
atomdiffusion an der Seitenfläche der p--Schicht 14 er
zeugt, die im vorhergehenden Vorgang in Form einer "Insel"
(von den restlichen Elementen) getrennt worden ist. Eine
Innenfläche der Rille wird unter Erzeugung eines Oxid
films 13 oxidiert. Nach dem Ausfüllen der Rille mit der
polykristallinen Si-Schicht 15 werden die n⁺-,
n-- und p⁺-Schichten 16, 17 bzw. 18 durch Fremdatomdiffu
sion erzeugt. Schließlich werden Elektroden 21 und 22
ausgebildet.
Wenn beim vorstehend beschriebenen Prozeß ein Oxidfilm
auf der Oberfläche des Substrats 11 erzeugt wird, kann sich
das verbundene Plättchen verziehen oder verwerfen. Bevor
zugt wird ein Oxidfilm nur auf dem hochohmigen Si-Substrat
erzeugt.
Wenn bei der Diode mit dem beschriebenen Aufbau eine Sperr
vorspannung zwischen erster und zweiter Elektrode 21 bzw.
22 angelegt wird, erstreckt sich eine Verarmungsschicht
aus der im Mittelbereich der Oberfläche des Elements ge
bildeten n⁺-Schicht 16 in lotrechter Richtung in die hoch
ohmige Si-Schicht 14. Wenn die Dicke dieser Schicht 14 und die
Fremdatomkonzentration der p--Schicht 20 mit zweckmäßigen
Werten gewählt sind, kann bei der vollständigen Verarmung
der Si-Schicht 14 deren größtes elektrisches Feld unter
eine Größe unterdrückt werden, bei der ein Lawinendurch
bruch auftritt, wobei anschließend die p--Schicht 20 auf
dem Bodenabschnitt verarmt wird. Wenn diese Schicht 20
verarmt ist, wird das an der Elektrode 21 anliegende Poten
tial nicht zu einem unmittelbar unter der Elektrode 22 ge
legenen Abschnitt der p--Schicht 20 übertragen. Dabei wird
insbesondere in der verarmten p--Schicht 20 in seitlicher
Richtung oder Querrichtung eine Potentialdifferenz erzeugt,
wobei die Spannung zwischen den Elektroden 21 und 22 in
lotrechter Richtung der hochohmigen Si-Schicht 14 und in
Querrichtung der p--Schicht 20 jeweils in Komponenten oder
Anteile aufgeteilt wird. Mit anderen Worten: ein Teil der
an das Element angelegten Spannung wird durch den Trenn
oxidfilm 12 wirksam unterteilt oder aufgeteilt. Mit die
ser Anordnung erhält diese Diode eine ausreichend hohe
Durchbruchspannungscharakteristik, auch wenn die Si-Schicht
14 eine vergleichsweise geringe Dicke aufweist. Durch Ver
ringerung der Dicke der hochohmigen Si-Schicht 14 läßt
sich außerdem die dielektrische Trennstruktur gemäß Fig. 3
einfach ausbilden.
Fig. 4 veranschaulicht eine Diode, die durch Umkehrung
eines Leitfähigkeitstyps eines jeden Dotierungsbereichs
der Elementabschnitte gemäß Fig. 3 erhalten wurde.
Insbesondere wird dabei eine p⁺-Schicht 32 in einem zen
tralen Oberflächenabschnitt einer hochohmigen Si-Schicht
31 erzeugt, die durch Oxidfilme 12 und 13 isoliert bzw.
getrennt ist. Um die p⁺-Schicht 32 herum wird eine p--
Schicht 33 erzeugt. In einem Umfangsabschnitt der hoch
ohmigen Si-Schicht 31 werden n⁺-Schichten 34 und 35 aus
gebildet. Auf n⁺- und p⁺-Schichten 34 bzw. 32 werden zur
Bildung einer Diode erste und zweite Elektroden 36 bzw. 37
geformt. Auf einem Bodenabschnitt der hochohmigen Si-Schicht
31, der mit dem Oxidfilm 12 in Berührung steht, ist eine
n--Schicht 38 ausgebildet. Die Diode gemäß Fig. 4 besitzt
dieselbe hohe Durchbruchspannung wie die vorher beschriebe
ne Ausführungsform. Wenn in diesem Fall der Oxidfilm 12
ausreichend dick ausgebildet ist, kann ohne weiteres eine
hohe Spannung über den Oxidfilm angelegt werden, so daß
eine hohe Durchbruchspannung erreicht wird. Die Dicke des
Oxidfilms 12 beträgt zweckmäßig 1 µm oder mehr, vorzugs
weise 2 µm oder mehr.
Fig. 5 veranschaulicht eine Diode mit einer anderen dielek
trischen Trennstruktur. Dabei wird eine durch einen Oxid
film 42 getrennte hochohmige n--- oder p---Typ-Si-Schicht
43 auf einem Oberflächenabschnitt einer polykristallinen
Si-Schicht 41 geformt. In einem zentralen Flächenabschnitt
der Si-Schicht 43 wird eine p⁺-Schicht 44 ausgebildet, um
welche herum eine p--Schicht 45 erzeugt wird, so daß eine
Diode entsteht. In einem Umfangsoberflächenabschnitt n--
Schicht 43 wird ein n⁺-Schicht 46 geformt. Auf den n⁺- und
p⁺-Schichten 46 bzw. 44 werden jeweils erste und zweite
Elektroden 49 bzw. 48 erzeugt. Weiterhin ist dabei in
den Boden- und Seitenabschnitten der hochohmigen Si-schicht
32 eine den Oxidfilm 42 kontaktierende n--Schicht 47 aus
gebildet.
Bei dieser Ausgestaltung kann durch Ausbildung der n--
Schicht 47 eine hohe Durchbruchspannung erreicht werden.
Wenn bei der Diode mit dem beschriebenen Aufbau eine Sperr
vorspannung zwischen erste und zweiter Elektrode 49 bzw.
48 angelegt wird, erstreckt sich eine Verarmungsschicht von
der im zentralen Oberflächenabschnitt des Elements erzeug
ten p⁺-Schicht 44 in lotrechter Richtung in die hochohmige
Si-Schicht 43. Wenn die Verarmungsschicht die n--Schicht
47 erreicht, erstreckt sie sich durch letztere hindurch
bis zur n⁺-Schicht 46.
Fig. 6 veranschaulicht eine Ausführungsform, bei welcher die
Erfindung auf einen MOS-Transistor angewandt ist. Dabei ist oder
wird auf einem Si-Substrat 51 eine hochohmige n---Si-
Schicht 54 (erste Halbleiterzone) unter Trennung durch
Oxidfilme 52 und 53 ausgebildet. Sodann wird eine poly
kristalline Si-Schicht 64 unter Trennung durch den Oxid
film 53 in eine in einem Isolier- oder Trennbereich aus
gebildete Rille eingefüllt. Die Element-Trennstruktur die
ses Transistors entspricht derjenigen gemäß Fig. 3. Eine
p⁺-Schicht 55 (zweite Halbleiterzone) und eine als Drain
zone dienende p--Schicht 56 werden in einem zentralen
Oberflächenabschnitt der hochohmigen Si-Schicht 54 aus
gebildet. Eine als Kanalzone dienende n-Schicht 57 (vierte
Halbleiterzone) wird um die p--Schicht 56 herum erzeugt.
In der n-Schicht 57 wird eine als Sourcezone dienende
p⁺-Schicht 58 erzeugt. Erste und zweite Elektroden 62 bzw.
63, als Source- bzw. Drainelektroden, werden jeweils auf
in einem Umfangsabschnitt der Si-Schicht 54 erzeugten
p⁺- und n-Schichten 58 bzw. 57 geformt, und im Mittelbe
reich der Schicht 54 wird eine p⁺-Schicht 55 erzeugt. Auf
einem Oberflächenabschnitt der n-Schicht 57 zwischen den
p⁺- und p--Schichten 58 bzw. 56 wird unter Zwischenfügung
eines Gate-Isolierfilms 60 eine Gate-Elektrode 61 erzeugt.
Auf einem Bodenabschnitt der hochohmigen Si-Schicht 54
wird eine den Oxidfilm 52 kontaktierende n--Schicht 59
(fünfte Halbleiterzone) ausgebildet.
Wenn beim MOS-Transitor gemäß dieser Ausführungsform eine
Spannung, die niedriger ist als diejenige der als Source
elektrode dienenden ersten Elektrode 62, an die als Drain
elektrode dienende zweite Elektrode 63 angelegt wird, wird
diese Spannung durch Verarmungsschichten aufgeteilt, von
denen sich die eine von der p⁺-Schicht 55 im Mittelab
schnitt des Elements in die hochohmige Si-Schicht 54 und
die andere in seitlicher Richtung bzw. Querrichtung in
die n--Schicht 59 erstreckt. Auf diese Weise kann bei der
beschriebenen Ausführungsform ebenfalls eine hohe Durch
bruchspannung erzielt werden.
Fig. 7 veranschaulicht eine Ausführungsform, bei welcher
die Erfindung auf einen n-Kanal-MOS-Transistor angewandt
ist. Bei dieser Ausführungsform weist die hochohmige n---
Si-Schicht 54 (erste Halbleiterzone) dieselbe Element
trennstruktur wie bei der Ausführungsform nach Fig. 6 auf.
Eine als Kanalzone dienende p-Schicht 66 (zweite Halblei
terzone) ist in einem Mittelbereich der Si-Schicht 54 aus
gebildet. In einer p-Schicht 66 ist eine als Sourcezone
dienende n⁺-Schicht 67 ausgebildet. Zwischen der n⁺-Schicht
67 in der p-Schicht 66 und der Si-Schicht 54 ist unter
Zwischenfügung eines Gate-Isolierfilms 60 eine Gate-Elektro
de 61 ausgebildet. In der Oberfläche der Si-Schicht 54 ist
unter der Gate-Elektrode 61 eine p--Schicht 68 (dritte
Halbleiterzone) so ausgebildet, daß sie von der p-Schicht
66 geringfügig getrennt ist. In einem Umfangsflächenab
schnitt der Si-Schicht 54 sind als Drainzone dienende
n⁺-Schichten 69 und 70 (vierte Halbleiterzone) ausgebil
det. Auf der n⁺-Schicht 67 sowie den p- und n⁺-Schichten
66 bzw. 67 sind als Drain- bzw. Sourceelektroden dienen
de erste und zweite Elektroden 71 bzw. 72 geformt. Ähn
lich wie bei der vorher beschriebenen Ausführungsform,
ist eine n--Schicht 59 (fünfte Halbleiterzone) in einem
Bereich bzw. einer Zone ausgebildet, wo ein Abschnitt
der hochohmigen Si-Schicht 54 den Oxidfilm 52 kontaktiert.
Dieser MOS-Transistor wird betrieben oder betätigt durch
Anlegung einer positiven Drainspannung an die erste
Elektrode 71 gegenüber der zweiten Elektrode 72. In einem
Sperrzustand, in welchem die Gatespannung null beträgt
oder negativ ist und in der p-Schicht 66 kein Kanal aus
gebildet ist, kann eine von der p-Schicht 66 ausgehende
Verarmungsschicht ohne weiteres die p--Schicht 68 erreichen.
Obgleich letztere nicht unmittelbar mit der p-Schicht 66
in Kontakt steht, dient sie auf die vorher beschriebene
Weise als Schutzring. Die Spannung zwischen Drain- und
Sourceelektrode wird durch verarmte Si-Schichten 54 und
68 sowie die n--Schicht 59 in lotrechter und seitlicher
Richtung aufgeteilt. Auf diese Weise kann eine hohe Durch
bruchspannungscharakteristik erzielt werden.
Fig. 8 veranschaulicht eine Abwandlung der Ausführungsform
nach Fig. 3. Dabei ist ein hochohmiger Film 80 mit einem
Widerstand von z. B. 108 Ω oder mehr, z. B. ein halbiso
lierender polykristalliner Si-Film (SIPOS), an der Grenz
fläche zwischen p--Schicht 20 und Oxidfilm 12 beim Gebilde
gemäß Fig. 3 angeordnet.
Ebenso veranschaulicht Fig. 9 ein Gebilde, bei dem ein
hochohmiger Film 80 an einer Grenzfläche zwischen der n--
Schicht 38 und dem Oxidfilm 12 bei der Anordnung gemäß
Fig. 4 vorgesehen ist.
Durch Ausbildung des hochohmigen Films 80 auf diese Weise
können die Einflüsse des Potentials am Substrat 11 ver
mindert werden. Dies bedeutet, daß ein kleiner Strom durch
den hochohmigen Film von der Hochpotentialseite zur Nie
derpotentialseite unter Einführung eines Potentialgradi
enten oder -gefälles fließt, wodurch ein externes elektri
sches Feld abgeschirmt wird. Da hierbei außerdem der Oxid
film 12, das Substrat 11 und der hochohmige Film 80 einen
Kondensator bilden, kann ein Teil der angelegten hohen Span
nung zum Oxidfilm 12 gerichtet werden.
Fig. 10 veranschaulicht eine Abwandlung der Ausführungsform
nach Fig. 4, bei welcher eine Elementtrennung in seitlicher
Richtung durch eine p-n-Übergangs-Trennstruktur erreicht
wird. Wenn die hochohmige Si-Schicht 31 eine p---Schicht
ist, wie dies in Fig. 10 dargestellt ist, wird die Ele
menttrennung in seitlicher Richtung durch Ausbildung einer
den Oxidfilm 12 erreichenden n⁺-Schicht 35 erreicht.
Fig. 11 veranschaulicht eine in seitlicher Richtung oder
Querrichtung wirkenden p-n-Übergangs-Trennstruktur, bei
welcher die hochohmige Si-Schicht 31 eine n---Schicht ist.
Gemäß Fig. 11 ist zwischen Elementen eine p⁺-Schicht 101
für Trennung (isolation) erforderlich. Um die p⁺-Schicht
101 ist eine p--Schicht 102 zur Verhinderung der Anlegung
oder des Einwirkens eines elektrischen Felds ausgebildet.
In Fig. 11 ist die den Oxidfilm 12 erreichende n⁺-Schicht
35 nicht unbedingt erforderlich. Wie bei der Ausführungs
form gemäß Fig. 3 sowie anderen Ausführungsformen und
Abwandlungen kann eine p-n-Übergangsstruktur für Element
trennung in Querrichtung angewandt werden. In diesem Fall
werden die erfindungsgemäß gewährleisteten Vorteile eben
falls erzielt.
Fig. 12 veranschaulicht eine Abwandlung der Ausführungs
form nach Fig. 4, bei welcher der Anodenabschnitt in
eine Anzahl von Abschnitten oder Bereichen unterteilt ist.
Mit dieser Ausgestaltung kann ein Anodenstrom gleichmäßig
verteilt werden, wenn die Elementfläche groß ist. Bei die
ser Ausgestaltung kann die hohe Durchbruchspannung durch
Ausbildung der n--Schicht 38 auf dieselbe Weise wie in
Fig. 4 erzielt werden.
Bei allen vorstehend beschriebenen Ausführungsformen und
Abwandlungen besitzen dritte und fünfte Halbleiterschicht
einen (zueinander) entgegengesetzten Leitfähigkeitstyp.
Andererseits kann die fünfte Halbleiterschicht auch den
selben Leitfähigkeitstyp wie die dritte Halbleiterschicht
aufweisen. Entsprechende Abwandlungen werden später noch
näher erläutert werden.
Fig. 13 veranschaulicht eine Abwandlung der Ausführungs
form nach Fig. 3, bei welcher eine hochohmige Si-Schicht 14
von einem p---Typ ist und eine an ihrem Bodenabschnitt aus
zubildende niedrig dotierte (low-concentration) Schicht eine
n--Schicht 20′ darstellt. Bei dieser Anordnung ist wiederum
die Gesamt-Fremdatommenge oder -konzentration der n--Schicht
20′ auf 0,1 bis 3 × 1012/cm2 eingestellt.
Bei dieser Abwandlung kann die Durchbruchspannung erhöht
sein. Der Grund für die erhöhte Durchbruchspannung bei die
ser Ausbildung läßt sich auf nachstehende Weise erläutern.
Bei dieser Ausgestaltung sind p⁺-Schichten 18 und 19, eine
n--Schicht 20′, eine hochohmige p---Si-Schicht 14 und eine
n⁺-Schicht 16, d. h. eine p-n-p-n-Struktur zwischen Anode und
Kathode erzeugt. Wenn an das Element eine Sperrvorspannung
angelegt wird, erstreckt sich eine Verarmungsschicht lot
recht von der in einem Mittelbereich des Elements ausgebil
deten n⁺-Schicht 16 in die hochohmige Si-Schicht 14, wäh
rend sich gleichzeitig eine andere Verarmungsschicht von
der p⁺-Schicht 18 in einem Umfangsflächenabschnitt der Si-
Schicht 14 in seitlicher Richtung oder Querrichtung in die
n--Schicht 20′ erstreckt. Infolgedessen wird die Spannung
zwischen Anode und Kathode durch die jeweiligen Verarmungs
schichten, die sich in die Si-Schicht 14 bzw. die n--
Schicht 20′ erstrecken, aufgeteilt, wodurch verhindert wird,
daß ein hohes bzw. starkes elektrisches Feld nur auf die Si-
Schicht 14 einwirkt.
Fig. 14 zeigt eine Abwandlung, bei welcher die Si-Schicht 31
vom n---Typ ist und eine an deren Bodenabschnitt vorzusehen
de niedrig dotierte Schicht bei der Anordnung nach Fig. 4
eine p--Schicht 38′ ist.
Fig. 15 veranschaulicht eine Abwandlung der Ausführungsform
nach Fig. 5, bei welcher die n--Schicht 47 durch eine p--
Schicht 47′ ersetzt ist.
Fig. 16 zeigt eine Abwandlung der Ausführungsform nach Fig. 6,
bei welcher die n--Schicht 59 durch eine p--Schicht 59′
ersetzt ist.
Fig. 17 veranschaulicht eine Abwandlung, bei welcher die
Ausbildung nach Fig. 16 geringfügig abgewandelt und eine
p-n-p-n-Struktur zwischen Drain und Source geformt ist,
so daß ein Leitfähigkeitsmodulations-MOSFET gebildet ist.
Die p---Schicht 54 a und die n--Schicht 59 a können durch
eine N--Schicht bzw. eine P-Schicht ersetzt sein. Bei
dieser Ausgestaltung kann die n--Schicht 56 a eine höhere
Fremdatomkonzentration aufweisen als die n-Schicht 56 b.
Die Fremdatomdosis (cm-2) der n--Schicht 56 a muß jedoch
niedriger sein als diejenige der n-Schicht 56 b.
Fig. 18 veranschaulicht eine Abwandlung der Ausführungs
form nach Fig. 7, bei welcher die n--Schicht 59 durch
eine p--Schicht 59′ ersetzt ist.
Fig. 19 zeigt eine Abwandlung der Ausführungsform nach
Fig. 13, bei welcher die p---Schicht 14 und die n--Schicht
17 durch eine n---Schicht 84 bzw. eine p--Schicht 87 er
setzt sind. Die p--Schicht 87 ist von der n⁺-Schicht 86
getrennt und neben einer p⁺-Schicht 88 angeordnet.
Fig. 20 veranschaulicht eine Abwandlung der Diode nach
Fig. 19, bei welcher die Leitfähigkeitstypen der einzelnen
Abschnitte der Diode jeweils umgekehrt sind.
Bei den Abwandlungen gemäß den Fig. 14 bis 20 kann die
Durchbruchspannungscharakteristik ebenfalls verbessert
sein.
Wie vorstehend beschrieben, bezieht sich die Erfindung auf
ein Halbleiterbauelement mit einer dielektrischen Trenn
struktur, umfassend eine zweite Halbleiterschicht eines
ersten Leitfähigkeitstyps in einem Oberflächenabschnitt
einer ersten Halbleiterschicht, die eine ausreichend nied
rige Fremdatomkonzentration aufweist und durch einen Iso
lierfilm getrennt ist, eine um die zweite Halbleiterschicht
herum gebildete, niedrig dotierte dritte Halbleiter
schicht des ersten Leitfähigkeitstyps und eine um die
erste Halbleiterschicht herum ausgebildete, hoch dotierte
vierte Halbleiterschicht eines zweiten Leitfähigkeits
typs. Da bei diesem Halbleiterbauelement eine eine nied
rige Fremdatomkonzentration aufweisende bzw. niedrig
dotierte fünfte Halbleiterschicht auf einem Bodenab
schnitt der ersten Halbleiterschicht in Kontakt mit einem
Isolierfilm ausgebildet ist, kann ein Teil einer an das
Element angelegten Sperrstromvorspannung durch die dritte
Halbleiterschicht zum trennenden Isolierfilm gerichtet
werden. Infolgedessen kann eine ausreichend hohe Durch
bruchspannung auch dann erzielt werden, wenn die erste
Halbleiterschicht dünn ist. Da weiterhin die erste Halb
leiterschicht eine geringe Dicke aufweisen kann, läßt
sich eine dielektrische Trennstruktur einfach ausbilden.
Claims (13)
1. Halbleiterbauelement mit hoher Durchbruchspannung,
umfassend
ein Halbleitersubstrat,
einen auf dem Substrat erzeugten ersten Isolierfilm,
eine auf dem ersten Isolierfilm ausgebildete erste Halb leiterzone,
eine zweite Halbleiterzone eines ersten Leitfähigkeits typs, die eine höhere Fremdatomkonzentration als die erste Halbleiterzone aufweist und selektiv in einer Oberfläche der ersten Halbleiterzone ausgebildet ist,
eine dritte Halbleiterzone, die eine niedrigere Fremdatom konzentration [oder Fremdatomdosis (cm-2)] als die zweite Halbleiterzone aufweist und in der Oberfläche der ersten Halbleiterzone so ausgebildet ist, daß sie an der oder nahe der zweiten Halbleiterzone liegt, und
eine einen zweiten Leitfähigkeitstyp aufweisende vierte Halbleiterzone, deren Fremdatomkonzentration höher ist als diejenige der ersten Halbleiterzone und die in der Ober fläche der ersten Halbleiterzone so ausgebildet ist, daß sie außerhalb der dritten Halbleiterzone liegt,
gekennzeichnet durch eine fünfte Halbleiterzone (20), die eine niedrigere Fremdatomkonzentration [oder Fremdatom dosis (cm-2)] als die zweite oder die vierte Halbleiter zone (16, 18) aufweist und die auf einem Unterseiten- oder Bodenabschnitt der ersten Halbleiterzone (14) ausgebildet ist.
ein Halbleitersubstrat,
einen auf dem Substrat erzeugten ersten Isolierfilm,
eine auf dem ersten Isolierfilm ausgebildete erste Halb leiterzone,
eine zweite Halbleiterzone eines ersten Leitfähigkeits typs, die eine höhere Fremdatomkonzentration als die erste Halbleiterzone aufweist und selektiv in einer Oberfläche der ersten Halbleiterzone ausgebildet ist,
eine dritte Halbleiterzone, die eine niedrigere Fremdatom konzentration [oder Fremdatomdosis (cm-2)] als die zweite Halbleiterzone aufweist und in der Oberfläche der ersten Halbleiterzone so ausgebildet ist, daß sie an der oder nahe der zweiten Halbleiterzone liegt, und
eine einen zweiten Leitfähigkeitstyp aufweisende vierte Halbleiterzone, deren Fremdatomkonzentration höher ist als diejenige der ersten Halbleiterzone und die in der Ober fläche der ersten Halbleiterzone so ausgebildet ist, daß sie außerhalb der dritten Halbleiterzone liegt,
gekennzeichnet durch eine fünfte Halbleiterzone (20), die eine niedrigere Fremdatomkonzentration [oder Fremdatom dosis (cm-2)] als die zweite oder die vierte Halbleiter zone (16, 18) aufweist und die auf einem Unterseiten- oder Bodenabschnitt der ersten Halbleiterzone (14) ausgebildet ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch ge
kennzeichnet, daß die erste Halbleiterzone (14) den ersten
Leitfähigkeitstyp aufweist und die fünfte Halbleiterzone
(20) vom zweiten Leitfähigkeitstyp ist.
3. Halbleiterbauelement nach Anspruch 1, dadurch ge
kennzeichnet, daß die erste Halbleiterzone (14) den zwei
ten Leitfähigkeitstyp und die fünfte Halbleiterzone (20)
den ersten Leitfähigkeitstyp aufweisen.
4. Halbleiterbauelement nach Anspruch 1, dadurch ge
kennzeichnet, daß erste und fünfte Halbleiterzone (14, 20)
den zweiten Leitfähigkeitstyp aufweisen und die erste Halb
leiterzone (14) eine niedrigere Fremdatomkonzentration als
die fünfte Halbleiterzone (20) aufweist.
5. Halbleiterbauelement nach Anspruch 1, dadurch ge
kennzeichnet, daß die Gesamt-Fremdatommenge (oder -dosis)
pro Flächeneinheit jeder der dritten und fünften Halblei
terzonen (17, 20) jeweils 0,1-3 × 012cm2 beträgt.
6. Halbleiterbauelement nach Anspruch 5, dadurch ge
kennzeichnet, daß die Gesamt-Fremdatommenge (oder -dosis)
pro Flächeneinheit jeder der dritten und fünften Halblei
terzonen (17, 20) jeweils 0,3-3 × 1012/cm2 beträgt.
7. Halbleiterbauelement nach Anspruch 1, dadurch ge
kennzeichnet, daß ein Isolierfilm (13) für Elementtrennung
(element isolation) auf einer Seitenfläche der ersten Halb
leiterzone (14) ausgebildet ist.
8. Halbleiterbauelement nach Anspruch 1, dadurch ge
kennzeichnet, daß ein p-n-Übergang für Elementtrennung
an einer Seitenfläche der ersten Halbleiterzone (31) ausgebildet
ist.
9. Halbleiterbauelement nach Anspruch 1, dadurch ge
kennzeichnet, daß ein hochohmiger Film (80) zwischen dem
ersten Isolierfilm (12) und der fünften Halbleiterzone (20)
ausgebildet ist.
10. Halbleiterbauelement nach Anspruch 9, dadurch ge
kennzeichnet, daß der hochohmige Film (80) ein halbisolie
render polykristalliner Film (SIPOS-Film) ist.
1. Halbleiterbauelement mit hoher Durchbruchspannung,
umfassend
ein zusammengesetztes oder Verbund-Substrat, hergestellt durch direktes Verbinden eines hochohmigen Halbleiter- Substrats, das einen auf mindestens seiner einen Fläche ausgebildeten Isolierfilm aufweist, mit einem niederohmi gen Halbleitersubstrat, wobei der Isolierfilm an einer Zwi schen- oder Grenzfläche der Substrate geformt ist,
eine erste Halbleiterzone, die einen Teil des hochohmi gen Halbleitersubstrats bildet und durch eine Trennzone von anderen Zonen getrennt ist,
eine einen ersten Leitfähigkeitstyp aufweisende zweite Halbleiterzone, deren Fremdatomkonzentration höher ist als diejenige der ersten Halbleiterzone und die selektiv in einem Oberflächenabschnitt der ersten Halbleiterzone ausgebildet ist,
eine dritte Halbleiterzone, die eine niedrigere Fremd atomkonzentration als die zweite Halbleiterzone aufweist und die im Oberflächenabschnitt der ersten Halbleiter zone so ausgebildet ist, daß sie sich an der oder nahe der zweiten Halbleiterzone befindet, und
eine einen zweiten Leitfähigkeitstyp aufweisende vierte Halbleiterzone, deren Fremdatomkonzentration höher ist als diejenige der ersten Halbleiterzone und die im Ober flächenbereich der ersten Halbleiterzone so ausgebildet ist, daß sie sich außerhalb der dritten Halbleiterzone befindet,
gekennzeichnet durch eine fünfte Halbleiterzone (20), die eine niedrigere Fremdatomkonzentration als zweite oder vierte Halbleiterzone (16, 18) aufweist und die auf einem Unterseiten- oder Bodenabschnitt der ersten Halbleiterzone (14) ausgebildet ist.
ein zusammengesetztes oder Verbund-Substrat, hergestellt durch direktes Verbinden eines hochohmigen Halbleiter- Substrats, das einen auf mindestens seiner einen Fläche ausgebildeten Isolierfilm aufweist, mit einem niederohmi gen Halbleitersubstrat, wobei der Isolierfilm an einer Zwi schen- oder Grenzfläche der Substrate geformt ist,
eine erste Halbleiterzone, die einen Teil des hochohmi gen Halbleitersubstrats bildet und durch eine Trennzone von anderen Zonen getrennt ist,
eine einen ersten Leitfähigkeitstyp aufweisende zweite Halbleiterzone, deren Fremdatomkonzentration höher ist als diejenige der ersten Halbleiterzone und die selektiv in einem Oberflächenabschnitt der ersten Halbleiterzone ausgebildet ist,
eine dritte Halbleiterzone, die eine niedrigere Fremd atomkonzentration als die zweite Halbleiterzone aufweist und die im Oberflächenabschnitt der ersten Halbleiter zone so ausgebildet ist, daß sie sich an der oder nahe der zweiten Halbleiterzone befindet, und
eine einen zweiten Leitfähigkeitstyp aufweisende vierte Halbleiterzone, deren Fremdatomkonzentration höher ist als diejenige der ersten Halbleiterzone und die im Ober flächenbereich der ersten Halbleiterzone so ausgebildet ist, daß sie sich außerhalb der dritten Halbleiterzone befindet,
gekennzeichnet durch eine fünfte Halbleiterzone (20), die eine niedrigere Fremdatomkonzentration als zweite oder vierte Halbleiterzone (16, 18) aufweist und die auf einem Unterseiten- oder Bodenabschnitt der ersten Halbleiterzone (14) ausgebildet ist.
12. Halbleiterbauelement mit hoher Durchbruchspannung,
umfassend
ein zusammengesetztes oder Verbund-Substrat, hergestellt durch direktes Verbinden eines hochohmigen Halbleiter substrats, das einen auf mindestens seiner einen Fläche ausgebildeten Isolierfilm aufweist, mit einem niederohmi gen Halbleitersubstrat, wobei der Isolierfilm an einer Zwischen- oder Grenzfläche der Substrate geformt ist,
eine erste Halbleiterzone, die einen Teil des hochohmi gen Halbleitersubstrats bildet und durch eine Trennzone von anderen Zonen getrennt ist,
eine einen ersten Leitfähigkeitstyp aufweisende zweite Halbleiterzone, deren Fremdatomkonzentration höher ist als diejenige der ersten Halbleiterzone und die selektiv in einem Oberflächenabschnitt der ersten Halbleiterzone ausgebildet ist,
eine dritte Halbleiterzone, die eine niedrigere Fremd atomkonzentration als die zweite Halbleiterzone aufweist und die im Oberflächenabschnitt der ersten Halbleiterzone so ausgebildet ist, daß sie sich an der oder nahe der zweiten Halbleiterzone befindet, und
eine einen zweiten Leitfähigkeitstyp aufweisende vierte Halbleiterzone, deren Fremdatomkonzentration höher ist als diejenige der ersten Halbleiterzone und die im Oberflächen bereich der ersten Halbleiterzone so ausgebildet ist, daß sie sich außerhalb der dritten Halbleiterzone befindet,
gekennzeichnet durch eine einen zweiten Leitfähigkeits typ aufweisende fünfte Halbleiterzone (7 a), die eine höhere Fremdatomkonzentration als die erste Halbleiterzone (4) aufweist und die auf einem Unterseiten- oder Bodenabschnitt der ersten Halbleiterzone (4) ausgebildet ist.
ein zusammengesetztes oder Verbund-Substrat, hergestellt durch direktes Verbinden eines hochohmigen Halbleiter substrats, das einen auf mindestens seiner einen Fläche ausgebildeten Isolierfilm aufweist, mit einem niederohmi gen Halbleitersubstrat, wobei der Isolierfilm an einer Zwischen- oder Grenzfläche der Substrate geformt ist,
eine erste Halbleiterzone, die einen Teil des hochohmi gen Halbleitersubstrats bildet und durch eine Trennzone von anderen Zonen getrennt ist,
eine einen ersten Leitfähigkeitstyp aufweisende zweite Halbleiterzone, deren Fremdatomkonzentration höher ist als diejenige der ersten Halbleiterzone und die selektiv in einem Oberflächenabschnitt der ersten Halbleiterzone ausgebildet ist,
eine dritte Halbleiterzone, die eine niedrigere Fremd atomkonzentration als die zweite Halbleiterzone aufweist und die im Oberflächenabschnitt der ersten Halbleiterzone so ausgebildet ist, daß sie sich an der oder nahe der zweiten Halbleiterzone befindet, und
eine einen zweiten Leitfähigkeitstyp aufweisende vierte Halbleiterzone, deren Fremdatomkonzentration höher ist als diejenige der ersten Halbleiterzone und die im Oberflächen bereich der ersten Halbleiterzone so ausgebildet ist, daß sie sich außerhalb der dritten Halbleiterzone befindet,
gekennzeichnet durch eine einen zweiten Leitfähigkeits typ aufweisende fünfte Halbleiterzone (7 a), die eine höhere Fremdatomkonzentration als die erste Halbleiterzone (4) aufweist und die auf einem Unterseiten- oder Bodenabschnitt der ersten Halbleiterzone (4) ausgebildet ist.
13. Halbleiterbauelement nach Anspruch 12, dadurch ge
kennzeichnet, daß die Dosis der Ionenimplantation in die
fünfte Halbleiterzone (7 a) 5 × 1013 bis 5 × 1014/cm2
beträgt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4356487 | 1987-02-26 | ||
JP18942087 | 1987-07-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3806164A1 true DE3806164A1 (de) | 1988-09-08 |
DE3806164C2 DE3806164C2 (de) | 1991-03-14 |
Family
ID=26383357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3806164A Granted DE3806164A1 (de) | 1987-02-26 | 1988-02-26 | Halbleiterbauelement mit hoher durchbruchspannung |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2896141B2 (de) |
DE (1) | DE3806164A1 (de) |
IT (1) | IT1216464B (de) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0361319A2 (de) * | 1988-09-27 | 1990-04-04 | Asea Brown Boveri Aktiengesellschaft | Leistungshalbleiterbauelement |
EP0497577A2 (de) * | 1991-01-31 | 1992-08-05 | Kabushiki Kaisha Toshiba | Halbleiterbauelement für hohe Durchbruchsspannungen |
EP0503131A1 (de) * | 1991-03-12 | 1992-09-16 | Power Integrations, Inc. | MOS-gesteuerter Bipolartransistor |
EP0514060A2 (de) * | 1991-05-06 | 1992-11-19 | SILICONIX Incorporated | DMOS-Transistorstruktur und Verfahren |
DE4317570A1 (de) * | 1992-05-28 | 1993-12-16 | Fujitsu Ltd | Halbleiteranordnung und Verfahren zur Herstellung derselben |
EP0596264A1 (de) * | 1992-10-07 | 1994-05-11 | Daimler-Benz Aktiengesellschaft | Halbleiterbauelement mit hoher Durchbruchsspannung |
US5343067A (en) * | 1987-02-26 | 1994-08-30 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
US5374843A (en) * | 1991-05-06 | 1994-12-20 | Silinconix, Inc. | Lightly-doped drain MOSFET with improved breakdown characteristics |
WO1995010122A1 (de) * | 1993-10-01 | 1995-04-13 | Daimler-Benz Aktiengesellschaft | Halbleiterbauelement mit hoher durchbruchsspannung |
US6531738B1 (en) | 1999-08-31 | 2003-03-11 | Matsushita Electricindustrial Co., Ltd. | High voltage SOI semiconductor device |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5373183A (en) * | 1993-04-28 | 1994-12-13 | Harris Corporation | Integrated circuit with improved reverse bias breakdown |
JP2755185B2 (ja) * | 1994-11-07 | 1998-05-20 | 日本電気株式会社 | Soi基板 |
JP3435930B2 (ja) * | 1995-09-28 | 2003-08-11 | 株式会社デンソー | 半導体装置及びその製造方法 |
SE9901575L (sv) * | 1999-05-03 | 2000-11-04 | Eklund Klas Haakan | Halvledarelement |
JP2004207418A (ja) * | 2002-12-25 | 2004-07-22 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
JP5069851B2 (ja) * | 2005-09-26 | 2012-11-07 | 株式会社日立製作所 | 半導体装置 |
JP4767264B2 (ja) * | 2008-01-15 | 2011-09-07 | 三菱電機株式会社 | 高耐圧半導体装置 |
JP2012191235A (ja) * | 2012-06-07 | 2012-10-04 | Rohm Co Ltd | 半導体装置 |
US9040384B2 (en) * | 2012-10-19 | 2015-05-26 | Freescale Semiconductor, Inc. | High voltage diode |
JP7404600B2 (ja) * | 2019-11-01 | 2023-12-26 | 株式会社東海理化電機製作所 | 半導体集積回路 |
JP7461188B2 (ja) * | 2020-03-23 | 2024-04-03 | 株式会社東海理化電機製作所 | 半導体集積回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0104454A2 (de) * | 1982-08-27 | 1984-04-04 | Hitachi, Ltd. | Halbleiteranordnung mit einer Feldplatte |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0109888A3 (de) * | 1982-11-12 | 1987-05-20 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Vergrabene Zenerdiode |
JPS59217338A (ja) * | 1983-05-26 | 1984-12-07 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-11-20 JP JP62293456A patent/JP2896141B2/ja not_active Expired - Lifetime
-
1988
- 1988-02-26 DE DE3806164A patent/DE3806164A1/de active Granted
- 1988-02-26 IT IT8819563A patent/IT1216464B/it active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0104454A2 (de) * | 1982-08-27 | 1984-04-04 | Hitachi, Ltd. | Halbleiteranordnung mit einer Feldplatte |
Non-Patent Citations (1)
Title |
---|
US-Z.: Electronics, Bd. 42, 31.3.1989, S. 90-95 * |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5343067A (en) * | 1987-02-26 | 1994-08-30 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
EP0361319A3 (de) * | 1988-09-27 | 1990-06-06 | Asea Brown Boveri Aktiengesellschaft | Leistungshalbleiterbauelement |
EP0361319A2 (de) * | 1988-09-27 | 1990-04-04 | Asea Brown Boveri Aktiengesellschaft | Leistungshalbleiterbauelement |
EP0497577A2 (de) * | 1991-01-31 | 1992-08-05 | Kabushiki Kaisha Toshiba | Halbleiterbauelement für hohe Durchbruchsspannungen |
EP0497577A3 (de) * | 1991-01-31 | 1992-08-19 | Kabushiki Kaisha Toshiba | Halbleiterbauelement für hohe Durchbruchsspannungen |
EP1202352A3 (de) * | 1991-01-31 | 2003-08-06 | Kabushiki Kaisha Toshiba | Halbleiterbauelement mit hoher Durchbruchspannung |
EP1202352A2 (de) * | 1991-01-31 | 2002-05-02 | Kabushiki Kaisha Toshiba | Halbleiterbauelement mit hoher Durchbruchspannung |
EP0503131A1 (de) * | 1991-03-12 | 1992-09-16 | Power Integrations, Inc. | MOS-gesteuerter Bipolartransistor |
US5374843A (en) * | 1991-05-06 | 1994-12-20 | Silinconix, Inc. | Lightly-doped drain MOSFET with improved breakdown characteristics |
EP0514060B1 (de) * | 1991-05-06 | 1998-02-18 | SILICONIX Incorporated | DMOS-Transistorstruktur und Verfahren |
EP0514060A2 (de) * | 1991-05-06 | 1992-11-19 | SILICONIX Incorporated | DMOS-Transistorstruktur und Verfahren |
US5705425A (en) * | 1992-05-28 | 1998-01-06 | Fujitsu Limited | Process for manufacturing semiconductor devices separated by an air-bridge |
DE4317570A1 (de) * | 1992-05-28 | 1993-12-16 | Fujitsu Ltd | Halbleiteranordnung und Verfahren zur Herstellung derselben |
EP0596264A1 (de) * | 1992-10-07 | 1994-05-11 | Daimler-Benz Aktiengesellschaft | Halbleiterbauelement mit hoher Durchbruchsspannung |
WO1995010122A1 (de) * | 1993-10-01 | 1995-04-13 | Daimler-Benz Aktiengesellschaft | Halbleiterbauelement mit hoher durchbruchsspannung |
US5767548A (en) * | 1993-10-01 | 1998-06-16 | Daimler-Benz Aktiengesellschaft | Semiconductor component with embedded fixed charges to provide increased high breakdown voltage |
US6531738B1 (en) | 1999-08-31 | 2003-03-11 | Matsushita Electricindustrial Co., Ltd. | High voltage SOI semiconductor device |
USRE41368E1 (en) * | 1999-08-31 | 2010-06-08 | Panasonic Corporation | High voltage SOI semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2896141B2 (ja) | 1999-05-31 |
DE3806164C2 (de) | 1991-03-14 |
IT8819563A0 (it) | 1988-02-26 |
IT1216464B (it) | 1990-03-08 |
JPH01103851A (ja) | 1989-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3806164C2 (de) | ||
DE3586268T2 (de) | Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen. | |
DE3720156C2 (de) | ||
DE68926384T2 (de) | Lateraler Leitfähigkeitsmodulations-MOSFET | |
DE69129617T2 (de) | Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen | |
DE69414311T2 (de) | Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate | |
DE19701189B4 (de) | Halbleiterbauteil | |
DE2706623C2 (de) | ||
DE69305909T2 (de) | Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet | |
DE3942640C2 (de) | MOS-Halbleitervorrichtung | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE19811297A1 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE19914697A1 (de) | Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC | |
DE2439875A1 (de) | Halbleiterbauelement mit negativer widerstandscharakteristik | |
DE2536277A1 (de) | Halbleiteranordnung | |
DE2832154C2 (de) | ||
DE10225234B4 (de) | Metalloxidhalbleitertransistor und Herstellungsverfahren für Selbigen | |
DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE4304273C2 (de) | Schalt-Bauelement | |
DE2030917B2 (de) | Halbleiteranordnung | |
EP0017980B1 (de) | Thyristor mit Steuerung durch Feldeffekttransistor | |
DE2723272A1 (de) | Halbleiter-thyristor-bauelement | |
DE2046053B2 (de) | Integrierte Schaltung | |
DE2136509A1 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |