JP2755185B2 - Ｓｏｉ基板 - Google Patents
Ｓｏｉ基板Info
- Publication number
- JP2755185B2 JP2755185B2 JP6272088A JP27208894A JP2755185B2 JP 2755185 B2 JP2755185 B2 JP 2755185B2 JP 6272088 A JP6272088 A JP 6272088A JP 27208894 A JP27208894 A JP 27208894A JP 2755185 B2 JP2755185 B2 JP 2755185B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- concentration
- heavy metal
- substrate
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 91
- 229910052710 silicon Inorganic materials 0.000 claims description 81
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 80
- 239000010703 silicon Substances 0.000 claims description 80
- 239000012535 impurity Substances 0.000 claims description 48
- 239000004065 semiconductor Substances 0.000 claims description 44
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 25
- 229910052796 boron Inorganic materials 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 11
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 4
- 239000007787 solid Substances 0.000 claims description 4
- 230000008014 freezing Effects 0.000 claims description 3
- 238000007710 freezing Methods 0.000 claims description 3
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims 1
- 229910052744 lithium Inorganic materials 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 229910001385 heavy metal Inorganic materials 0.000 description 87
- 238000005247 gettering Methods 0.000 description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 35
- 229910052814 silicon oxide Inorganic materials 0.000 description 35
- 238000010438 heat treatment Methods 0.000 description 24
- 125000004429 atom Chemical group 0.000 description 22
- 230000007547 defect Effects 0.000 description 19
- 230000000694 effects Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 239000006104 solid solution Substances 0.000 description 5
- 239000000356 contaminant Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000002244 precipitate Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
- Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
- Y10T428/264—Up to 3 mils
- Y10T428/265—1 mil or less
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板に関し、特
に半導体デバイスの製造過程で発生する汚染重金属をゲ
ッタリングする機能を有するＳＯＩ（ｓｉｌｉｃｏｎ
ｏｎ ｉｎｓｕｌａｔｏｒ）基板に関する。
に半導体デバイスの製造過程で発生する汚染重金属をゲ
ッタリングする機能を有するＳＯＩ（ｓｉｌｉｃｏｎ
ｏｎ ｉｎｓｕｌａｔｏｒ）基板に関する。
【０００２】
【従来の技術】ＳＯＩ基板は、今後の半導体デバイス寸
法の縮小化に伴って問題となるＣＭＯＳデバイスのラッ
チアップ，短チャネル効果の抑制等に有効であり、ま
た、低電圧動作における高速動作が期待されるため、次
世代のＣＭＯＳデバイス用基板材料として注目されてい
る。
法の縮小化に伴って問題となるＣＭＯＳデバイスのラッ
チアップ，短チャネル効果の抑制等に有効であり、ま
た、低電圧動作における高速動作が期待されるため、次
世代のＣＭＯＳデバイス用基板材料として注目されてい
る。
【０００３】一方、シリコンデバイスの微細化と高集積
化が進むに従って、デバイス製造プロセス中に混入する
Ｆｅ，Ｃｕ，Ｃｒ，Ｎｉなどの重金属汚染の影響による
デバイス歩留りの低下，特性劣化，信頼性劣化などの問
題が深刻である。そのため、重金属汚染物質をデバイス
形成領域から取り除く重金属ゲッタリング技術の重要性
が高まっている。
化が進むに従って、デバイス製造プロセス中に混入する
Ｆｅ，Ｃｕ，Ｃｒ，Ｎｉなどの重金属汚染の影響による
デバイス歩留りの低下，特性劣化，信頼性劣化などの問
題が深刻である。そのため、重金属汚染物質をデバイス
形成領域から取り除く重金属ゲッタリング技術の重要性
が高まっている。
【０００４】通常のシリコン半導体基板においては、重
金属ゲッタリング技術としてシリコン半導体基板中に含
まれる酸素の析出により発生した結晶欠陥あるいは析出
物を重金属の捕獲源とするイントリンシック・ゲッタリ
ング法（ＩＧ法），人工的に与えた機械的損傷から発生
した結晶欠陥を捕獲源とするバックサイド・ダメージ法
（ＢＤ法），多結晶シリコン層を捕獲源とするポリシリ
コン・ゲッター法（ＰＧ法），高濃度リン拡散層を捕獲
源とするリン・ゲッター法（ＰＤＧ法）等が使われてい
る。上述のシリコン半導体基板におけるゲッタリング技
術では、重金属捕獲源はシリコン半導体基板の内部また
は裏面に形成される。そして重金属汚染物質は、デバイ
ス製造プロセスの熱処理の工程でこの金属捕獲源にゲッ
タリングされる。
金属ゲッタリング技術としてシリコン半導体基板中に含
まれる酸素の析出により発生した結晶欠陥あるいは析出
物を重金属の捕獲源とするイントリンシック・ゲッタリ
ング法（ＩＧ法），人工的に与えた機械的損傷から発生
した結晶欠陥を捕獲源とするバックサイド・ダメージ法
（ＢＤ法），多結晶シリコン層を捕獲源とするポリシリ
コン・ゲッター法（ＰＧ法），高濃度リン拡散層を捕獲
源とするリン・ゲッター法（ＰＤＧ法）等が使われてい
る。上述のシリコン半導体基板におけるゲッタリング技
術では、重金属捕獲源はシリコン半導体基板の内部また
は裏面に形成される。そして重金属汚染物質は、デバイ
ス製造プロセスの熱処理の工程でこの金属捕獲源にゲッ
タリングされる。
【０００５】これに対し通常のＳＯＩ基板では、デバイ
ス形成領域であるＳｉ活性層は、重金属捕獲源の形成さ
れる半導体支持基体とは絶縁膜により隔離されている。
このために、Ｓｉ活性層から重金属捕獲源のある半導体
支持基体の内部あるいは裏面への重金属の拡散がこの絶
縁膜により妨げられ易い。
ス形成領域であるＳｉ活性層は、重金属捕獲源の形成さ
れる半導体支持基体とは絶縁膜により隔離されている。
このために、Ｓｉ活性層から重金属捕獲源のある半導体
支持基体の内部あるいは裏面への重金属の拡散がこの絶
縁膜により妨げられ易い。
【０００６】そこで、上述の重金属の拡散が妨げられな
いようなＳＯＩ基板構造を工夫することが必要となって
いる。以下、これまでにこのような工夫のされたＳＯＩ
基板の構造について代表的なものについて説明する。
いようなＳＯＩ基板構造を工夫することが必要となって
いる。以下、これまでにこのような工夫のされたＳＯＩ
基板の構造について代表的なものについて説明する。
【０００７】図８は特開平４−１９９６３２号公報に示
されているＳＯＩ基板の断面図である。以下、この公報
に示された従来の技術を第１の従来例という。
されているＳＯＩ基板の断面図である。以下、この公報
に示された従来の技術を第１の従来例という。
【０００８】図８に示すように、シリコン支持基体１１
の表面に膜厚が１μｍ程度の第１シリコン酸化膜１２が
形成される。そして、この第１シリコン酸化膜１２上
に、ゲッタリングシンク膜１３が形成される。ここで、
このゲッタリングシンク膜１３は膜厚が５００ｎｍ程度
の多結晶シリコン膜で構成されている。このゲッタリン
グシンク膜１３が、このＳＯＩ基板での重金属捕獲源と
なる。
の表面に膜厚が１μｍ程度の第１シリコン酸化膜１２が
形成される。そして、この第１シリコン酸化膜１２上
に、ゲッタリングシンク膜１３が形成される。ここで、
このゲッタリングシンク膜１３は膜厚が５００ｎｍ程度
の多結晶シリコン膜で構成されている。このゲッタリン
グシンク膜１３が、このＳＯＩ基板での重金属捕獲源と
なる。
【０００９】このようなゲッタリングシンク膜１３表面
に第２シリコン酸化膜１４が形成される。この第２シリ
コン酸化膜１４の膜厚は２０ｎｍ程度に設定される。こ
こで、この第２シリコン酸化膜１４の膜厚は、重金属が
拡散で通り易いように薄膜化される。そして、この第２
シリコン酸化膜１４上にＳｉ活性層１５が形成される。
ここでこのＳｉ活性層１５の膜厚は、搭載する半導体デ
バイスによって所望の膜厚に設定される。
に第２シリコン酸化膜１４が形成される。この第２シリ
コン酸化膜１４の膜厚は２０ｎｍ程度に設定される。こ
こで、この第２シリコン酸化膜１４の膜厚は、重金属が
拡散で通り易いように薄膜化される。そして、この第２
シリコン酸化膜１４上にＳｉ活性層１５が形成される。
ここでこのＳｉ活性層１５の膜厚は、搭載する半導体デ
バイスによって所望の膜厚に設定される。
【００１０】次に、別の従来技術について図９に基づい
て説明する。図９は特開平２−２３７１２１号公報に示
されているＳＯＩ基板の断面図である。以下、この公報
に示さた従来の技術を第２の従来例という。
て説明する。図９は特開平２−２３７１２１号公報に示
されているＳＯＩ基板の断面図である。以下、この公報
に示さた従来の技術を第２の従来例という。
【００１１】図９に示すように、、シリコン支持基体２
１には多数のＩＧ欠陥領域２２が形成されている。ここ
で、このＩＧ欠陥領域２２は予め先述したＩＧ法におけ
ると同様にしてシリコン支持基体２１に形成される。す
なわち、酸素原子の濃度が１．５×１０18原子／ｃｍ3
程度のシリコン支持基体２１に、希釈酸素あるいは窒素
雰囲気中７００℃程度の温度で１０〜２０時間の長時間
熱処理を施す。この熱処理により前述のシリコン支持基
体２１中の酸素原子は析出し、シリコン支持基体の内部
にＩＧ欠陥領域２２が多数形成される。
１には多数のＩＧ欠陥領域２２が形成されている。ここ
で、このＩＧ欠陥領域２２は予め先述したＩＧ法におけ
ると同様にしてシリコン支持基体２１に形成される。す
なわち、酸素原子の濃度が１．５×１０18原子／ｃｍ3
程度のシリコン支持基体２１に、希釈酸素あるいは窒素
雰囲気中７００℃程度の温度で１０〜２０時間の長時間
熱処理を施す。この熱処理により前述のシリコン支持基
体２１中の酸素原子は析出し、シリコン支持基体の内部
にＩＧ欠陥領域２２が多数形成される。
【００１２】更に、このシリコン支持基体２１の表面に
島状シリコン酸化膜２３が形成される。このようにした
シリコン支持基体２１にＳｉ活性層２４が形成される。
島状シリコン酸化膜２３が形成される。このようにした
シリコン支持基体２１にＳｉ活性層２４が形成される。
【００１３】この第２の従来例では、Ｓｉ活性層２４を
汚染した重金属は、前述した複数の島状シリコン酸化膜
２３間で、Ｓｉ活性層２４とシリコン支持基体２１の直
接つながっているところを通って熱拡散し、前述したＩ
Ｇ欠陥領域２２に捕獲されるようになる。
汚染した重金属は、前述した複数の島状シリコン酸化膜
２３間で、Ｓｉ活性層２４とシリコン支持基体２１の直
接つながっているところを通って熱拡散し、前述したＩ
Ｇ欠陥領域２２に捕獲されるようになる。
【００１４】
【発明が解決しようとする課題】上述したような従来の
ＳＯＩ基板の構造では、重金属捕獲源として多結晶Ｓ
ｉ、無定形Ｓｉ、Ｓｉ窒化膜、酸素析出物あるいは転
位、積層欠陥などの結晶欠陥が用いられる。そして、デ
バイス製造プロセスの熱処理の工程で重金属は前述の重
金属捕獲源にゲッタリングされる。ここで、これらの重
金属捕獲源での重金属ゲッタリングは重金属の過飽和に
おけるこれらの捕獲源への析出を利用するため、重金属
が過飽和となる低温（例えば７５０℃以下）熱処理の工
程において起こり、過飽和になりにくい高温（８００℃
以上）熱処理の工程では重金属ゲッタリング能力は弱ま
る。
ＳＯＩ基板の構造では、重金属捕獲源として多結晶Ｓ
ｉ、無定形Ｓｉ、Ｓｉ窒化膜、酸素析出物あるいは転
位、積層欠陥などの結晶欠陥が用いられる。そして、デ
バイス製造プロセスの熱処理の工程で重金属は前述の重
金属捕獲源にゲッタリングされる。ここで、これらの重
金属捕獲源での重金属ゲッタリングは重金属の過飽和に
おけるこれらの捕獲源への析出を利用するため、重金属
が過飽和となる低温（例えば７５０℃以下）熱処理の工
程において起こり、過飽和になりにくい高温（８００℃
以上）熱処理の工程では重金属ゲッタリング能力は弱ま
る。
【００１５】通常のＳＯＩ基板では、重金属ゲッタリン
グが効果的に起こる低温で、先述したようなＳｉ活性層
から重金属捕獲源のある半導体支持基体の内部あるいは
裏面への重金属の熱拡散が、Ｓｉ活性層と半導体支持基
体の間に介在する絶縁膜により阻止されるようになる。
このためにこの場合には、重金属のゲッタリングはほと
んど生じなくなる。
グが効果的に起こる低温で、先述したようなＳｉ活性層
から重金属捕獲源のある半導体支持基体の内部あるいは
裏面への重金属の熱拡散が、Ｓｉ活性層と半導体支持基
体の間に介在する絶縁膜により阻止されるようになる。
このためにこの場合には、重金属のゲッタリングはほと
んど生じなくなる。
【００１６】また、第１の従来例あるいは第２の従来例
で説明したようなＳＯＩ基板の構造では、先述したよう
に高温熱処理の工程で重金属ゲッタリング能力が低下す
る。更に、半導体デバイスの製造プロセスの温度が、重
金属ゲッタリングの効果的に起こる熱処理温度より高く
なると、一度析出した重金属の一部は再度前述の重金属
捕獲源から溶出するようになり、半導体デバイスに悪影
響をおよぼすようになる。
で説明したようなＳＯＩ基板の構造では、先述したよう
に高温熱処理の工程で重金属ゲッタリング能力が低下す
る。更に、半導体デバイスの製造プロセスの温度が、重
金属ゲッタリングの効果的に起こる熱処理温度より高く
なると、一度析出した重金属の一部は再度前述の重金属
捕獲源から溶出するようになり、半導体デバイスに悪影
響をおよぼすようになる。
【００１７】さらに、第１の従来例の場合に重金属ゲッ
タリングを確保するためには、図８で説明したようにＳ
ｉ活性層１５とゲッタリングシンク膜１３の間に形成さ
れる第２シリコン酸化膜１４の膜厚を薄膜化する必要が
生じる。このためこの第２シリコン酸化膜１４の絶縁性
は一般に低下し、前述のＳｉ活性層に形成される半導体
デバイスの信頼性の確保が難しくなる。
タリングを確保するためには、図８で説明したようにＳ
ｉ活性層１５とゲッタリングシンク膜１３の間に形成さ
れる第２シリコン酸化膜１４の膜厚を薄膜化する必要が
生じる。このためこの第２シリコン酸化膜１４の絶縁性
は一般に低下し、前述のＳｉ活性層に形成される半導体
デバイスの信頼性の確保が難しくなる。
【００１８】本発明は、上述のような問題点を解決し、
高温熱処理を含む半導体デバイスの製造プロセスにおい
て十分な重金属ゲッタリング能力を有するＳＯＩ基板を
提供することを目的とする。
高温熱処理を含む半導体デバイスの製造プロセスにおい
て十分な重金属ゲッタリング能力を有するＳＯＩ基板を
提供することを目的とする。
【００１９】
【課題を解決するための手段】このために本発明のＳＯ
Ｉ基板では、シリコン支持基体上に絶縁膜が形成され、
前記絶縁膜上にシリコン活性層が積層されてなる半導体
基板において、前記シリコン支持基体に、不純物濃度が
１×１０17原子／ｃｍ3 以上であり且つシリコン凝固点
での前記不純物の固溶限以下であるホウ素、リンあるい
はヒ素等の不純物が含まれる。
Ｉ基板では、シリコン支持基体上に絶縁膜が形成され、
前記絶縁膜上にシリコン活性層が積層されてなる半導体
基板において、前記シリコン支持基体に、不純物濃度が
１×１０17原子／ｃｍ3 以上であり且つシリコン凝固点
での前記不純物の固溶限以下であるホウ素、リンあるい
はヒ素等の不純物が含まれる。
【００２０】そして、本発明のＳＯＩ基板では、前記シ
リコン支持基体と前記絶縁膜との間に、さらに、シリコ
ン結晶層が形成されている。ここで、前記シリコン結晶
層に添加される不純物の濃度が前記シリコン支持基体に
添加される不純物の濃度より低くなるように形成され
る。
リコン支持基体と前記絶縁膜との間に、さらに、シリコ
ン結晶層が形成されている。ここで、前記シリコン結晶
層に添加される不純物の濃度が前記シリコン支持基体に
添加される不純物の濃度より低くなるように形成され
る。
【００２１】ここで、前記シリコン活性層に含まれる前
記不純物の濃度が１×１０ 15 原子／ｃｍ 3 以上であり、
前記シリコン支持基体に含まれる前記不純物の濃度が前
記シリコン活性層の前記不純物の濃度の１０ 2 倍以上で
あるように設定される。
記不純物の濃度が１×１０ 15 原子／ｃｍ 3 以上であり、
前記シリコン支持基体に含まれる前記不純物の濃度が前
記シリコン活性層の前記不純物の濃度の１０ 2 倍以上で
あるように設定される。
【００２２】あるいは、前記絶縁膜の厚さをｄとし、重
金属の前記絶縁膜中の拡散係数をＤとし、ＳＯＩ基板の
等温熱処理時間をｔとして、前記絶縁膜の膜厚ｄがｄ≦
（Ｄｔ） 1/2 ／１０の関係を満足するように設定され
る。
金属の前記絶縁膜中の拡散係数をＤとし、ＳＯＩ基板の
等温熱処理時間をｔとして、前記絶縁膜の膜厚ｄがｄ≦
（Ｄｔ） 1/2 ／１０の関係を満足するように設定され
る。
【００２３】あるいは、前記絶縁膜が前記シリコン活性
層あるいは前記半導体支持基体に埋め込まれて島状に形
成される。
層あるいは前記半導体支持基体に埋め込まれて島状に形
成される。
【００２４】
【作用】重金属捕獲源としては多結晶Ｓｉ、酸素析出物
あるいは転位等の結晶欠陥がよく知られているが、この
ような重金属捕獲源を用いるゲッタリング法は、熱処理
温度での固溶度以上に存在する重金属がこれらの重金属
捕獲源に析出することを利用する。このために、半導体
デバイスの製造プロセスの温度が前述の熱処理温度より
高くなると、一度析出した重金属の一部は再度前述の重
金属捕獲源から溶出し半導体デバイスに悪影響をおよぼ
すようになる。
あるいは転位等の結晶欠陥がよく知られているが、この
ような重金属捕獲源を用いるゲッタリング法は、熱処理
温度での固溶度以上に存在する重金属がこれらの重金属
捕獲源に析出することを利用する。このために、半導体
デバイスの製造プロセスの温度が前述の熱処理温度より
高くなると、一度析出した重金属の一部は再度前述の重
金属捕獲源から溶出し半導体デバイスに悪影響をおよぼ
すようになる。
【００２５】これに対し、本発明のように重金属捕獲源
としてｐ型（ホウ素）不純物やｎ型（リン，ヒ素）不純
物を用いる場合、このような不純物が重金属原子の半導
体支持基体への固溶を高める性質を利用しているため、
前述のゲッタリング法のように重金属が熱処理温度での
過飽和になる必要はなく、高温熱処理を経てもこの半導
体支持基体に捕獲された重金属が再度Ｓｉ活性層へ溶出
することはない。ここで、このような重金属ゲッタリン
グ能力は、前述の不純物の含有量が増加するとともに又
熱処理温度が高くなるとともに増大する。
としてｐ型（ホウ素）不純物やｎ型（リン，ヒ素）不純
物を用いる場合、このような不純物が重金属原子の半導
体支持基体への固溶を高める性質を利用しているため、
前述のゲッタリング法のように重金属が熱処理温度での
過飽和になる必要はなく、高温熱処理を経てもこの半導
体支持基体に捕獲された重金属が再度Ｓｉ活性層へ溶出
することはない。ここで、このような重金属ゲッタリン
グ能力は、前述の不純物の含有量が増加するとともに又
熱処理温度が高くなるとともに増大する。
【００２６】さらに、本発明のＳＯＩ基板では、熱処理
を高温でするとＳｉ活性層にある重金属の熱拡散は活発
になり、そしてこれらの重金属は、Ｓｉ活性層と半導体
支持基体の間に介在する絶縁膜を越え易くなり、最終的
に半導体支持基体内に固溶し捕獲されるようになる。
を高温でするとＳｉ活性層にある重金属の熱拡散は活発
になり、そしてこれらの重金属は、Ｓｉ活性層と半導体
支持基体の間に介在する絶縁膜を越え易くなり、最終的
に半導体支持基体内に固溶し捕獲されるようになる。
【００２７】
【実施例】本発明について図面を参照して説明する。図
１は本発明の第１の実施例を説明するための工程順の縦
断面図である。この第１の実施例では、本発明のＳＯＩ
基板の構造について、その製造工程に沿って説明する。
１は本発明の第１の実施例を説明するための工程順の縦
断面図である。この第１の実施例では、本発明のＳＯＩ
基板の構造について、その製造工程に沿って説明する。
【００２８】図１（ａ）に示すように、まず導電型がｐ
型で不純物濃度が１×１０16原子／ｃｍ3 のシリコン基
板１を熱酸化して厚さ０．５μｍ程度のシリコン酸化膜
２を形成する。
型で不純物濃度が１×１０16原子／ｃｍ3 のシリコン基
板１を熱酸化して厚さ０．５μｍ程度のシリコン酸化膜
２を形成する。
【００２９】続いて、図１（ｂ）に示すように不純物と
して１×１０18個／ｃｍ3 のホウ素が添加された高濃度
シリコン支持基体３とシリコン酸化膜２とを貼り合わ
せ、１１００℃，窒素雰囲気中で２時間加熱し接着させ
る。このようにした後、図１（ｃ）に示すようにシリコ
ン基板１を研磨して厚さ２μｍ程度のＳｉ活性層１ａを
形成する。
して１×１０18個／ｃｍ3 のホウ素が添加された高濃度
シリコン支持基体３とシリコン酸化膜２とを貼り合わ
せ、１１００℃，窒素雰囲気中で２時間加熱し接着させ
る。このようにした後、図１（ｃ）に示すようにシリコ
ン基板１を研磨して厚さ２μｍ程度のＳｉ活性層１ａを
形成する。
【００３０】このようにして本実施例のＳＯＩ基板は、
不純物として１×１０18原子／ｃｍ3 以上ホウ素が添加
された高濃度シリコン支持基体３上に絶縁膜であるシリ
コン酸化膜２とＳｉ活性層１ａとが順に積層された構造
になる。
不純物として１×１０18原子／ｃｍ3 以上ホウ素が添加
された高濃度シリコン支持基体３上に絶縁膜であるシリ
コン酸化膜２とＳｉ活性層１ａとが順に積層された構造
になる。
【００３１】以上では、Ｓｉ活性層１ａの導電型がｐ型
の場合について説明したが、その導電型がｎ型でも同様
に形成されることに触れておく。この場合には不純物の
濃度は１×１０14原子／ｃｍ3 以上に設定される。
の場合について説明したが、その導電型がｎ型でも同様
に形成されることに触れておく。この場合には不純物の
濃度は１×１０14原子／ｃｍ3 以上に設定される。
【００３２】次に、本発明のＳＯＩ基板の重金属ゲッタ
リング能力について、高濃度シリコン支持基体３のホウ
素の不純物濃度を変えた場合を図２で説明する。
リング能力について、高濃度シリコン支持基体３のホウ
素の不純物濃度を変えた場合を図２で説明する。
【００３３】ここで、ＳＯＩ基板のＳｉ活性層のホウ素
不純物濃度は１×１０15原子／ｃｍ3 に固定され、高濃
度シリコン支持基体中のホウ素の不純物濃度は１×１０
15原子／ｃｍ3 から５×１０19原子／ｃｍ3 まで変化さ
せている。そして重金属ゲッタリング能力評価の検討に
は、デバイス製造プロセス中の汚染源として代表的な重
金属であるＣｕで意図的にＳｉ活性層を汚染させて行っ
ている。すなわち、ＳＯＩ基板のＳｉ活性層の表面にＣ
ｕを予め１×１０13個／ｃｍ2 付着させた後、９００
℃，窒素雰囲気中で２時間熱処理し、Ｓｉ活性層の表面
にできた欠陥（Ｃｕの影響により発生したもの）の表面
欠陥密度から重金属ゲッタリング能力を比較している。
不純物濃度は１×１０15原子／ｃｍ3 に固定され、高濃
度シリコン支持基体中のホウ素の不純物濃度は１×１０
15原子／ｃｍ3 から５×１０19原子／ｃｍ3 まで変化さ
せている。そして重金属ゲッタリング能力評価の検討に
は、デバイス製造プロセス中の汚染源として代表的な重
金属であるＣｕで意図的にＳｉ活性層を汚染させて行っ
ている。すなわち、ＳＯＩ基板のＳｉ活性層の表面にＣ
ｕを予め１×１０13個／ｃｍ2 付着させた後、９００
℃，窒素雰囲気中で２時間熱処理し、Ｓｉ活性層の表面
にできた欠陥（Ｃｕの影響により発生したもの）の表面
欠陥密度から重金属ゲッタリング能力を比較している。
【００３４】図２に示されるように、高濃度シリコン支
持基体３のホウ素濃度が１０17原子／ｃｍ3 になると、
Ｃｕによる表面欠陥密度はホウ素濃度が１０15原子／ｃ
ｍ3の場合の約１／１０に低減する。更にホウ素濃度が
増加するとそのゲッタリング能力は向上し、ホウ素濃度
が１×１０19原子／ｃｍ3 になるとＣｕはほとんど全て
ゲッタリングされる。
持基体３のホウ素濃度が１０17原子／ｃｍ3 になると、
Ｃｕによる表面欠陥密度はホウ素濃度が１０15原子／ｃ
ｍ3の場合の約１／１０に低減する。更にホウ素濃度が
増加するとそのゲッタリング能力は向上し、ホウ素濃度
が１×１０19原子／ｃｍ3 になるとＣｕはほとんど全て
ゲッタリングされる。
【００３５】このように、ホウ素濃度が高くなると重金
属ゲッタリング能力が向上するのは、シリコン支持基体
中に固溶する重金属の量がホウ素濃度の増大とともに増
加するためである。このような現象は不純物がホウ素に
限らず先述したリン、ヒ素あるいはこれらの不純物の混
合またはアンチモンの場合にも同様に生じる。
属ゲッタリング能力が向上するのは、シリコン支持基体
中に固溶する重金属の量がホウ素濃度の増大とともに増
加するためである。このような現象は不純物がホウ素に
限らず先述したリン、ヒ素あるいはこれらの不純物の混
合またはアンチモンの場合にも同様に生じる。
【００３６】このように不純物の濃度の高いほど重金属
のシリコン支持基板中への固溶度は増大するため、図２
に示すよりも更にホウ素濃度が高くなると重金属ゲッタ
リング能力はさらに強まると考えられる。そして、これ
らの不純物はシリコン支持基体に対する固溶限界まで有
効に使用できる。ここで、不純物の固溶限界とは、シリ
コン結晶のインゴットを引き上げる時（通常、ルツボの
温度は１４２０℃程度に設定される）溶融したシリコン
の凝固点で固溶できる不純物濃度の限界のことである。
この固溶限界は例えばホウ素の場合には約６×１０20原
子／ｃｍ3 であり、リン、ヒ素の場合ではそれぞれ約２
×１０20原子／ｃｍ3 、４×１０20原子／ｃｍ3 であ
る。
のシリコン支持基板中への固溶度は増大するため、図２
に示すよりも更にホウ素濃度が高くなると重金属ゲッタ
リング能力はさらに強まると考えられる。そして、これ
らの不純物はシリコン支持基体に対する固溶限界まで有
効に使用できる。ここで、不純物の固溶限界とは、シリ
コン結晶のインゴットを引き上げる時（通常、ルツボの
温度は１４２０℃程度に設定される）溶融したシリコン
の凝固点で固溶できる不純物濃度の限界のことである。
この固溶限界は例えばホウ素の場合には約６×１０20原
子／ｃｍ3 であり、リン、ヒ素の場合ではそれぞれ約２
×１０20原子／ｃｍ3 、４×１０20原子／ｃｍ3 であ
る。
【００３７】ＳＯＩ基板の構造では、汚染した重金属は
Ｓｉ活性層と半導体支持基体とに分配される。この場
合、この重金属は、Ｓｉ活性層中の不純物と半導体支持
基体中の不純物の濃度比に依存した一定の偏析係数でも
ってそれぞれＳｉ活性層と半導体支持基体に溶解し分配
される。そして、Ｓｉ活性層中の不純物濃度より半導体
支持基体中の不純物濃度を高くすることで、重金属ゲッ
タリング能力をより強くすることができる。第１の実施
例でも示されているように、半導体支持基体に含まれる
不純物の濃度は、Ｓｉ活性層のそれの１０2 倍以上であ
れば実用的な重金属捕獲源として働く。
Ｓｉ活性層と半導体支持基体とに分配される。この場
合、この重金属は、Ｓｉ活性層中の不純物と半導体支持
基体中の不純物の濃度比に依存した一定の偏析係数でも
ってそれぞれＳｉ活性層と半導体支持基体に溶解し分配
される。そして、Ｓｉ活性層中の不純物濃度より半導体
支持基体中の不純物濃度を高くすることで、重金属ゲッ
タリング能力をより強くすることができる。第１の実施
例でも示されているように、半導体支持基体に含まれる
不純物の濃度は、Ｓｉ活性層のそれの１０2 倍以上であ
れば実用的な重金属捕獲源として働く。
【００３８】次に、本発明の効果について説明する。図
３は本発明の第１の実施例で説明したＳＯＩ基板の場合
の重金属のゲッタリング効果を従来技術で形成した比較
試料と比べて示す。ここで比較試料は、ホウ素濃度が１
×１０16原子／ｃｍ3 のシリコン支持基体上に膜厚０．
５μｍのシリコン酸化膜が更にその上に同一濃度のＳｉ
活性層が順に積層されたものである。またこの比較試料
の重金属捕獲源は、先述したＩＧ法と同様に酸素の析出
により発生した結晶欠陥あるいはその析出物である。
３は本発明の第１の実施例で説明したＳＯＩ基板の場合
の重金属のゲッタリング効果を従来技術で形成した比較
試料と比べて示す。ここで比較試料は、ホウ素濃度が１
×１０16原子／ｃｍ3 のシリコン支持基体上に膜厚０．
５μｍのシリコン酸化膜が更にその上に同一濃度のＳｉ
活性層が順に積層されたものである。またこの比較試料
の重金属捕獲源は、先述したＩＧ法と同様に酸素の析出
により発生した結晶欠陥あるいはその析出物である。
【００３９】ここで、このゲッタリングの効果は、前述
の図２で説明した重金属ゲッタリング能力比較の場合の
方法と同様に、故意にＣｕ汚染し熱処理した後に調べら
れている。
の図２で説明した重金属ゲッタリング能力比較の場合の
方法と同様に、故意にＣｕ汚染し熱処理した後に調べら
れている。
【００４０】この図３の結果から明らかなように、比較
試料に比べ本実施例では表面欠陥密度は大きく減少して
いる。すなわち比較試料で表面欠陥密度が１０4 ケ／ｃ
ｍ2あったものが、本発明のＳＯＩ基板では１０2 ケ／
ｃｍ2 以下に低減する。この結果は、本実施例のＳＯＩ
基板が従来の技術に比しより高い重金属ゲッタリング能
力を有していることを示す。
試料に比べ本実施例では表面欠陥密度は大きく減少して
いる。すなわち比較試料で表面欠陥密度が１０4 ケ／ｃ
ｍ2あったものが、本発明のＳＯＩ基板では１０2 ケ／
ｃｍ2 以下に低減する。この結果は、本実施例のＳＯＩ
基板が従来の技術に比しより高い重金属ゲッタリング能
力を有していることを示す。
【００４１】また、本実施例のＳＯＩ基板と比較試料を
用いて、これらのＳｉ活性層にＭＯＳダイオードを作製
し、Ｓｉ活性層の少数キャリアライフタイムを測定した
ところ、本実施例では２２００±３００μｓ、比較試料
では、７００±２００μｓであった。従って、本発明に
よるＳＯＩ基板を用いれば、接合リーク電流は少なくな
り、ＤＲＡＭのような半導体デバイスの場合には、その
情報保持特性が優れ、素子特性や歩留りが大幅に向上す
るようになることが期待される。
用いて、これらのＳｉ活性層にＭＯＳダイオードを作製
し、Ｓｉ活性層の少数キャリアライフタイムを測定した
ところ、本実施例では２２００±３００μｓ、比較試料
では、７００±２００μｓであった。従って、本発明に
よるＳＯＩ基板を用いれば、接合リーク電流は少なくな
り、ＤＲＡＭのような半導体デバイスの場合には、その
情報保持特性が優れ、素子特性や歩留りが大幅に向上す
るようになることが期待される。
【００４２】さらに、半導体デバイスの製造プロセス中
のその他の汚染源として代表的な重金属であるＦｅ、Ｎ
ｉおよびＣｒについても同様の重金属のゲッタリング効
果が示されている。
のその他の汚染源として代表的な重金属であるＦｅ、Ｎ
ｉおよびＣｒについても同様の重金属のゲッタリング効
果が示されている。
【００４３】次に第２の実施例について図４に基づいて
説明する。図４は本発明の第２の実施例を説明するため
の工程断面図である。この第２の実施例のＳＯＩ基板の
第１の実施例と異るところは、低濃度ホウ素の添加され
た低濃度シリコン層が先述の高濃度シリコン支持基体と
シリコン酸化膜との間に挿入されている点である。以
下、第２の実施例のＳＯＩ基板の構造を製造工程の順に
説明する。
説明する。図４は本発明の第２の実施例を説明するため
の工程断面図である。この第２の実施例のＳＯＩ基板の
第１の実施例と異るところは、低濃度ホウ素の添加され
た低濃度シリコン層が先述の高濃度シリコン支持基体と
シリコン酸化膜との間に挿入されている点である。以
下、第２の実施例のＳＯＩ基板の構造を製造工程の順に
説明する。
【００４４】図４（ａ）に示すように、まず導電型がｐ
型でホウ素不純物の濃度が１×１０15原子／ｃｍ3 のシ
リコン基板１を熱酸化して厚さ０．５μｍ程度のシリコ
ン酸化膜２を形成する。これとは別に不純物として１×
１０18原子／ｃｍ3 のホウ素が添加された高濃度シリコ
ン支持基体３上に膜厚約２０μｍ，不純物として１×１
０16／ｃｍ3 ホウ素が添加された低濃度シリコン層４を
エピタキシャル成長する。その後、図４（ｂ）に示すよ
うにシリコン酸化膜２の表面と低濃度シリコン層４の表
面とを貼り合わせ、第１の実施例と同様に加熱し接着さ
せる。
型でホウ素不純物の濃度が１×１０15原子／ｃｍ3 のシ
リコン基板１を熱酸化して厚さ０．５μｍ程度のシリコ
ン酸化膜２を形成する。これとは別に不純物として１×
１０18原子／ｃｍ3 のホウ素が添加された高濃度シリコ
ン支持基体３上に膜厚約２０μｍ，不純物として１×１
０16／ｃｍ3 ホウ素が添加された低濃度シリコン層４を
エピタキシャル成長する。その後、図４（ｂ）に示すよ
うにシリコン酸化膜２の表面と低濃度シリコン層４の表
面とを貼り合わせ、第１の実施例と同様に加熱し接着さ
せる。
【００４５】このようにした後、図４（ｃ）に示すよう
にシリコン基板１を研磨することによって厚さ０．１μ
ｍ程度のＳｉ活性層１ａを形成する。このようにして、
高濃度シリコン支持基体３上に低濃度シリコン層４が積
層され、この低濃度シリコン層上にシリコン酸化膜２が
積層され、このシリコン酸化膜２上にＳｉ活性層１ａが
積層されたＳＯＩ基板が形成される。
にシリコン基板１を研磨することによって厚さ０．１μ
ｍ程度のＳｉ活性層１ａを形成する。このようにして、
高濃度シリコン支持基体３上に低濃度シリコン層４が積
層され、この低濃度シリコン層上にシリコン酸化膜２が
積層され、このシリコン酸化膜２上にＳｉ活性層１ａが
積層されたＳＯＩ基板が形成される。
【００４６】以上では、Ｓｉ活性層１ａの導電型がｐ型
の場合について説明したが、その導電型がｎ型でも同様
に形成されることに触れておく。この場合、第１の実施
例で述べたと同様に、不純物の濃度は１×１０14原子／
ｃｍ3 以上に設定される。
の場合について説明したが、その導電型がｎ型でも同様
に形成されることに触れておく。この場合、第１の実施
例で述べたと同様に、不純物の濃度は１×１０14原子／
ｃｍ3 以上に設定される。
【００４７】次に、この第２の実施例のＳＯＩ基板での
重金属のゲッタリング効果について説明する。図５に、
第１の実施例の場合と同様に形成した比較試料との比較
で表面欠陥密度について示す。本実施例のＳＯＩ基板と
比較試料の表面にＣｕを１×１０13個／ｃｍ2 付着させ
た後、１１００℃，窒素雰囲気中で１時間熱処理し、表
面にできた欠陥（Ｃｕの影響により発生したもの）によ
る表面欠陥密度から重金属のゲッタリング効果を比較し
た。
重金属のゲッタリング効果について説明する。図５に、
第１の実施例の場合と同様に形成した比較試料との比較
で表面欠陥密度について示す。本実施例のＳＯＩ基板と
比較試料の表面にＣｕを１×１０13個／ｃｍ2 付着させ
た後、１１００℃，窒素雰囲気中で１時間熱処理し、表
面にできた欠陥（Ｃｕの影響により発生したもの）によ
る表面欠陥密度から重金属のゲッタリング効果を比較し
た。
【００４８】図５から明らかなように、比較試料に比べ
本実施例のＳＯＩ基板では表面欠陥密度が大きく減少し
ている。このことは、本実施例のＳＯＩ基板がこのよう
な非常に高温の熱処理でも十分な重金属ゲッタリング能
力を有することを示している。なお１１００℃の高温で
のゲッタリング効果は従来技術で期待できないことは先
述した通りである。
本実施例のＳＯＩ基板では表面欠陥密度が大きく減少し
ている。このことは、本実施例のＳＯＩ基板がこのよう
な非常に高温の熱処理でも十分な重金属ゲッタリング能
力を有することを示している。なお１１００℃の高温で
のゲッタリング効果は従来技術で期待できないことは先
述した通りである。
【００４９】本実施例のＳＯＩ基板と比較試料を用い
て、第１の実施例で説明したようなＭＯＳダイオードを
形成し、Ｓｉ活性層の少数キャリアライフタイムを測定
したところ、その値は本実施例では１５００±１００μ
ｓ、比較試料では、５００±１５０μｓであった。従っ
て、本発明によるＳＯＩ基板を用いれば、半導体デバイ
スの接合リーク電流の少なくなることが期待される。。
て、第１の実施例で説明したようなＭＯＳダイオードを
形成し、Ｓｉ活性層の少数キャリアライフタイムを測定
したところ、その値は本実施例では１５００±１００μ
ｓ、比較試料では、５００±１５０μｓであった。従っ
て、本発明によるＳＯＩ基板を用いれば、半導体デバイ
スの接合リーク電流の少なくなることが期待される。。
【００５０】また、本実施例は第１の実施例とは異り、
高濃度シリコン支持基体３とシリコン酸化膜２との間に
不純物として１×１０16個／ｃｍ3 ホウ素が添加された
低濃度シリコン層４があるため、高濃度シリコン支持基
体３からＳｉ活性層１ａへのホウ素の拡散を防ぐことが
できる。このため、第１の実施例に比べてより高温プロ
セスにおいても使用できる利点がある。
高濃度シリコン支持基体３とシリコン酸化膜２との間に
不純物として１×１０16個／ｃｍ3 ホウ素が添加された
低濃度シリコン層４があるため、高濃度シリコン支持基
体３からＳｉ活性層１ａへのホウ素の拡散を防ぐことが
できる。このため、第１の実施例に比べてより高温プロ
セスにおいても使用できる利点がある。
【００５１】次に第３の実施例を図６に基づいて説明す
る。図６は本発明の第３の実施例のＳＯＩ基板の断面図
である。図６に示すように、高濃度シリコン支持基体３
の表面部に島状シリコン酸化膜２ａが複数形成される。
ここで、この島状シリコン酸化膜２ａの膜厚は０．１μ
ｍ〜１μｍで所定の厚さに設定される。またこれら複数
の島状シリコン酸化膜の幅およびそれらの間隔は０．５
μｍ〜１０μｍに設定される。この島状シリコン酸化膜
２ａとともにＳｉ活性層１ａが形成される。ここで、こ
のＳｉ活性層１ａの膜厚は、搭載する半導体デバイスに
より１０μｍ〜５０μｍに設定される。
る。図６は本発明の第３の実施例のＳＯＩ基板の断面図
である。図６に示すように、高濃度シリコン支持基体３
の表面部に島状シリコン酸化膜２ａが複数形成される。
ここで、この島状シリコン酸化膜２ａの膜厚は０．１μ
ｍ〜１μｍで所定の厚さに設定される。またこれら複数
の島状シリコン酸化膜の幅およびそれらの間隔は０．５
μｍ〜１０μｍに設定される。この島状シリコン酸化膜
２ａとともにＳｉ活性層１ａが形成される。ここで、こ
のＳｉ活性層１ａの膜厚は、搭載する半導体デバイスに
より１０μｍ〜５０μｍに設定される。
【００５２】この実施例のＳＯＩ基板の製法では、第１
の実施例で説明したシリコン基板の表面に予め前述の島
状シリコン酸化膜２ａを形成し、高濃度シリコン支持基
体３に貼り合わせた後、シリコン基板を研削し所定の厚
さのＳｉ活性層１ａが形成される。
の実施例で説明したシリコン基板の表面に予め前述の島
状シリコン酸化膜２ａを形成し、高濃度シリコン支持基
体３に貼り合わせた後、シリコン基板を研削し所定の厚
さのＳｉ活性層１ａが形成される。
【００５３】この第３の実施例の構造では、高濃度シリ
コン支持基体３とＳｉ活性層１ａの間に島状シリコン酸
化膜２ａが形成される。このために、Ｓｉ活性層１ａを
汚染した重金属は、この島状シリコン酸化膜２ａの存在
しないところを通って拡散し、第１および第２の実施例
の場合より容易に、前述の高濃度シリコン支持基体３に
捕獲されるようになる。
コン支持基体３とＳｉ活性層１ａの間に島状シリコン酸
化膜２ａが形成される。このために、Ｓｉ活性層１ａを
汚染した重金属は、この島状シリコン酸化膜２ａの存在
しないところを通って拡散し、第１および第２の実施例
の場合より容易に、前述の高濃度シリコン支持基体３に
捕獲されるようになる。
【００５４】次に第４の実施例を図７に基づいて説明す
る。図７に示すように、高濃度シリコン支持基体３の表
面部にその膜厚が１μｍ〜５０μｍの低濃度シリコン層
４が形成される。ここで、この低濃度シリコン層４は、
第２の実施例で説明したと同様に、化学的気相成長法に
よるシリコンのエピタキシャル成長で形成される。この
ようにした後は、前述の第３の実施例で説明したと同様
にして、島状シリコン酸化膜２ａおよびＳｉ活性層１ａ
が形成される。この実施例の場合の効果は、先述した第
２の実施例の場合と同様に、高濃度不純物が高濃度シリ
コン支持基体３からＳｉ活性層１ａに拡散するするのが
防止されることである。
る。図７に示すように、高濃度シリコン支持基体３の表
面部にその膜厚が１μｍ〜５０μｍの低濃度シリコン層
４が形成される。ここで、この低濃度シリコン層４は、
第２の実施例で説明したと同様に、化学的気相成長法に
よるシリコンのエピタキシャル成長で形成される。この
ようにした後は、前述の第３の実施例で説明したと同様
にして、島状シリコン酸化膜２ａおよびＳｉ活性層１ａ
が形成される。この実施例の場合の効果は、先述した第
２の実施例の場合と同様に、高濃度不純物が高濃度シリ
コン支持基体３からＳｉ活性層１ａに拡散するするのが
防止されることである。
【００５５】以上４通りの実施例で本発明を説明した
が、この重金属のゲッタリング効果は、第１および２の
実施例において、Ｓｉ活性層中の重金属を初期の１／１
０にできる能力があればデバイス性能，製品歩留り等の
向上において顕著になることが確認されている。このこ
とと図２に示したことから、高濃度シリコン支持基体中
の不純物濃度は１×１０17個／ｃｍ3 以上であれば、本
発明のＳＯＩ基板の重金属のゲッタリング効果は実用レ
ベルになることが言える。
が、この重金属のゲッタリング効果は、第１および２の
実施例において、Ｓｉ活性層中の重金属を初期の１／１
０にできる能力があればデバイス性能，製品歩留り等の
向上において顕著になることが確認されている。このこ
とと図２に示したことから、高濃度シリコン支持基体中
の不純物濃度は１×１０17個／ｃｍ3 以上であれば、本
発明のＳＯＩ基板の重金属のゲッタリング効果は実用レ
ベルになることが言える。
【００５６】また、第１および２の実施例において、シ
リコン酸化膜厚と重金属のゲッタリング能力の関係を調
べたところ、シリコン酸化膜厚ｄが
リコン酸化膜厚と重金属のゲッタリング能力の関係を調
べたところ、シリコン酸化膜厚ｄが
【００５７】
【００５８】（１）式の関係をみたしていればＳｉ活性
層中の重金属は十分に除去されることが明らかとなっ
た。ここでＤは重金属のシリコン酸化膜中での拡散係数
を、ｔは半導体デバイスの等温熱処理時間を表わす。こ
の（１）式はシリコン酸化膜厚が重金属の拡散長の１／
１０以下であれば、重金属ゲッタリング能力が十分に確
保されることを示すものである。またこのような関係
は、Ｓｉ活性層中の重金属が高濃度シリコン支持基体の
みに熱拡散し初期の値の１／１０に減少するとして、フ
ィック（Ｆｉｃｋ）の拡散方程式から導き出される関係
でもある。
層中の重金属は十分に除去されることが明らかとなっ
た。ここでＤは重金属のシリコン酸化膜中での拡散係数
を、ｔは半導体デバイスの等温熱処理時間を表わす。こ
の（１）式はシリコン酸化膜厚が重金属の拡散長の１／
１０以下であれば、重金属ゲッタリング能力が十分に確
保されることを示すものである。またこのような関係
は、Ｓｉ活性層中の重金属が高濃度シリコン支持基体の
みに熱拡散し初期の値の１／１０に減少するとして、フ
ィック（Ｆｉｃｋ）の拡散方程式から導き出される関係
でもある。
【００５９】最後に、第１および２の実施例における高
濃度シリコン支持基体３に含まれる不純物をホウ素から
リンまたはヒ素に変えても、あるいはこれらの不純物を
混合して添加させても同様の重金属のゲッタリング効果
を示すこと及び高濃度シリコン支持基体をＧａＡｓある
いはＧｅ等の半導体支持基体に変えてもよいことに言及
しておく。
濃度シリコン支持基体３に含まれる不純物をホウ素から
リンまたはヒ素に変えても、あるいはこれらの不純物を
混合して添加させても同様の重金属のゲッタリング効果
を示すこと及び高濃度シリコン支持基体をＧａＡｓある
いはＧｅ等の半導体支持基体に変えてもよいことに言及
しておく。
【００６０】
【発明の効果】以上説明したように本発明では、ＳＯＩ
基板の半導体支持基体に高濃度の不純物が含まれる。こ
のような不純物は熱処理温度が高くなるとともに、重金
属を半導体支持基体に固溶し易くする。このため、この
ように高濃度不純物を含有する半導体支持基体は、ＳＯ
Ｉ基板のＳｉ活性層に存在する重金属を、高温熱処理を
含む半導体デバイスの製造プロセスで効果的にゲッタリ
ングする。
基板の半導体支持基体に高濃度の不純物が含まれる。こ
のような不純物は熱処理温度が高くなるとともに、重金
属を半導体支持基体に固溶し易くする。このため、この
ように高濃度不純物を含有する半導体支持基体は、ＳＯ
Ｉ基板のＳｉ活性層に存在する重金属を、高温熱処理を
含む半導体デバイスの製造プロセスで効果的にゲッタリ
ングする。
【００６１】このように本発明は、従来技術では重金属
のゲッタリング効果が弱くなる８００℃以上の半導体デ
バイスの製造プロセスにおいても十分に重金属をゲッタ
リングできることから、ＳＯＩ構造の半導体装置の電気
的特性および歩留りあるいは信頼性を大きく向上させる
ことが可能となる。
のゲッタリング効果が弱くなる８００℃以上の半導体デ
バイスの製造プロセスにおいても十分に重金属をゲッタ
リングできることから、ＳＯＩ構造の半導体装置の電気
的特性および歩留りあるいは信頼性を大きく向上させる
ことが可能となる。
【００６２】更に、一度高濃度シリコン支持基体に固溶
しゲッタリングされた重金属は、その後の熱処理工程で
Ｓｉ活性層に再溶出しないため、これらの捕獲された重
金属が半導体デバイスに悪影響をおよぼすことはない。
しゲッタリングされた重金属は、その後の熱処理工程で
Ｓｉ活性層に再溶出しないため、これらの捕獲された重
金属が半導体デバイスに悪影響をおよぼすことはない。
【図１】本発明の第１の実施例を工程順に説明する断面
図である。
図である。
【図２】本発明の第１の実施例の重金属ゲッタリング能
力を示すグラフである。
力を示すグラフである。
【図３】本発明の第１の実施例の効果を示すグラフであ
る。
る。
【図４】本発明の第２の実施例を工程順に説明する断面
図である。
図である。
【図５】本発明の第２の実施例の効果を示すグラフであ
る。
る。
【図６】本発明の第３の実施例を説明するＳＯＩ基板の
断面図である。
断面図である。
【図７】本発明の第４の実施例を説明するＳＯＩ基板の
断面図である。
断面図である。
【図８】従来のＳＯＩ基板の構造を示す断面図である。
【図９】従来のＳＯＩ基板の構造を示す断面図である。
１ シリコン基板 １ａ，１５，２４ Ｓｉ活性層 ２ シリコン酸化膜 ２ａ，２３ 島状シリコン酸化膜 ３ 高濃度シリコン支持基体 ４ 低濃度シリコン層 １１，２１ シリコン支持基体 １２ 第１シリコン酸化膜 １３ ゲッタリングシンク膜 １４ 第２シリコン酸化膜 ２２ ＩＧ欠陥領域
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/12 H01L 21/76 H01L 21/322
Claims (3)
- 【請求項１】 シリコン支持基体上にシリコン結晶層と
絶縁膜とがこの順に積層して形成され、さらに、前記絶
縁膜上にシリコン活性層が積層されてなる半導体基板で
あって、前記シリコン支持基体に添加されるホウ素、リ
ンあるいはヒ素の不純物の濃度が１×１０ 17 原子／ｃｍ
3 以上で且つシリコン凝固点での前記不純物の固溶限以
下であり、前記シリコン結晶層に添加される不純物の濃
度が前記シリコン支持基体に添加される不純物の濃度よ
り低くなるように形成されていることを特徴とするＳＯ
Ｉ基板。 - 【請求項２】 前記シリコン活性層に含まれる前記不純
物の濃度が１×１０ 15 原子／ｃｍ 3 以上であり、前記シ
リコン支持基体に含まれる前記不純物の濃度が前記シリ
コン活性層の前記不純物の濃度の１０ 2 倍以上であるこ
とを特徴とする請求項１記載のＳＯＩ基板。 - 【請求項３】 前記絶縁膜が前記シリコン活性層、前記
シリコン結晶層あるいは前記半導体支持基体に埋め込ま
れて島状に形成されていることを特徴とする請求項１あ
るいは請求項２記載のＳＯＩ基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272088A JP2755185B2 (ja) | 1994-11-07 | 1994-11-07 | Ｓｏｉ基板 |
| US08/554,720 US5753353A (en) | 1994-11-07 | 1995-11-07 | Soi Substrate |
| EP95117533A EP0710980A3 (en) | 1994-11-07 | 1995-11-07 | Soi substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272088A JP2755185B2 (ja) | 1994-11-07 | 1994-11-07 | Ｓｏｉ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08139295A JPH08139295A (ja) | 1996-05-31 |
| JP2755185B2 true JP2755185B2 (ja) | 1998-05-20 |
Family
ID=17508922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6272088A Expired - Fee Related JP2755185B2 (ja) | 1994-11-07 | 1994-11-07 | Ｓｏｉ基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5753353A (ja) |
| EP (1) | EP0710980A3 (ja) |
| JP (1) | JP2755185B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5474299A (en) * | 1998-08-10 | 2000-03-06 | Memc Electronic Materials, Inc. | Process for preparation of silicon on insulator substrates with improved resistance to formation of metal precipitates |
| JP2000323484A (ja) | 1999-05-07 | 2000-11-24 | Mitsubishi Electric Corp | 半導体装置及び半導体記憶装置 |
| JP2000353797A (ja) | 1999-06-11 | 2000-12-19 | Mitsubishi Electric Corp | 半導体ウエハおよびその製造方法 |
| US6596570B2 (en) * | 2001-06-06 | 2003-07-22 | International Business Machines Corporation | SOI device with reduced junction capacitance |
| JP2003100907A (ja) | 2001-09-26 | 2003-04-04 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| JP4534412B2 (ja) * | 2002-06-26 | 2010-09-01 | 株式会社ニコン | 固体撮像装置 |
| US7713838B2 (en) | 2003-09-08 | 2010-05-11 | Sumco Corporation | SOI wafer and its manufacturing method |
| JP2007134616A (ja) * | 2005-11-14 | 2007-05-31 | Nec Electronics Corp | Ｓｏｉ基板およびその製造方法 |
| JP7334698B2 (ja) * | 2020-09-11 | 2023-08-29 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| JP7380517B2 (ja) * | 2020-10-21 | 2023-11-15 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4558507A (en) * | 1982-11-12 | 1985-12-17 | Nec Corporation | Method of manufacturing semiconductor device |
| US4591654A (en) * | 1983-07-18 | 1986-05-27 | Nippon Telegraph And Telephone Public Corporation | Solar cells based on indium phosphide |
| JPS60201666A (ja) * | 1984-03-27 | 1985-10-12 | Nec Corp | 半導体装置 |
| JPH0628296B2 (ja) * | 1985-10-17 | 1994-04-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2896141B2 (ja) * | 1987-02-26 | 1999-05-31 | 株式会社東芝 | 高耐圧半導体素子 |
| JPH0795568B2 (ja) * | 1987-04-27 | 1995-10-11 | 日本電気株式会社 | 半導体記憶装置 |
| JP2685819B2 (ja) * | 1988-03-31 | 1997-12-03 | 株式会社東芝 | 誘電体分離半導体基板とその製造方法 |
| JP2762462B2 (ja) * | 1988-05-31 | 1998-06-04 | ソニー株式会社 | 半導体基板の製造方法 |
| JPH0691263B2 (ja) * | 1988-10-19 | 1994-11-14 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH02237121A (ja) * | 1989-03-10 | 1990-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2811798B2 (ja) * | 1989-09-07 | 1998-10-15 | ソニー株式会社 | 半導体基板の製造方法 |
| US5374846A (en) * | 1990-08-31 | 1994-12-20 | Nec Corporation | Bipolar transistor with a particular base and collector regions |
| JPH04199632A (ja) * | 1990-11-29 | 1992-07-20 | Fujitsu Ltd | Ｓｏｉウエハ及びその製造方法 |
| US5293512A (en) * | 1991-02-13 | 1994-03-08 | Nec Corporation | Semiconductor device having a groove type isolation region |
| JPH05129309A (ja) * | 1991-10-31 | 1993-05-25 | Nec Corp | 張り合わせ基板 |
| US5229305A (en) * | 1992-02-03 | 1993-07-20 | Motorola, Inc. | Method for making intrinsic gettering sites in bonded substrates |
| JPH05251292A (ja) * | 1992-03-06 | 1993-09-28 | Nec Corp | 半導体装置の製造方法 |
| JP2908150B2 (ja) * | 1992-11-27 | 1999-06-21 | 日本電気株式会社 | Ｓｏｉ基板構造及びその製造方法 |
| JP3295171B2 (ja) * | 1993-04-07 | 2002-06-24 | 新日本製鐵株式会社 | 半導体基板の製造方法 |
| JPH0837286A (ja) * | 1994-07-21 | 1996-02-06 | Toshiba Microelectron Corp | 半導体基板および半導体基板の製造方法 |
-
1994
- 1994-11-07 JP JP6272088A patent/JP2755185B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-07 US US08/554,720 patent/US5753353A/en not_active Expired - Fee Related
- 1995-11-07 EP EP95117533A patent/EP0710980A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08139295A (ja) | 1996-05-31 |
| EP0710980A2 (en) | 1996-05-08 |
| US5753353A (en) | 1998-05-19 |
| EP0710980A3 (en) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US5773152A (en) | SOI substrate having a high heavy metal gettering effect for semiconductor device | |
| US5298449A (en) | Semiconductor substrate having a silicon-on-insulator structure and method of fabricating the same | |
| US5557118A (en) | Hetero-junction type bipolar transistor | |
| KR100935567B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3524141B2 (ja) | 半導体装置及びその製造方法 | |
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0469814B2 (ja) | ||
| JP2755185B2 (ja) | Ｓｏｉ基板 | |
| JPH0955387A (ja) | 半導体集積回路装置の製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| EP0697713A1 (en) | Silicon on insulator substrate and method of manufacturing the same | |
| US20050217566A1 (en) | Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers | |
| JP3171322B2 (ja) | Ｓｏｉ基板およびその製造方法 | |
| EP0632486B1 (en) | Method of fabricating epitaxial semiconductor material | |
| JP3579069B2 (ja) | 半導体装置の製造方法 | |
| JP3310127B2 (ja) | 半導体装置及びその製造方法 | |
| US5635752A (en) | Semiconductor device having source and drain regions which include horizontally extending secondary defect layers | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2702595B2 (ja) | 不純物拡散層 | |
| JP3296307B2 (ja) | ゲッタリングサイト層を有する半導体装置及びその製造方法 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JPS6074640A (ja) | 半導体装置の製造方法 | |
| JPH03198344A (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| JPH1050820A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980203 |
|
| LAPS | Cancellation because of no payment of annual fees |