JP2685819B2 - 誘電体分離半導体基板とその製造方法 - Google Patents
誘電体分離半導体基板とその製造方法Info
- Publication number
- JP2685819B2 JP2685819B2 JP63173701A JP17370188A JP2685819B2 JP 2685819 B2 JP2685819 B2 JP 2685819B2 JP 63173701 A JP63173701 A JP 63173701A JP 17370188 A JP17370188 A JP 17370188A JP 2685819 B2 JP2685819 B2 JP 2685819B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- silicon layer
- dielectric isolation
- plane orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/159—Strain gauges
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は，誘電体分離構造の半導体基板とその製造方
法に関する。
法に関する。
（従来の技術） 従来より，半導体装置の素子分離法としてpn接合分離
や誘電体分離が知られている。誘電体分離はpn接合分離
に対して次のような利点を有する。
や誘電体分離が知られている。誘電体分離はpn接合分離
に対して次のような利点を有する。
高温動作時にも漏れ電流が少ない。
寄生サイリスタ動作によるラッチアップがない。
高耐圧素子の分離に要する面積が少なくて済む。
電圧印加の極性を考慮する必要がない。
寄生容量が少ない。
誘電体分離を実現するため方法としていくつかの方法
が知られている。例えば，直接接着技術を利用して間に
酸化膜を挟んで２枚のシリコン基板を一体化する方法，
サファイア基板にシリコン層を気相成長させるSOS法，
シリコン基板上に絶縁膜を介して非晶質Si層を堆積しこ
れを再結晶化させる方法，シリコン基板の一部をエッチ
ングして酸化膜を形成した後，多結晶シリコン層を厚く
堆積し，裏側から研磨して多結晶シリコン膜で保持され
て島状に分離された結晶シリコンを得る方法，シリコン
基板に酸素をイオン注入して内部に酸化膜を形成する方
法（SIMOX法），等である。これらのうち特に，直接接
着技術による方法は，簡便に誘電体分離半導体基板を実
現でき，任意の厚みの良質のシリコン層からなる活性層
を得ることができる，等の点で優れた方法として注目さ
れる。
が知られている。例えば，直接接着技術を利用して間に
酸化膜を挟んで２枚のシリコン基板を一体化する方法，
サファイア基板にシリコン層を気相成長させるSOS法，
シリコン基板上に絶縁膜を介して非晶質Si層を堆積しこ
れを再結晶化させる方法，シリコン基板の一部をエッチ
ングして酸化膜を形成した後，多結晶シリコン層を厚く
堆積し，裏側から研磨して多結晶シリコン膜で保持され
て島状に分離された結晶シリコンを得る方法，シリコン
基板に酸素をイオン注入して内部に酸化膜を形成する方
法（SIMOX法），等である。これらのうち特に，直接接
着技術による方法は，簡便に誘電体分離半導体基板を実
現でき，任意の厚みの良質のシリコン層からなる活性層
を得ることができる，等の点で優れた方法として注目さ
れる。
しかし，直接接着技術による誘電体分離基板にもいく
つかの問題がある。一つは，基板の反りの問題である。
直接接着の場合,2枚の基板は熱処理により一体化される
が，熱処理後室温に戻る際に，シリコンとシリコン酸化
膜の熱収縮差によって両者に応力が発生する。シリコン
の方が酸化膜より熱膨張係数が大きく，従って熱収縮が
大きいので，室温においてはシリコンに引張り応力が働
き，酸化膜には圧縮応力が働く。一般に，素子を形成す
る活性層側のシリコン層は所定の厚みに研磨され，基台
となる他方のシリコン層はこれより厚く，分離酸化膜は
厚み方向の中心にはないから，上述のような応力が働く
と薄い活性層側のシリコン層が凸になるように反りが生
じる。この様な反りは，半導体ウェハの大口径化や素子
の微細化につれてPEP工程等に支障を来たす。
つかの問題がある。一つは，基板の反りの問題である。
直接接着の場合,2枚の基板は熱処理により一体化される
が，熱処理後室温に戻る際に，シリコンとシリコン酸化
膜の熱収縮差によって両者に応力が発生する。シリコン
の方が酸化膜より熱膨張係数が大きく，従って熱収縮が
大きいので，室温においてはシリコンに引張り応力が働
き，酸化膜には圧縮応力が働く。一般に，素子を形成す
る活性層側のシリコン層は所定の厚みに研磨され，基台
となる他方のシリコン層はこれより厚く，分離酸化膜は
厚み方向の中心にはないから，上述のような応力が働く
と薄い活性層側のシリコン層が凸になるように反りが生
じる。この様な反りは，半導体ウェハの大口径化や素子
の微細化につれてPEP工程等に支障を来たす。
第２の問題は，直接接着半導体ウェハでは周縁部が確
実に接合しないことである。これは，もともと基板周縁
部の面がダレているためである。この周縁部の未接合部
は機械的強度が弱く，素子製造工程で割れ等の原因とな
るから，直接接着基板の周縁部を所定範囲除去すること
が必要になる。ところで通常，半導体ウェハには結晶方
位を示すオリエンテーションフラット（以下，オリフラ
と呼ぶ）が設けられる。オリフラを設ける具体的な理由
は，例えば素子分離やMOS型素子のゲートを作るために
Ｖ字溝を形成する際に，これを正確に形成するためであ
る。即ち，半導体ウェハに面方位（100）のものを用
い，これにアルカリ性エッチャントによる異方性エッチ
ングでＶ字溝を形成するに当たって,V字溝の辺の方向が
＜011＞からずれると，アンダーカットが大きくなり,V
字溝が広がってしまう。そこで半導体ウェハに予め，＜
011＞に平行なオリフラを設けておけば，このオリフラ
を基準として設計されたマスクを用い，結晶方位に合わ
せたパターンを半導体ウェハ上に確実に形成して，所望
のＶ字溝を得ることができるのである。ところが前述の
ように直接接着基板で周縁の未接合部を除去すると，オ
リフラも除去されてなくなり，結晶方位に合わせたパタ
ーン形成が困難になる。
実に接合しないことである。これは，もともと基板周縁
部の面がダレているためである。この周縁部の未接合部
は機械的強度が弱く，素子製造工程で割れ等の原因とな
るから，直接接着基板の周縁部を所定範囲除去すること
が必要になる。ところで通常，半導体ウェハには結晶方
位を示すオリエンテーションフラット（以下，オリフラ
と呼ぶ）が設けられる。オリフラを設ける具体的な理由
は，例えば素子分離やMOS型素子のゲートを作るために
Ｖ字溝を形成する際に，これを正確に形成するためであ
る。即ち，半導体ウェハに面方位（100）のものを用
い，これにアルカリ性エッチャントによる異方性エッチ
ングでＶ字溝を形成するに当たって,V字溝の辺の方向が
＜011＞からずれると，アンダーカットが大きくなり,V
字溝が広がってしまう。そこで半導体ウェハに予め，＜
011＞に平行なオリフラを設けておけば，このオリフラ
を基準として設計されたマスクを用い，結晶方位に合わ
せたパターンを半導体ウェハ上に確実に形成して，所望
のＶ字溝を得ることができるのである。ところが前述の
ように直接接着基板で周縁の未接合部を除去すると，オ
リフラも除去されてなくなり，結晶方位に合わせたパタ
ーン形成が困難になる。
（発明が解決しようとする課題） 以上のように,2枚の基板を接着して得られる誘電体分
離基板においては，特に大口径化や素子の微細化に伴っ
て反りが問題となり，また未接合の周縁部を除去するこ
とによりオリフラが消滅する，といった問題があった。
離基板においては，特に大口径化や素子の微細化に伴っ
て反りが問題となり，また未接合の周縁部を除去するこ
とによりオリフラが消滅する，といった問題があった。
本発明は，この様な問題を解決した誘電体分離半導体
装置とその製造方法を提供することを目的とする。
装置とその製造方法を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明にかかる誘電体分離半導体基板は，素子が形成
される第１のシリコン層と基台となる第２のシリコン層
の間に酸化膜を有する誘電体分離半導体基板において，
第１のシリコン層が面方位（100）または（110）であ
り，第２のシリコン層が面方位（111）であることを特
徴とする。
される第１のシリコン層と基台となる第２のシリコン層
の間に酸化膜を有する誘電体分離半導体基板において，
第１のシリコン層が面方位（100）または（110）であ
り，第２のシリコン層が面方位（111）であることを特
徴とする。
本発明は第２に，この様な基本構成において，周縁部
を除去してオリフラが設けられていることを特徴とす
る。
を除去してオリフラが設けられていることを特徴とす
る。
本発明の方法は，面方位（100）または（110）の第１
のシリコン基板と面方位（111）の第２のシリコン基板
を間に酸化膜を介在させて直接接着して一体化し，この
一体化された半導体ウェハの周縁部を除去してオリフラ
を形成し，その後第１のシリコン基板側を研磨して所定
厚みの活性層を形成する工程を有することを特徴とす
る。
のシリコン基板と面方位（111）の第２のシリコン基板
を間に酸化膜を介在させて直接接着して一体化し，この
一体化された半導体ウェハの周縁部を除去してオリフラ
を形成し，その後第１のシリコン基板側を研磨して所定
厚みの活性層を形成する工程を有することを特徴とす
る。
（作用） 本発明によれば，誘電体分離基板の反りが小さいもの
となる。その理由は次の通りである。
となる。その理由は次の通りである。
誘電体分離基板の反りの原因は前述のように，シリコ
ンと酸化膜の熱膨張係数の差により発生する応力であ
る。ある応力が働いた時に基板がどれだけ反るかは，基
板を構成する材料のヤング率とポアソン比で決まる。誘
電体分離基板の場合，支持基板となる第２のシリコン層
側のヤング率とポアソン比が大きく影響する。いま，シ
リコン基板にシリコン酸化膜が形成された２層のみの状
態を考える。この基板の反りＸは，シリコンのヤング率
Ｅと，ポアソン比ν，比例定数ｃを用いて次のように表
わされる。
ンと酸化膜の熱膨張係数の差により発生する応力であ
る。ある応力が働いた時に基板がどれだけ反るかは，基
板を構成する材料のヤング率とポアソン比で決まる。誘
電体分離基板の場合，支持基板となる第２のシリコン層
側のヤング率とポアソン比が大きく影響する。いま，シ
リコン基板にシリコン酸化膜が形成された２層のみの状
態を考える。この基板の反りＸは，シリコンのヤング率
Ｅと，ポアソン比ν，比例定数ｃを用いて次のように表
わされる。
Ｘ＝ｃ・（１−ν）/E 面方位（100）のシリコン基板では,E＝1.31×1012dyn
/cm2,ν＝0.28である。一方面方位（111）のシリコン基
板では,E＝1.70×1012dyn/cm2,ν＝0.26である。これら
の値から，（100）シリコン基板の反りと（111）シリコ
ン基板の反りを比較すると，前者が１のとき後者は0.79
となる。即ち，（111）シリコン基板の反りの方が小さ
い。このことから，基台となる厚い第２のシリコン層側
を（111）とし，活性層となる第１のシリコン層を（10
0）とした時に，第1,第２のシリコン層を共に面方位（1
00）とした時に比べて反りが小さいものとなる。第１の
シリコン層を（110）とした場合も同様である。
/cm2,ν＝0.28である。一方面方位（111）のシリコン基
板では,E＝1.70×1012dyn/cm2,ν＝0.26である。これら
の値から，（100）シリコン基板の反りと（111）シリコ
ン基板の反りを比較すると，前者が１のとき後者は0.79
となる。即ち，（111）シリコン基板の反りの方が小さ
い。このことから，基台となる厚い第２のシリコン層側
を（111）とし，活性層となる第１のシリコン層を（10
0）とした時に，第1,第２のシリコン層を共に面方位（1
00）とした時に比べて反りが小さいものとなる。第１の
シリコン層を（110）とした場合も同様である。
以上の作用は特に，直接接着技術による誘電体分離基
板において重要である。何故なら，前述のように製造工
程上の理由や素子設計上の理由から，一般に活性層の面
方位は（100）に規定されるが，直接接着技術では活性
層となる第１のシリコン層の面方位に関係なく，第２の
シリコン層の面方位を選ぶことができるからである。勿
論，直接接着法以外に，スピンオングラスによる接着
法，電圧印加を利用するアノーディック・ボンディング
法等による誘電体分離基板においても同様の効果が得ら
れる。
板において重要である。何故なら，前述のように製造工
程上の理由や素子設計上の理由から，一般に活性層の面
方位は（100）に規定されるが，直接接着技術では活性
層となる第１のシリコン層の面方位に関係なく，第２の
シリコン層の面方位を選ぶことができるからである。勿
論，直接接着法以外に，スピンオングラスによる接着
法，電圧印加を利用するアノーディック・ボンディング
法等による誘電体分離基板においても同様の効果が得ら
れる。
また本発明によれば，直接接着による誘電体分離基板
の周縁部を除去して改めてオリフラを形成することによ
り，結晶方位に合わせたパターン形成が容易で，しかも
機械的強度が十分な誘電体分離基板が得られる。
の周縁部を除去して改めてオリフラを形成することによ
り，結晶方位に合わせたパターン形成が容易で，しかも
機械的強度が十分な誘電体分離基板が得られる。
（実施例） 以下，本発明の実施例を図面を参照して説明する。
第１図（ａ）〜（ｅ）は，一実施例の誘電体分離シリ
コン基板の製造工程を示す図である。（ａ）に示すよう
に鏡面研磨された第１のシリコン基板１および第２のシ
リコン基板２を用意する。第１のシリコン基板１は,n
型，比抵抗20〜30Ω・cm,面方位（100），厚さ500μｍ
とし，その表面には熱酸化により１μｍのシリコン酸化
膜３を形成する。第２のシリコン基板２は，面方位（11
1），厚さ500μｍとする。この様な２枚の基板1,2を
（ｂ）に示すように直接接着して一体化したウェハ10を
得る。接着工程は次の通りである。先ず基板1,2をH2SO4
−H2O2混合液,HCl−H2O2混合液，王水等で洗浄した後,1
0分程度水洗し，スピンナで脱水乾燥する。これらの処
理を経た基板を，正常な雰囲気下で鏡面同士を密着させ
る。この操作により２枚の基板はある程度の強度をもっ
て接着する。次に接着した基板を拡散炉等で熱処理する
ことにより，接着強度が上がり完全に一体化される。接
着強度の向上は,200℃以上の熱処理にで観察される。熱
処理は例えば，酸素，水素，不活性ガス，水蒸気，或い
はこれらの混合雰囲気中で行うことができる。本実施例
においては，洗浄をH2SO4−H2O2混合液とHCl−H2O2混合
液で行い，熱処理は少量の酸素を含む窒素中で1100℃,2
時間行った。
コン基板の製造工程を示す図である。（ａ）に示すよう
に鏡面研磨された第１のシリコン基板１および第２のシ
リコン基板２を用意する。第１のシリコン基板１は,n
型，比抵抗20〜30Ω・cm,面方位（100），厚さ500μｍ
とし，その表面には熱酸化により１μｍのシリコン酸化
膜３を形成する。第２のシリコン基板２は，面方位（11
1），厚さ500μｍとする。この様な２枚の基板1,2を
（ｂ）に示すように直接接着して一体化したウェハ10を
得る。接着工程は次の通りである。先ず基板1,2をH2SO4
−H2O2混合液,HCl−H2O2混合液，王水等で洗浄した後,1
0分程度水洗し，スピンナで脱水乾燥する。これらの処
理を経た基板を，正常な雰囲気下で鏡面同士を密着させ
る。この操作により２枚の基板はある程度の強度をもっ
て接着する。次に接着した基板を拡散炉等で熱処理する
ことにより，接着強度が上がり完全に一体化される。接
着強度の向上は,200℃以上の熱処理にで観察される。熱
処理は例えば，酸素，水素，不活性ガス，水蒸気，或い
はこれらの混合雰囲気中で行うことができる。本実施例
においては，洗浄をH2SO4−H2O2混合液とHCl−H2O2混合
液で行い，熱処理は少量の酸素を含む窒素中で1100℃,2
時間行った。
次にこのように一体化された半導体ウェハ10にオリフ
ラを形成する。その工程を第２図を参照して説明する。
接合したままの状態では第２図（ｂ）に斜線で示す周縁
部11は，未接合となっている。そこでこの未接合の周縁
部11を削りとり，一回り小さい径の半導体ウェハ13を得
る。そしてこの半導体ウェハ13の外周の一部にオリフラ
14を形成する。具体的には，周縁部11を除去する前に，
もとの基板に予め付けられているオリフラ12と平行する
（または直交する）印を半導体ウェハ表面に付け，周縁
部11を除去した後にこの印を基準に新たなオリフラ14を
形成する。オリフラ14は，＜011＞と平行（または直
交）する方向とし，所望の結晶軸からのずれの許容誤差
は±５゜程度である。
ラを形成する。その工程を第２図を参照して説明する。
接合したままの状態では第２図（ｂ）に斜線で示す周縁
部11は，未接合となっている。そこでこの未接合の周縁
部11を削りとり，一回り小さい径の半導体ウェハ13を得
る。そしてこの半導体ウェハ13の外周の一部にオリフラ
14を形成する。具体的には，周縁部11を除去する前に，
もとの基板に予め付けられているオリフラ12と平行する
（または直交する）印を半導体ウェハ表面に付け，周縁
部11を除去した後にこの印を基準に新たなオリフラ14を
形成する。オリフラ14は，＜011＞と平行（または直
交）する方向とし，所望の結晶軸からのずれの許容誤差
は±５゜程度である。
次にこの様な半導体ウェハ10の素子形成領域となる第
１の基板11を研磨し，第１図（ｃ）に示すように，その
厚みを60μｍ程度とする。この後，第１図（ｄ）に示す
ように，活性層としての第１の基板１側に異方性エッチ
ンクにより素子分離用のＶ字溝５を形成する。そして第
１図（ｅ）に示すように，熱酸化等により溝５の側面に
分離用酸化膜を形成し，溝５内に多結晶シリコン層６を
埋め込んで平坦化して，誘電体分離基板を完成する。
１の基板11を研磨し，第１図（ｃ）に示すように，その
厚みを60μｍ程度とする。この後，第１図（ｄ）に示す
ように，活性層としての第１の基板１側に異方性エッチ
ンクにより素子分離用のＶ字溝５を形成する。そして第
１図（ｅ）に示すように，熱酸化等により溝５の側面に
分離用酸化膜を形成し，溝５内に多結晶シリコン層６を
埋め込んで平坦化して，誘電体分離基板を完成する。
この実施例による３インチ誘電体分離基板の反りは，
第１図（ｃ）の研磨後の状態で,8.4μｍ〜10.3μｍであ
り，平均9.8μｍであった。第２の基板に第１の基板と
同様（100）基板を用いた他，実施例と同様の条件で形
成した比較例の誘電体分離基板においては，反りは,11.
3μｍ〜15.3μｍであり，平均13.2μｍであった。ま
た，第１図（ｅ）の完成状態の誘電体分離基板の反り
は，実施例では8.0μｍ〜10.0μｍ（平均9.5μｍ）であ
り，比較例ではこれが10.3μｍ〜15.1μｍ（平均12.7μ
ｍ）であった。以上から，活性層となる第１の基板に面
方位（1100）を用い，基台となる第２の基板に面方位
（111）を用いることにより，反りの少ない誘電体分離
基板が得られることがわかる。従ってこの実施例によ
り，誘電体分離基板の大口径化が容易になり，またこの
基板を用いた集積回路の素子の微細化が図られる。
第１図（ｃ）の研磨後の状態で,8.4μｍ〜10.3μｍであ
り，平均9.8μｍであった。第２の基板に第１の基板と
同様（100）基板を用いた他，実施例と同様の条件で形
成した比較例の誘電体分離基板においては，反りは,11.
3μｍ〜15.3μｍであり，平均13.2μｍであった。ま
た，第１図（ｅ）の完成状態の誘電体分離基板の反り
は，実施例では8.0μｍ〜10.0μｍ（平均9.5μｍ）であ
り，比較例ではこれが10.3μｍ〜15.1μｍ（平均12.7μ
ｍ）であった。以上から，活性層となる第１の基板に面
方位（1100）を用い，基台となる第２の基板に面方位
（111）を用いることにより，反りの少ない誘電体分離
基板が得られることがわかる。従ってこの実施例によ
り，誘電体分離基板の大口径化が容易になり，またこの
基板を用いた集積回路の素子の微細化が図られる。
またこの実施例では，活性層側を（100）としてお
り，これは特にMOS型素子を形成したした時に優れた特
性を得る上で有用である。
り，これは特にMOS型素子を形成したした時に優れた特
性を得る上で有用である。
またこの実施例によれば，周縁部の未接合部を除去し
て機械的強度を十分なものとし，しかも改めてオリフラ
を付けてパターン形成を容易にした誘電体分離基板が得
られる。
て機械的強度を十分なものとし，しかも改めてオリフラ
を付けてパターン形成を容易にした誘電体分離基板が得
られる。
実施例では，第１の基板として面方位（100）を用い
た場合を説明したが，面方位（110）の場合にも同様に
本発明を適用でき，実施例と同様の効果が得られる。
た場合を説明したが，面方位（110）の場合にも同様に
本発明を適用でき，実施例と同様の効果が得られる。
［発明の効果］ 以上述べたように本発明によれば，酸化膜を介して対
抗するシリコン層のうち反りにより大きい影響を与える
厚い第２のシリコン層の面方位を（111）にすること
で，反りを少なくすることができる。また素子が形成さ
れる第１のシリコン層は，第２のシリコン層の面方位に
かかわらす素子形成に都合のよい面方位とすることがで
きる。従って反りの少ない優れた誘電体分離基板を得る
ことができる。また本発明によれば，直接接着による誘
電体分離基板の周縁部を除去してオリフラを設けること
により，基板の機械的強度を十分なものとし，且つ結晶
方位に合わせたパターン形成を可能とすることができ
る。
抗するシリコン層のうち反りにより大きい影響を与える
厚い第２のシリコン層の面方位を（111）にすること
で，反りを少なくすることができる。また素子が形成さ
れる第１のシリコン層は，第２のシリコン層の面方位に
かかわらす素子形成に都合のよい面方位とすることがで
きる。従って反りの少ない優れた誘電体分離基板を得る
ことができる。また本発明によれば，直接接着による誘
電体分離基板の周縁部を除去してオリフラを設けること
により，基板の機械的強度を十分なものとし，且つ結晶
方位に合わせたパターン形成を可能とすることができ
る。
第１図（ａ）〜（ｅ）は，本発明の一実施例の誘電体分
離基板の製造工程を示す断面図，第２図（ａ）（ｂ）は
そのオリフラ形成工程を説明するための図である。 １……第１のシリコン基板,2……第２のシリコン基板,3
……酸化膜,5……Ｖ字溝,6……多結晶シリコン層,10…
…半導体ウェハ,11……周縁部,12……オリフラ,13……
半導体ウェハ,14……オリフラ。
離基板の製造工程を示す断面図，第２図（ａ）（ｂ）は
そのオリフラ形成工程を説明するための図である。 １……第１のシリコン基板,2……第２のシリコン基板,3
……酸化膜,5……Ｖ字溝,6……多結晶シリコン層,10…
…半導体ウェハ,11……周縁部,12……オリフラ,13……
半導体ウェハ,14……オリフラ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中川 明夫 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (72)発明者 山口 好広 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (72)発明者 渡辺 君則 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (56)参考文献 特開 昭62−76646（ＪＰ，Ａ)
Claims (3)
- 【請求項１】素子が形成される第１のシリコン層と基台
となる第２のシリコン層の間に酸化膜を有する誘電体分
離半導体基板において，第１のシリコン層が面方位（10
0）または（110）であり，第２のシリコン層が面方位
（111）であることを特徴とする誘電体分離半導体基
板。 - 【請求項２】素子が形成される第１のシリコン層と基台
となる第２のシリコン層が間に酸化膜を介在させて直接
接合されて形成された誘電体分離半導体基板において，
第１のシリコン層が面方位（100）または（110）であ
り，第２のシリコン層が面方位（111）であって，接合
後周縁部を除去して設けられたオリエンテーションフラ
ットを有することを特徴とする誘電体分離半導体基板。 - 【請求項３】面方位（100）または（110）の第１のシリ
コン基板と面方位（111）の第２のシリコン基板を間に
酸化膜を介在させて直接接着して一体化する工程と、一
対化された半導体ウェハの周縁部を除去してオリエンテ
ーションフラットを形成する工程と、第１のシリコン基
板側を研磨して所定厚みの活性層を形成する工程とを有
することを特徴とする誘電体分離半導体基板の製造方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63173701A JP2685819B2 (ja) | 1988-03-31 | 1988-07-14 | 誘電体分離半導体基板とその製造方法 |
| US07/330,492 US4878957A (en) | 1988-03-31 | 1989-03-30 | Dielectrically isolated semiconductor substrate |
| EP89303219A EP0335741B1 (en) | 1988-03-31 | 1989-03-31 | Dielectrically isolated semiconductor substrate |
| KR1019890004184A KR920007333B1 (ko) | 1988-03-31 | 1989-03-31 | 반도체기판 및 그 제조방법 |
| DE68923894T DE68923894T2 (de) | 1988-03-31 | 1989-03-31 | Halbleitersubstrat mit dielektrischer Isolierung. |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-78714 | 1988-03-31 | ||
| JP7871488 | 1988-03-31 | ||
| JP63173701A JP2685819B2 (ja) | 1988-03-31 | 1988-07-14 | 誘電体分離半導体基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01315159A JPH01315159A (ja) | 1989-12-20 |
| JP2685819B2 true JP2685819B2 (ja) | 1997-12-03 |
Family
ID=26419764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63173701A Expired - Lifetime JP2685819B2 (ja) | 1988-03-31 | 1988-07-14 | 誘電体分離半導体基板とその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4878957A (ja) |
| EP (1) | EP0335741B1 (ja) |
| JP (1) | JP2685819B2 (ja) |
| KR (1) | KR920007333B1 (ja) |
| DE (1) | DE68923894T2 (ja) |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
| JPH0636414B2 (ja) * | 1989-08-17 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
| DD290077A5 (de) * | 1989-12-15 | 1991-05-16 | Adw Der Ddr,De | Verfahren zum bonden von halbleitersubstraten |
| JP2777920B2 (ja) * | 1989-12-20 | 1998-07-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5250836A (en) * | 1989-12-20 | 1993-10-05 | Fujitsu Limited | Semiconductor device having silicon-on-insulator structure |
| US5241211A (en) * | 1989-12-20 | 1993-08-31 | Nec Corporation | Semiconductor device |
| JP2712690B2 (ja) * | 1990-01-16 | 1998-02-16 | 富士電機株式会社 | 素子分離溝を有する半導体装置の製造方法 |
| US5362667A (en) * | 1992-07-28 | 1994-11-08 | Harris Corporation | Bonded wafer processing |
| JPH0719737B2 (ja) * | 1990-02-28 | 1995-03-06 | 信越半導体株式会社 | Ｓ０１基板の製造方法 |
| US5034343A (en) * | 1990-03-08 | 1991-07-23 | Harris Corporation | Manufacturing ultra-thin wafer using a handle wafer |
| JPH0636413B2 (ja) * | 1990-03-29 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
| JP3190057B2 (ja) * | 1990-07-02 | 2001-07-16 | 株式会社東芝 | 複合集積回路装置 |
| JPH0719738B2 (ja) * | 1990-09-06 | 1995-03-06 | 信越半導体株式会社 | 接合ウェーハ及びその製造方法 |
| US5172205A (en) * | 1990-09-26 | 1992-12-15 | Nissan Motor Co., Ltd. | Piezoresistive semiconductor device suitable for use in a pressure sensor |
| JPH0775245B2 (ja) * | 1990-11-16 | 1995-08-09 | 信越半導体株式会社 | 誘電体分離基板及びその製造方法 |
| US5091330A (en) * | 1990-12-28 | 1992-02-25 | Motorola, Inc. | Method of fabricating a dielectric isolated area |
| DE4114660C2 (de) * | 1991-05-06 | 1997-09-18 | Telefunken Microelectron | Verfahren zur Herstellung glaspassivierter Halbleiterbauelemente |
| DE4115046A1 (de) * | 1991-05-08 | 1992-11-12 | Fraunhofer Ges Forschung | Direktes substratbonden |
| US5250837A (en) * | 1991-05-17 | 1993-10-05 | Delco Electronics Corporation | Method for dielectrically isolating integrated circuits using doped oxide sidewalls |
| US5250461A (en) * | 1991-05-17 | 1993-10-05 | Delco Electronics Corporation | Method for dielectrically isolating integrated circuits using doped oxide sidewalls |
| CA2069038C (en) * | 1991-05-22 | 1997-08-12 | Kiyofumi Sakaguchi | Method for preparing semiconductor member |
| JP2799254B2 (ja) * | 1991-07-11 | 1998-09-17 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP3017860B2 (ja) * | 1991-10-01 | 2000-03-13 | 株式会社東芝 | 半導体基体およびその製造方法とその半導体基体を用いた半導体装置 |
| DE69233314T2 (de) * | 1991-10-11 | 2005-03-24 | Canon K.K. | Verfahren zur Herstellung von Halbleiter-Produkten |
| US6909146B1 (en) | 1992-02-12 | 2005-06-21 | Intersil Corporation | Bonded wafer with metal silicidation |
| US5366924A (en) * | 1992-03-16 | 1994-11-22 | At&T Bell Laboratories | Method of manufacturing an integrated circuit including planarizing a wafer |
| US5276338A (en) * | 1992-05-15 | 1994-01-04 | International Business Machines Corporation | Bonded wafer structure having a buried insulation layer |
| US5369304A (en) * | 1992-08-14 | 1994-11-29 | Motorola, Inc. | Conductive diffusion barrier of titanium nitride in ohmic contact with a plurality of doped layers therefor |
| JPH0799295A (ja) * | 1993-06-07 | 1995-04-11 | Canon Inc | 半導体基体の作成方法及び半導体基体 |
| DE4333661C1 (de) * | 1993-10-01 | 1995-02-16 | Daimler Benz Ag | Halbleiterbauelement mit hoher Durchbruchsspannung |
| EP0661735B1 (en) * | 1993-12-29 | 2001-03-07 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Process for the manufacturing of integrated circuits, particularly of intelligent power semiconductor devices |
| US6104078A (en) * | 1994-03-09 | 2000-08-15 | Denso Corporation | Design for a semiconductor device having elements isolated by insulating regions |
| JPH07297377A (ja) * | 1994-04-21 | 1995-11-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH0837286A (ja) * | 1994-07-21 | 1996-02-06 | Toshiba Microelectron Corp | 半導体基板および半導体基板の製造方法 |
| JP2755185B2 (ja) * | 1994-11-07 | 1998-05-20 | 日本電気株式会社 | Ｓｏｉ基板 |
| JPH08264643A (ja) * | 1995-03-23 | 1996-10-11 | Ube Ind Ltd | 複合半導体基板 |
| JP3378135B2 (ja) * | 1996-02-02 | 2003-02-17 | 三菱電機株式会社 | 半導体装置とその製造方法 |
| DE19741971A1 (de) * | 1997-09-23 | 1999-04-01 | Siemens Ag | Verfahren zum Herstellen Direct-Wafer-Bond Si/Si02/Si-Substrate |
| JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4521542B2 (ja) * | 1999-03-30 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体基板 |
| DE60042187D1 (de) | 1999-06-09 | 2009-06-25 | Toshiba Kawasaki Kk | Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren |
| US6476462B2 (en) * | 1999-12-28 | 2002-11-05 | Texas Instruments Incorporated | MOS-type semiconductor device and method for making same |
| WO2002084725A1 (en) * | 2001-04-17 | 2002-10-24 | California Institute Of Technology | A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby |
| US6603916B1 (en) | 2001-07-26 | 2003-08-05 | Lightwave Microsystems Corporation | Lightwave circuit assembly having low deformation balanced sandwich substrate |
| US7153757B2 (en) * | 2002-08-29 | 2006-12-26 | Analog Devices, Inc. | Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure |
| US7329923B2 (en) * | 2003-06-17 | 2008-02-12 | International Business Machines Corporation | High-performance CMOS devices on hybrid crystal oriented substrates |
| US7023055B2 (en) * | 2003-10-29 | 2006-04-04 | International Business Machines Corporation | CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding |
| TWI220415B (en) * | 2003-11-04 | 2004-08-21 | Benq Corp | Fluid eject device and method of fabricating the same |
| US7186622B2 (en) * | 2004-07-15 | 2007-03-06 | Infineon Technologies Ag | Formation of active area using semiconductor growth process without STI integration |
| US7298009B2 (en) * | 2005-02-01 | 2007-11-20 | Infineon Technologies Ag | Semiconductor method and device with mixed orientation substrate |
| CN100468029C (zh) * | 2005-03-03 | 2009-03-11 | 清华大学 | 标准漏孔及其制作方法 |
| WO2006103491A1 (en) * | 2005-03-29 | 2006-10-05 | S.O.I.Tec Silicon On Insulator Technologies | Hybrid fully soi-type multilayer structure |
| US8530355B2 (en) * | 2005-12-23 | 2013-09-10 | Infineon Technologies Ag | Mixed orientation semiconductor device and method |
| US20070190795A1 (en) * | 2006-02-13 | 2007-08-16 | Haoren Zhuang | Method for fabricating a semiconductor device with a high-K dielectric |
| US7575988B2 (en) * | 2006-07-11 | 2009-08-18 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating a hybrid substrate |
| FR2903808B1 (fr) * | 2006-07-11 | 2008-11-28 | Soitec Silicon On Insulator | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique |
| JP5256625B2 (ja) * | 2007-03-05 | 2013-08-07 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハの評価方法 |
| KR101548173B1 (ko) * | 2008-09-18 | 2015-08-31 | 삼성전자주식회사 | 실리콘 다이렉트 본딩(ｓｄｂ)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법 |
| US8476146B2 (en) * | 2010-12-03 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing wafer distortion through a low CTE layer |
| JP5853389B2 (ja) * | 2011-03-28 | 2016-02-09 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法。 |
| JP2013115307A (ja) * | 2011-11-30 | 2013-06-10 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物複合基板の製造方法 |
| US20140127857A1 (en) * | 2012-11-07 | 2014-05-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods |
| JP6300662B2 (ja) | 2014-06-20 | 2018-03-28 | オリンパス株式会社 | 半導体装置および半導体装置の製造方法 |
| CN220502678U (zh) | 2019-01-16 | 2024-02-20 | 株式会社村田制作所 | 具有腔体的硅基板以及使用了该硅基板的腔体soi基板 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0161740B1 (en) * | 1984-05-09 | 1991-06-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor substrate |
| JPH0618234B2 (ja) * | 1985-04-19 | 1994-03-09 | 日本電信電話株式会社 | 半導体基板の接合方法 |
| NL8501773A (nl) * | 1985-06-20 | 1987-01-16 | Philips Nv | Werkwijze voor het vervaardigen van halfgeleiderinrichtingen. |
| JPS6276646A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6276645A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 複合半導体結晶体構造 |
| JPS62154614A (ja) * | 1985-12-27 | 1987-07-09 | Toshiba Corp | 接合型半導体基板の製造方法 |
| NL8600216A (nl) * | 1986-01-30 | 1987-08-17 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| US4774196A (en) * | 1987-08-25 | 1988-09-27 | Siliconix Incorporated | Method of bonding semiconductor wafers |
| JPH02122148A (ja) * | 1988-10-31 | 1990-05-09 | Toto Ltd | 要求熱負荷小時の設定温度かさあげ機能を有する給湯機 |
-
1988
- 1988-07-14 JP JP63173701A patent/JP2685819B2/ja not_active Expired - Lifetime
-
1989
- 1989-03-30 US US07/330,492 patent/US4878957A/en not_active Expired - Lifetime
- 1989-03-31 KR KR1019890004184A patent/KR920007333B1/ko not_active IP Right Cessation
- 1989-03-31 EP EP89303219A patent/EP0335741B1/en not_active Expired - Lifetime
- 1989-03-31 DE DE68923894T patent/DE68923894T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68923894D1 (de) | 1995-09-28 |
| JPH01315159A (ja) | 1989-12-20 |
| KR920007333B1 (ko) | 1992-08-31 |
| EP0335741B1 (en) | 1995-08-23 |
| EP0335741A3 (en) | 1991-01-30 |
| DE68923894T2 (de) | 1996-04-18 |
| EP0335741A2 (en) | 1989-10-04 |
| US4878957A (en) | 1989-11-07 |
| KR890015358A (ko) | 1989-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP2717979B2 (ja) | 絶縁体上に薄い単結晶シリコン島状部を製造する方法 | |
| JPH07153835A (ja) | 接合式ｓｏｉ半導体装置及びその製造方法 | |
| US6387815B2 (en) | Method of manufacturing semiconductor substrate | |
| JPH0312775B2 (ja) | ||
| JPH0799239A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08505009A (ja) | ダイヤモンド上シリコンの回路構造物及びその製造方法 | |
| JPH0613456A (ja) | 半導体装置の製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH0488657A (ja) | 半導体装置とその製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JPS6358817A (ja) | 複合半導体結晶体構造 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JP2517182B2 (ja) | 半導体基板及びその製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP3016512B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
| JPH05175325A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH05235378A (ja) | Ｓｉ半導体装置とその製造方法 | |
| JPH03136346A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0645429A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |