KR890015358A - 반도체기판 및 그 제조방법 - Google Patents

반도체기판 및 그 제조방법 Download PDF

Info

Publication number
KR890015358A
KR890015358A KR1019890004184A KR890004184A KR890015358A KR 890015358 A KR890015358 A KR 890015358A KR 1019890004184 A KR1019890004184 A KR 1019890004184A KR 890004184 A KR890004184 A KR 890004184A KR 890015358 A KR890015358 A KR 890015358A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
silicon
semiconductor substrate
layers
Prior art date
Application number
KR1019890004184A
Other languages
English (en)
Other versions
KR920007333B1 (ko
Inventor
요시히로 야마구치
기미노리 와타나베
아키오 나카가와
가즈요시 후루가와
기요시 후쿠다
가츠지로 다자와
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890015358A publication Critical patent/KR890015358A/ko
Application granted granted Critical
Publication of KR920007333B1 publication Critical patent/KR920007333B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/159—Strain gauges

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

내용 없음

Description

반도체기판 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도(A) 내지 제 1 도(E)는 본 발명의 1실시예에 따른 유전체 분리형 직접접합실리콘 웨이퍼의 중요한 제조공정시에 얻어지는 구조체의 주요부 단면을 두시해 놓은 도면. 제 2 도는 초기에 준비된 한쌍의 실리콘기판을 직접접합함으로써 얻어지는 웨이퍼의 단면을 도시해 놓은 도면. 제 3 도는 제 2 도에 도시된 웨이퍼의 Ⅲ-Ⅲ선에 대한 단면구조를 도시해 놓은 도면.

Claims (12)

  1. 제 1 반도체층(10)과, 이 제 1 반도체층(10)과 접합되는 제 2 반도체층(12) 및, 상기 제1 및 제 2 반도체층(10)(12)사이에 삽입된 절연층(14b)으로 이루어짐과 더불어, 상기 제 1 반도체층(10)은 면방위가(100) 및 (110)중 어느하나인 제1실리콘층으로 되어 있고, 상기 제 2 반도체층(12)은 면방위가(111)인 제 2 실리콘층으로 되어 있는 것을 특징으로 하는 반도체기판.
  2. 제 1 항에 있어서, 상기 제 1 살리콘층(10)은 그 위에 집적회로소자가 형성되는 활성층으로 사용되고, 상기 제 2 실리콘층(12)은 상기 활성층을 지지하는 지지층으로 사용되는 것을 특징으로 하는 반도체기판.
  3. 제 1 항에 있어서, 상기 절연층(14b)이 산화실리콘박막으로 되어 있는 것을 특징으로 하는 반도체기판.
  4. 제 1 항에 있어서, 상호 접합된 상기 제1 및 제 2 반도체층(10)(12)은 그 제1 및 제 2 실리콘층이 접합된 후에 제거되게 되는 주변부분(20)을 갖추고 있는 것을 특징으로 하는 반도체기판.
  5. 제 4 항에 있어서, 상기 주변부분(20)이 제거된 제1 및 제 2 실리콘층(10')(20')이 부가적으로 형성된 방위면(24)을 갖추고 있는 것을 특징으로 하는 반도체기판.
  6. 면방위가(100)이나 (110)중 어느 하나인 제 1 실리콘층으로 된 제 1 반도체층(10)상에 절연층(14a, 14b)을 형성하는 공정과, 면방위가(111)인 제 2 실리콘층으로 된 제 2 반도체층(12)을 그 사이에 절연층(14b)을 삽입시키면서 상기 제 1 반도체층(10)과 접합시켜 접합된 기판(16)을 형성하는 공정 및, 상기 접합된 기판(16)의 주변부분(20)을 제거하는 공정을 구비하는 것을 특징으로 하는 반도체기판 제조방법.
  7. 제 6 항에 있어서, 상기 제1 및 제 2 실리콘층(10)(12)이 각각 초기에 형성된 방위면(18)을 갖추고 있는 것을 특징으로 하는 반도체기판의 제조방법.
  8. 제 7 항에 있어서, 상기 초기에 형성된 방위면(18)을 상기 접합된 기판(16)의 주변부를 제거할 때에 제거하는 것을 특징으로 하는 반도체기판의 제조방법.
  9. 제 8 항에 있어서, 상기 가공된 기판(16')에 방위면를 부가적으로 형성하는 공정이 추가로 구비되어 있는 것을 특징으로 하는 반도체기판의 제조방법.
  10. 제 9 항에 있어서, 상기 제 1 실리콘층(10)의 그 노출된 표면을 연마하여 그 두께를 감소시키는 것을 특징으로 하는 반도체기판의 제조방법.
  11. 제 10 항에 있어서, 상기 제 1 실리콘층(10)이 그 연마된 표면상에 집적회로소자를 형성하여 그 제 1 실리콘층(10)을 활성층으로서 사용하도록 되어 있는 것을 특징으로 하는 반도체기판의 제조방법.
  12. 제 11 항에 있어서, 상기 제 1 실리콘층(10)의 상기 연마된 표면내에 상기 집적회로소자의 절연분리층으로서 기능하는 절연층(36)(38)을 매립하는 것을 특징으로 하는 반도체기판의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890004184A 1988-03-31 1989-03-31 반도체기판 및 그 제조방법 KR920007333B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP63-78714 1988-03-31
JP7871488 1988-03-31
JP88-78714 1988-03-31
JP63173701A JP2685819B2 (ja) 1988-03-31 1988-07-14 誘電体分離半導体基板とその製造方法
JP88-173701 1988-07-14
JP63-173701 1988-07-14

Publications (2)

Publication Number Publication Date
KR890015358A true KR890015358A (ko) 1989-10-30
KR920007333B1 KR920007333B1 (ko) 1992-08-31

Family

ID=26419764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890004184A KR920007333B1 (ko) 1988-03-31 1989-03-31 반도체기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US4878957A (ko)
EP (1) EP0335741B1 (ko)
JP (1) JP2685819B2 (ko)
KR (1) KR920007333B1 (ko)
DE (1) DE68923894T2 (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JPH0636414B2 (ja) * 1989-08-17 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
DD290077A5 (de) * 1989-12-15 1991-05-16 Adw Der Ddr,De Verfahren zum bonden von halbleitersubstraten
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
JP2777920B2 (ja) * 1989-12-20 1998-07-23 富士通株式会社 半導体装置及びその製造方法
US5250836A (en) * 1989-12-20 1993-10-05 Fujitsu Limited Semiconductor device having silicon-on-insulator structure
JP2712690B2 (ja) * 1990-01-16 1998-02-16 富士電機株式会社 素子分離溝を有する半導体装置の製造方法
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
US5034343A (en) * 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JP3190057B2 (ja) * 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
US5172205A (en) * 1990-09-26 1992-12-15 Nissan Motor Co., Ltd. Piezoresistive semiconductor device suitable for use in a pressure sensor
JPH0775245B2 (ja) * 1990-11-16 1995-08-09 信越半導体株式会社 誘電体分離基板及びその製造方法
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
DE4114660C2 (de) * 1991-05-06 1997-09-18 Telefunken Microelectron Verfahren zur Herstellung glaspassivierter Halbleiterbauelemente
DE4115046A1 (de) * 1991-05-08 1992-11-12 Fraunhofer Ges Forschung Direktes substratbonden
US5250837A (en) * 1991-05-17 1993-10-05 Delco Electronics Corporation Method for dielectrically isolating integrated circuits using doped oxide sidewalls
US5250461A (en) * 1991-05-17 1993-10-05 Delco Electronics Corporation Method for dielectrically isolating integrated circuits using doped oxide sidewalls
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
JP2799254B2 (ja) * 1991-07-11 1998-09-17 三菱電機株式会社 半導体装置の製造方法
JP3017860B2 (ja) * 1991-10-01 2000-03-13 株式会社東芝 半導体基体およびその製造方法とその半導体基体を用いた半導体装置
EP0536790B1 (en) * 1991-10-11 2004-03-03 Canon Kabushiki Kaisha Method for producing semiconductor articles
US6909146B1 (en) 1992-02-12 2005-06-21 Intersil Corporation Bonded wafer with metal silicidation
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
US5369304A (en) * 1992-08-14 1994-11-29 Motorola, Inc. Conductive diffusion barrier of titanium nitride in ohmic contact with a plurality of doped layers therefor
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
DE4333661C1 (de) * 1993-10-01 1995-02-16 Daimler Benz Ag Halbleiterbauelement mit hoher Durchbruchsspannung
EP0661735B1 (en) * 1993-12-29 2001-03-07 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Process for the manufacturing of integrated circuits, particularly of intelligent power semiconductor devices
US6104078A (en) * 1994-03-09 2000-08-15 Denso Corporation Design for a semiconductor device having elements isolated by insulating regions
JPH07297377A (ja) * 1994-04-21 1995-11-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0837286A (ja) * 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
JP2755185B2 (ja) * 1994-11-07 1998-05-20 日本電気株式会社 Ｓｏｉ基板
JPH08264643A (ja) * 1995-03-23 1996-10-11 Ube Ind Ltd 複合半導体基板
JP3378135B2 (ja) * 1996-02-02 2003-02-17 三菱電機株式会社 半導体装置とその製造方法
DE19741971A1 (de) * 1997-09-23 1999-04-01 Siemens Ag Verfahren zum Herstellen Direct-Wafer-Bond Si/Si02/Si-Substrate
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4521542B2 (ja) * 1999-03-30 2010-08-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体基板
EP1065734B1 (en) * 1999-06-09 2009-05-13 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof.
US6476462B2 (en) * 1999-12-28 2002-11-05 Texas Instruments Incorporated MOS-type semiconductor device and method for making same
CA2482258A1 (en) * 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US6603916B1 (en) 2001-07-26 2003-08-05 Lightwave Microsystems Corporation Lightwave circuit assembly having low deformation balanced sandwich substrate
US7153757B2 (en) * 2002-08-29 2006-12-26 Analog Devices, Inc. Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7023055B2 (en) * 2003-10-29 2006-04-04 International Business Machines Corporation CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
TWI220415B (en) * 2003-11-04 2004-08-21 Benq Corp Fluid eject device and method of fabricating the same
US7186622B2 (en) * 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
US7298009B2 (en) * 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
CN100468029C (zh) * 2005-03-03 2009-03-11 清华大学 标准漏孔及其制作方法
EP1864317A1 (en) * 2005-03-29 2007-12-12 S.O.I.Tec Silicon on Insulator Technologies Hybrid fully soi-type multilayer structure
US8530355B2 (en) 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
US20070190795A1 (en) * 2006-02-13 2007-08-16 Haoren Zhuang Method for fabricating a semiconductor device with a high-K dielectric
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate
JP5256625B2 (ja) * 2007-03-05 2013-08-07 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの評価方法
KR101548173B1 (ko) * 2008-09-18 2015-08-31 삼성전자주식회사 실리콘 다이렉트 본딩(ｓｄｂ)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법
US8476146B2 (en) * 2010-12-03 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing wafer distortion through a low CTE layer
JP5853389B2 (ja) * 2011-03-28 2016-02-09 ソニー株式会社 半導体装置及び半導体装置の製造方法。
JP2013115307A (ja) * 2011-11-30 2013-06-10 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板の製造方法
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
JP6300662B2 (ja) * 2014-06-20 2018-03-28 オリンパス株式会社 半導体装置および半導体装置の製造方法
CN220502678U (zh) 2019-01-16 2024-02-20 株式会社村田制作所 具有腔体的硅基板以及使用了该硅基板的腔体soi基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3583183D1 (de) * 1984-05-09 1991-07-18 Toshiba Kawasaki Kk Verfahren zur herstellung eines halbleitersubstrates.
JPH0618234B2 (ja) * 1985-04-19 1994-03-09 日本電信電話株式会社 半導体基板の接合方法
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JPS6276645A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 複合半導体結晶体構造
JPS6276646A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体装置の製造方法
JPS62154614A (ja) * 1985-12-27 1987-07-09 Toshiba Corp 接合型半導体基板の製造方法
NL8600216A (nl) * 1986-01-30 1987-08-17 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4774196A (en) * 1987-08-25 1988-09-27 Siliconix Incorporated Method of bonding semiconductor wafers
JPH02122148A (ja) * 1988-10-31 1990-05-09 Toto Ltd 要求熱負荷小時の設定温度かさあげ機能を有する給湯機

Also Published As

Publication number Publication date
DE68923894T2 (de) 1996-04-18
DE68923894D1 (de) 1995-09-28
KR920007333B1 (ko) 1992-08-31
EP0335741A3 (en) 1991-01-30
US4878957A (en) 1989-11-07
EP0335741A2 (en) 1989-10-04
JP2685819B2 (ja) 1997-12-03
EP0335741B1 (en) 1995-08-23
JPH01315159A (ja) 1989-12-20

Similar Documents

Publication Publication Date Title
KR890015358A (ko) 반도체기판 및 그 제조방법
KR950009977A (ko) 절연막상에 형성된 단결정 반도체막을 갖는 다층구조체 및 그 제조방법
JPH09181019A (ja) 本体内の関連した素子、特に電子素子の分離方法
EP0371862A3 (en) Method of forming a nonsilicon semiconductor on insulator structure
KR900003968A (ko) 반도체 소자 제조 방법
KR890012364A (ko) 복합 반도체 결정체
KR960002872A (ko) Soi 기판 및 그 제조 방법
KR920008983A (ko) 반도체 압력센서 및 그 제조방법
KR870003575A (ko) 반도체장치의 형성방법
JPS54116888A (en) Manufacture of dielectric separate substrate
US3902936A (en) Germanium bonded silicon substrate and method of manufacture
KR970012965A (ko) Soi 웨이퍼 및 그의 제조 방법
JPS6354740A (ja) 集積回路基板の製造方法
JPH0945882A (ja) 半導体基板及びその製造方法
KR920003408A (ko) 반도체 기판의 제조 방법
DE60123709D1 (de) Herstellungsverfahren einer hybriden integrierten schaltung mit einem halbleiterbauelement und einem piezoelektrischen filter
KR850002696A (ko) 유전체 격리 구조를 가진 보상 반도체 장치를 제조 하는 방법
KR920022452A (ko) 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법
KR970017918A (ko) 고주파 회로 장치 및 그의 제조 방법
JPS61133641A (ja) 半導体装置の製造方法
JPH04356961A (ja) 半導体基板及びその製造方法
KR970003807A (ko) 도전층을 포함하는 소자분리구조를 갖는 반도체장치 및 그 제조방법
JP3086958B2 (ja) 半導体装置の製造方法
KR960002885A (ko) 반도체 집적 회로 구조 및 그 제조 방법
JPS63202034A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080725

Year of fee payment: 17

EXPY Expiration of term