JP2777920B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2777920B2 JP2777920B2 JP1328303A JP32830389A JP2777920B2 JP 2777920 B2 JP2777920 B2 JP 2777920B2 JP 1328303 A JP1328303 A JP 1328303A JP 32830389 A JP32830389 A JP 32830389A JP 2777920 B2 JP2777920 B2 JP 2777920B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- trench
- semiconductor device
- element forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔概要〕 SOI基板を用いた半導体装置及びその製造方法の改良
に関し、 SOI基板にトレンチを形成しても、オーバ・ハング部
分の発生、或いは、素子形成基板と支持基板との剥離な
どがないようにすることを目的とし、 素子形成基板と支持基板とを分離絶縁膜を介して積層
した構成の半導体基板を形成し、表面から少なくとも該
分離絶縁膜内に達するトレンチを形成し、該トレンチ内
に表出された該半導体基板面に該トレンチを形成したこ
とに依って生成されるダメージ層を除去し、該ダメージ
層を除去した跡を埋め且つ該ダメージ層を除去した為に
突出した前記分離絶縁膜の端面が略同一面をなす程度の
厚さにした絶縁膜を形成するよう構成する。
に関し、 SOI基板にトレンチを形成しても、オーバ・ハング部
分の発生、或いは、素子形成基板と支持基板との剥離な
どがないようにすることを目的とし、 素子形成基板と支持基板とを分離絶縁膜を介して積層
した構成の半導体基板を形成し、表面から少なくとも該
分離絶縁膜内に達するトレンチを形成し、該トレンチ内
に表出された該半導体基板面に該トレンチを形成したこ
とに依って生成されるダメージ層を除去し、該ダメージ
層を除去した跡を埋め且つ該ダメージ層を除去した為に
突出した前記分離絶縁膜の端面が略同一面をなす程度の
厚さにした絶縁膜を形成するよう構成する。
本発明は、SOI（silicon on insulator）基板を用い
た半導体装置及びその製造方法の改良に関する。
た半導体装置及びその製造方法の改良に関する。
SOIB基板を用いた半導体装置は、トレンチ素子分離構
造を採ることに依って、素子間を完全に分離することが
可能であり、放射線耐性の向上、ラッチ・アップの防
止、基板容量低減に依る高スピード化などが可能であ
る。
造を採ることに依って、素子間を完全に分離することが
可能であり、放射線耐性の向上、ラッチ・アップの防
止、基板容量低減に依る高スピード化などが可能であ
る。
然しながら、SOI基板にトレンチを形成した場合、結
晶の面から見た特性、或いは、電気的な面から見た特性
に劣化を生じ、特に、貼り合わせに依って作製したSOI
基板にトレンチを形成した場合には問題が起き易い。
晶の面から見た特性、或いは、電気的な面から見た特性
に劣化を生じ、特に、貼り合わせに依って作製したSOI
基板にトレンチを形成した場合には問題が起き易い。
第21図は貼り合わせに依って作製したSOI基板にトレ
ンチを形成する場合を説明する為の工程要所に於ける半
導体装置の要部切断側面図を表している。
ンチを形成する場合を説明する為の工程要所に於ける半
導体装置の要部切断側面図を表している。
図に於いて、１は素子形成基板、２は二酸化シリコン
からなる素子形成基板側絶縁膜（第一の絶縁膜）、３は
支持基板、４は二酸化シリコンからなる支持基板側絶縁
膜（第二の絶縁膜）、５はトレンチ、６は接合面をそれ
ぞれ示している。
からなる素子形成基板側絶縁膜（第一の絶縁膜）、３は
支持基板、４は二酸化シリコンからなる支持基板側絶縁
膜（第二の絶縁膜）、５はトレンチ、６は接合面をそれ
ぞれ示している。
この半導体装置を製造するには、 （１） シリコンからなる素子形成基板１の表面に二酸
化シリコンからなる絶縁膜２を形成し、また、同じくシ
リコンからなる支持基板３の表面に二酸化シリコンから
なる絶縁膜４を形成する。
化シリコンからなる絶縁膜２を形成し、また、同じくシ
リコンからなる支持基板３の表面に二酸化シリコンから
なる絶縁膜４を形成する。
（２） 絶縁膜２及び４を対向させて素子形成基板１と
支持基板３とを貼り合わせる。
支持基板３とを貼り合わせる。
（３） 素子形成基板１の裏面側を研摩して適宜の厚
さ、例えば0.1〜10〔μｍ〕の範囲で選択される厚さに
する。
さ、例えば0.1〜10〔μｍ〕の範囲で選択される厚さに
する。
（４） 通常のフォト・リソグラフィ技術に於けるレジ
スト・プロセスとエッチング・ガスをCl2（シリコン・
エッチング用）或いはCF4＋CHF3（二酸化シリコン・エ
ッチング用）とするドライ・エッチング法を適用するこ
とに依り、素子形成基板１と絶縁膜２及び４を選択的に
エッチングしてトレンチ５を形成する。尚、この段階で
は、トレンチ５は前記レジスト・プロセスで形成された
フォト・レジスト・マスクで画定されたパターンを概ね
維持している。
スト・プロセスとエッチング・ガスをCl2（シリコン・
エッチング用）或いはCF4＋CHF3（二酸化シリコン・エ
ッチング用）とするドライ・エッチング法を適用するこ
とに依り、素子形成基板１と絶縁膜２及び４を選択的に
エッチングしてトレンチ５を形成する。尚、この段階で
は、トレンチ５は前記レジスト・プロセスで形成された
フォト・レジスト・マスクで画定されたパターンを概ね
維持している。
（５） 前記（４）に於いて行なったエッチングに起因
する残渣或いはダメージを除去する為のフッ酸系の薬品
で処理する。尚、この段階を経ると、絶縁膜２及び４が
サイド・エッチングされ、トレンチ５は、図示されてい
るように、下部で拡がってしまう。
する残渣或いはダメージを除去する為のフッ酸系の薬品
で処理する。尚、この段階を経ると、絶縁膜２及び４が
サイド・エッチングされ、トレンチ５は、図示されてい
るように、下部で拡がってしまう。
前記したように、従来の技術では、トレンチ５を形成
した後、フッ酸系薬品に依る処理を行なう必要があり、
その工程を経ると、絶縁膜２及び４がサイド・エッチン
グされるから、素子形成基板１には、オーバ・ハング部
分1Aが生成される。
した後、フッ酸系薬品に依る処理を行なう必要があり、
その工程を経ると、絶縁膜２及び４がサイド・エッチン
グされるから、素子形成基板１には、オーバ・ハング部
分1Aが生成される。
この従来の技術を実施した場合、オーバ・ハング部分
1Aに於ける角部1Bにはストレスや電界が集中して結晶欠
陥や絶縁不良を発生する。
1Aに於ける角部1Bにはストレスや電界が集中して結晶欠
陥や絶縁不良を発生する。
また、貼り合わせに依って作製したSOI基板に独特な
ことではあるが、フッ酸系薬品に依る処理を行なってい
る間に素子形成基板１と支持基板３とが接合面６に於い
て剥離してしまう旨の欠点がある。
ことではあるが、フッ酸系薬品に依る処理を行なってい
る間に素子形成基板１と支持基板３とが接合面６に於い
て剥離してしまう旨の欠点がある。
本発明は、SOI基板にトレンチを形成しても、オーバ
・ハング部分の発生、或いは、素子形成基板と支持基板
との剥離などがないようにする。
・ハング部分の発生、或いは、素子形成基板と支持基板
との剥離などがないようにする。
本発明に依る半導体装置及びその製造方法に於いて
は、分離絶縁膜（例えば絶縁膜2,4,7など）で表面側の
素子形成基板（例えば素子形成基板１）並びに裏面側の
支持基板（例えば支持基板３）とに分離された半導体基
板と、表面から少なくとも該分離絶縁膜内に達するトレ
ンチ（例えばトレンチ５）と、該トレンチ内に表出され
た前記半導体基板面に生成されるダメージ層（例えばダ
メージ層11）を除去した跡を埋め且つ該トレンチ内に表
出された前記分離絶縁膜の端面と略同一面をなす厚さに
形成された絶縁膜（例えば絶縁膜12,13など）とを備え
るか、或いは、素子形成基板と支持基板とを分離絶縁膜
を介して積層した構成の半導体基板を形成する工程と、
次いで、表面から少なくとも該分離絶縁膜内に達するト
レンチを形成する工程と、次いで、該トレンチ内に表出
された該半導体基板面に該トレンチを形成したことに依
って生成されたダメージ層を除去する工程と、次いで、
該ダメージ層を除去した跡を埋め且つ該ダメージ層を除
去した為に突出した前記分離絶縁膜の端面が略同一面を
なす程度の厚さにした絶縁膜を形成する工程とを含んで
なる 〔作用〕 前記手段を採ることに依り、素子形成基板が分離絶縁
膜に対してオーバ・ハングすることはなくなり、従っ
て、素子形成基板にストレスや電界が集中することはな
くなり、結晶欠陥やリーク電流の発生が防止され、特性
良好な半導体装置を得ることができる。
は、分離絶縁膜（例えば絶縁膜2,4,7など）で表面側の
素子形成基板（例えば素子形成基板１）並びに裏面側の
支持基板（例えば支持基板３）とに分離された半導体基
板と、表面から少なくとも該分離絶縁膜内に達するトレ
ンチ（例えばトレンチ５）と、該トレンチ内に表出され
た前記半導体基板面に生成されるダメージ層（例えばダ
メージ層11）を除去した跡を埋め且つ該トレンチ内に表
出された前記分離絶縁膜の端面と略同一面をなす厚さに
形成された絶縁膜（例えば絶縁膜12,13など）とを備え
るか、或いは、素子形成基板と支持基板とを分離絶縁膜
を介して積層した構成の半導体基板を形成する工程と、
次いで、表面から少なくとも該分離絶縁膜内に達するト
レンチを形成する工程と、次いで、該トレンチ内に表出
された該半導体基板面に該トレンチを形成したことに依
って生成されたダメージ層を除去する工程と、次いで、
該ダメージ層を除去した跡を埋め且つ該ダメージ層を除
去した為に突出した前記分離絶縁膜の端面が略同一面を
なす程度の厚さにした絶縁膜を形成する工程とを含んで
なる 〔作用〕 前記手段を採ることに依り、素子形成基板が分離絶縁
膜に対してオーバ・ハングすることはなくなり、従っ
て、素子形成基板にストレスや電界が集中することはな
くなり、結晶欠陥やリーク電流の発生が防止され、特性
良好な半導体装置を得ることができる。
第１図乃至第３図は本発明一実施例を解説する為の工
程要所に於ける半導体装置の要部切断側面図であって、
以下、これ等の図を参照して説明する。尚、第21図に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。
程要所に於ける半導体装置の要部切断側面図であって、
以下、これ等の図を参照して説明する。尚、第21図に於
いて用いた記号と同記号は同部分を表すか或いは同じ意
味を持つものとする。
第１図参照 １−（１） 通常の技法を適用することに依り、厚さ例えば0.5
〔μｍ〕程度の二酸化シリコンからなる絶縁膜２を有す
るシリコンからなる素子形成基板１と同じく厚さ例えば
0.5〔μｍ〕程度の二酸化シリコンからなる絶縁膜４を
有するシリコンからなる支持基板３とを貼り合わせる。
尚、絶縁膜２及び４の厚さは、例えば、0.1〔μｍ〕乃
至10〔μｍ〕の範囲で選択して良い。
〔μｍ〕程度の二酸化シリコンからなる絶縁膜２を有す
るシリコンからなる素子形成基板１と同じく厚さ例えば
0.5〔μｍ〕程度の二酸化シリコンからなる絶縁膜４を
有するシリコンからなる支持基板３とを貼り合わせる。
尚、絶縁膜２及び４の厚さは、例えば、0.1〔μｍ〕乃
至10〔μｍ〕の範囲で選択して良い。
１−（２） 例えばラビング法及び研摩法を適用することに依り、
素子形成基板１の薄層化を行なって、厚さ例えば１〔μ
ｍ〕程度にする。
素子形成基板１の薄層化を行なって、厚さ例えば１〔μ
ｍ〕程度にする。
１−（３） フォト・リソグラフィ技術に於けるレジスト・プロセ
ス及びエッチング・ガスをCl2（シリコン・エッチング
用）或いはCF4＋CHF3（二酸化シリコン・エッチング
用）とする反応性イオン・エッチング（reactive ion e
tching:RIE）法を適用することに依り、素子形成基板
１、絶縁膜２、絶縁膜４、支持基板３のエッチングを行
なって、素子形成基板１の表面から支持基板３内に達す
るトレンチ５を形成する。
ス及びエッチング・ガスをCl2（シリコン・エッチング
用）或いはCF4＋CHF3（二酸化シリコン・エッチング
用）とする反応性イオン・エッチング（reactive ion e
tching:RIE）法を適用することに依り、素子形成基板
１、絶縁膜２、絶縁膜４、支持基板３のエッチングを行
なって、素子形成基板１の表面から支持基板３内に達す
るトレンチ５を形成する。
このようにすると、トレンチ５内に表出されている素
子形成基板１及び支持基板３の表面にはダメージ層11が
生成される。
子形成基板１及び支持基板３の表面にはダメージ層11が
生成される。
第２図参照 ２−（１） エッチャントは、例えば、HF/HNO3とするウエット・
エッチング法を適用することに依り、ダメージ層11のエ
ッチングを行なって除去する。尚、エッチング量を例え
ば図示されているようにｘとすると、この場合、例えば
ｘ＝500〔Å〕程度にして良い。
エッチング法を適用することに依り、ダメージ層11のエ
ッチングを行なって除去する。尚、エッチング量を例え
ば図示されているようにｘとすると、この場合、例えば
ｘ＝500〔Å〕程度にして良い。
この工程に於いては、シリコンからなる素子形成基板
１及び支持基板３のみがエッチングされ、絶縁膜２及び
４は殆ど影響を受けないことから、接合面６に於いて剥
離が生ずることは皆無である。
１及び支持基板３のみがエッチングされ、絶縁膜２及び
４は殆ど影響を受けないことから、接合面６に於いて剥
離が生ずることは皆無である。
ここで、HF/HNO3以外でシリコンのみをエッチングす
るエッチャントを例示すると、 HF/HNO3/H2O2/Br2 HF/HNO3/H2O2/CrO3 HF/HNO3/H2O2/H2SO4 HF/HNO3/H2O2 HF/HNO3/H3PO4 HF/H3PO4 などである。尚、因みに、二酸化シリコンのみをエッチ
ングするエッチャントとしては、 H2O/HF H2O/HF/H3PO4 H2O/HF/NH4F が在り、ここでは、このようなエッチャントは用いな
い。
るエッチャントを例示すると、 HF/HNO3/H2O2/Br2 HF/HNO3/H2O2/CrO3 HF/HNO3/H2O2/H2SO4 HF/HNO3/H2O2 HF/HNO3/H3PO4 HF/H3PO4 などである。尚、因みに、二酸化シリコンのみをエッチ
ングするエッチャントとしては、 H2O/HF H2O/HF/H3PO4 H2O/HF/NH4F が在り、ここでは、このようなエッチャントは用いな
い。
第３図参照 ３−（１） 熱酸化法を適用することに依り、トレンチ５内の酸化
を行なって二酸化シリコンからなる絶縁膜12及び13を形
成する。尚、この場合、酸化量を工程２−（１）に於け
る素子形成基板１及び支持基板３のエッチング量ｘの二
倍、即ち、2xとすると、トレンチ５内の側壁は略平坦に
なり、絶縁膜２並びに４の端部が顕著に突出した状態に
なったり、陥落した状態になることはない。尚、2x＝10
00〔Å〕であることは勿論である。
を行なって二酸化シリコンからなる絶縁膜12及び13を形
成する。尚、この場合、酸化量を工程２−（１）に於け
る素子形成基板１及び支持基板３のエッチング量ｘの二
倍、即ち、2xとすると、トレンチ５内の側壁は略平坦に
なり、絶縁膜２並びに４の端部が顕著に突出した状態に
なったり、陥落した状態になることはない。尚、2x＝10
00〔Å〕であることは勿論である。
このようにして得られたトレンチ５は、素子間分離構
造を形成するのに利用したり、或いは、ダイナミック・
ランダム・アクセス・メモリ（dynamic random access
memory:DRAM）の情報蓄積キャパシタを形成するのに利
用することができるのは云うまでもない。
造を形成するのに利用したり、或いは、ダイナミック・
ランダム・アクセス・メモリ（dynamic random access
memory:DRAM）の情報蓄積キャパシタを形成するのに利
用することができるのは云うまでもない。
前記したところから明らかであるが、本発明に於いて
は、トレンチ５を形成した後は、二酸化シリコンからな
る絶縁膜２並びに４は、殆ど、或いは、全くエッチング
されることがなく、シリコンからなる素子形成基板１及
び支持基板３のみがエッチングされるのであるから、素
子形成基板１にオーバ・ハング部分を生ずることは皆無
であり、また、それ等基板１並びに３が剥離することも
ない。
は、トレンチ５を形成した後は、二酸化シリコンからな
る絶縁膜２並びに４は、殆ど、或いは、全くエッチング
されることがなく、シリコンからなる素子形成基板１及
び支持基板３のみがエッチングされるのであるから、素
子形成基板１にオーバ・ハング部分を生ずることは皆無
であり、また、それ等基板１並びに３が剥離することも
ない。
第１図乃至第３図について説明した実施例に関連し、
トレンチ５の深さが接合面６を越えない実施例について
説明する。
トレンチ５の深さが接合面６を越えない実施例について
説明する。
第４図はトレンチ５の深さが接合面６を越えない実施
例を説明する為の工程要所に於ける半導体装置の要部切
断側面図を表し、第１図乃至第３図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
例を説明する為の工程要所に於ける半導体装置の要部切
断側面図を表し、第１図乃至第３図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
この場合は、トレンチ５を形成したことに依るダメー
ジ層11は素子形成基板１の側壁にのみ生成されるので、
それを除去した後、絶縁膜12を形成すれば、素子形成基
板１にオーバ・ハングが形成されないことに依る利点を
享受することができ、勿論、素子形成基板１と支持基板
３との剥離問題は本質的に存在しない。尚、トレンチ５
の深さとしては、接合面６を越えても絶縁膜４は貫通し
ない程度にするなど任意に定めて良い。
ジ層11は素子形成基板１の側壁にのみ生成されるので、
それを除去した後、絶縁膜12を形成すれば、素子形成基
板１にオーバ・ハングが形成されないことに依る利点を
享受することができ、勿論、素子形成基板１と支持基板
３との剥離問題は本質的に存在しない。尚、トレンチ５
の深さとしては、接合面６を越えても絶縁膜４は貫通し
ない程度にするなど任意に定めて良い。
第５図乃至第７図は本発明に於ける他の実施例を解説
する為の工程要所に於ける半導体装置の要部切断側面図
であって、以下、これ等の図を参照しつつ説明する。
尚、第１図乃至第３図に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。尚、本
実施例は、貼り合わせに依るSOI基板でなく、SIMOX（se
paration by implanted oxigen）法或いは再結晶化法に
依って得られたSOI基板を用いた半導体装置を対象とし
ている。
する為の工程要所に於ける半導体装置の要部切断側面図
であって、以下、これ等の図を参照しつつ説明する。
尚、第１図乃至第３図に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。尚、本
実施例は、貼り合わせに依るSOI基板でなく、SIMOX（se
paration by implanted oxigen）法或いは再結晶化法に
依って得られたSOI基板を用いた半導体装置を対象とし
ている。
第５図参照 ５−（１） SIMOX法或いは再結晶化法を適用することに依って得
られたSOI基板を用意する。
られたSOI基板を用意する。
SIMOX法を適用して得られるSOI基板は、シリコン半導
体基板に加速エネルギなどを制御して酸素イオンの打ち
込みを行なって、シリコン半導体基板内に二酸化シリコ
ンからなる絶縁膜７を形成したものであり、図では便宜
上、絶縁膜７で分離されたシリコン半導体基板の表面側
を前記実施例と同様に素子形成基板１とし、また、裏面
側を支持基板３と表示してある。
体基板に加速エネルギなどを制御して酸素イオンの打ち
込みを行なって、シリコン半導体基板内に二酸化シリコ
ンからなる絶縁膜７を形成したものであり、図では便宜
上、絶縁膜７で分離されたシリコン半導体基板の表面側
を前記実施例と同様に素子形成基板１とし、また、裏面
側を支持基板３と表示してある。
再結晶化法を適用して得られるSOI基板は、シリコン
半導体基板上に二酸化シリコンからなる絶縁膜７と多結
晶シリコン膜を積層して形成し、レーザ・ビームなどエ
ネルギ・ビームを照射して該多結晶シリコン膜を単結晶
化したものであり、この場合も便宜上、単結晶シリコン
膜を素子形成基板１とし、また、絶縁膜７の下に在るシ
リコン半導体基板を支持基板３と呼ぶことにする。
半導体基板上に二酸化シリコンからなる絶縁膜７と多結
晶シリコン膜を積層して形成し、レーザ・ビームなどエ
ネルギ・ビームを照射して該多結晶シリコン膜を単結晶
化したものであり、この場合も便宜上、単結晶シリコン
膜を素子形成基板１とし、また、絶縁膜７の下に在るシ
リコン半導体基板を支持基板３と呼ぶことにする。
本実施例の場合、素子形成基板１は、研摩などに依っ
て薄層化しなくても、予め適切な厚さに設定しておくこ
とが可能であるのは云うまでもない。
て薄層化しなくても、予め適切な厚さに設定しておくこ
とが可能であるのは云うまでもない。
５−（２） フォト・リソグラフィ技術に於けるレジスト・プロセ
ス及びエッチング・ガスをCl2或いはCF4＋CHF3とするRI
E法を適用することに依り、素子形成基板１及び絶縁膜
７のエッチングを行なって、素子形成基板１の表面から
絶縁膜７内に達するトレンチ５を形成する。
ス及びエッチング・ガスをCl2或いはCF4＋CHF3とするRI
E法を適用することに依り、素子形成基板１及び絶縁膜
７のエッチングを行なって、素子形成基板１の表面から
絶縁膜７内に達するトレンチ５を形成する。
この場合も、トレンチ５内に表出されている素子形成
基板１の表面にはダメージ層11が生成される。
基板１の表面にはダメージ層11が生成される。
第６図参照 ６−（１） エッチャントを、例えば、HF/HNO3とするウエット・
エッチング法を適用することに依り、ダメージ層11のエ
ッチングを行なって除去する。尚、この場合のエッチン
グ量は例えば500〔Å〕程度である。
エッチング法を適用することに依り、ダメージ層11のエ
ッチングを行なって除去する。尚、この場合のエッチン
グ量は例えば500〔Å〕程度である。
この工程に於いては、シリコンからなる素子形成基板
１のみがエッチングされ、絶縁膜７は殆ど影響を受けな
いことから、素子形成基板１にオーバ・ハングを生ずる
ことはない。
１のみがエッチングされ、絶縁膜７は殆ど影響を受けな
いことから、素子形成基板１にオーバ・ハングを生ずる
ことはない。
第７図参照 ７−（１） 熱酸化法を適用することに依り、トレンチ５内の酸化
を行なって二酸化シリコンからなる絶縁膜12を形成す
る。尚、この場合も、酸化量を工程６−（１）に於ける
素子形成基板１のエッチング量の二倍とすると、トレン
チ５内の側壁は略平坦になり、絶縁膜７の端部が顕著に
突出した状態になったり、陥没した状態になることはな
い。尚、絶縁膜12の厚さは、例えば1000〔Å〕程度であ
る。
を行なって二酸化シリコンからなる絶縁膜12を形成す
る。尚、この場合も、酸化量を工程６−（１）に於ける
素子形成基板１のエッチング量の二倍とすると、トレン
チ５内の側壁は略平坦になり、絶縁膜７の端部が顕著に
突出した状態になったり、陥没した状態になることはな
い。尚、絶縁膜12の厚さは、例えば1000〔Å〕程度であ
る。
このようにして得られたトレンチ５は、さきの実施例
に於いて得られたトレンチ５と同様、素子間分離構造を
形成するのに利用したり、或いは、DRAMの情報蓄積キャ
パシタを形成するのに利用することができる。
に於いて得られたトレンチ５と同様、素子間分離構造を
形成するのに利用したり、或いは、DRAMの情報蓄積キャ
パシタを形成するのに利用することができる。
第８図はトレンチ５の深さが絶縁膜７を越えた実施例
を説明する為の工程要所に於ける半導体装置の要部切断
側面図を表し、第１図乃至第７図に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。
を説明する為の工程要所に於ける半導体装置の要部切断
側面図を表し、第１図乃至第７図に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。
この場合は、トレンチ５を形成したことに依るダメー
ジ層11は、第１図乃至第３図について説明した実施例と
同様、支持基板３にも生成されるので、それを除去した
後、絶縁膜12及び13を形成すれば、素子形成基板１にオ
ーバ・ハングが形成されないことに依る利点を享受する
ことができ、勿論、素子形成基板１と支持基板３との剥
離問題は本質的に存在しない。
ジ層11は、第１図乃至第３図について説明した実施例と
同様、支持基板３にも生成されるので、それを除去した
後、絶縁膜12及び13を形成すれば、素子形成基板１にオ
ーバ・ハングが形成されないことに依る利点を享受する
ことができ、勿論、素子形成基板１と支持基板３との剥
離問題は本質的に存在しない。
第９図は一実施例を説明する為の半導体装置の要部切
断側面図を表し、第１図乃至第８図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
断側面図を表し、第１図乃至第８図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
図に於いて、14はトレンチ５内を埋める多結晶シリコ
ン層、15は多結晶シリコン層14を覆う二酸化シリコンか
らなる絶縁膜をそれぞれ示している。
ン層、15は多結晶シリコン層14を覆う二酸化シリコンか
らなる絶縁膜をそれぞれ示している。
本実施例では、二酸化シリコンからなる絶縁膜を有す
るシリコン半導体基板を貼り合わせてなるSOIB基板を用
い、トレンチ５は接合面６を越えているが、支持基板３
には達していない構成になっている。
るシリコン半導体基板を貼り合わせてなるSOIB基板を用
い、トレンチ５は接合面６を越えているが、支持基板３
には達していない構成になっている。
図示されたトレンチ・アイソレーションの構成は普遍
的な標準形式のものである。
的な標準形式のものである。
第10図は一実施例を説明する為の半導体装置の要部切
断側面図を表し、第１図乃至第９図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
断側面図を表し、第１図乃至第９図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
図に於いて、16は窒化シリコンからなる絶縁膜を示し
ている。
ている。
本実施例に於けるSOI基板も第９図に見られるものと
同じものであるが、トレンチ５内は窒化シリコンからな
る絶縁膜16で内張りされたような構成になっている。こ
のような構成にすると、第９図に見られる実施例と比較
して、絶縁膜の電気耐圧が向上したり、或いは、ストレ
スに対する耐性が大きくなる。
同じものであるが、トレンチ５内は窒化シリコンからな
る絶縁膜16で内張りされたような構成になっている。こ
のような構成にすると、第９図に見られる実施例と比較
して、絶縁膜の電気耐圧が向上したり、或いは、ストレ
スに対する耐性が大きくなる。
第11図は一実施例を説明する為の半導体装置の要部切
断側面図を表し、第１図乃至第10図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
断側面図を表し、第１図乃至第10図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
図に於いて、17は二酸化シリコンからなる絶縁膜を示
している。
している。
本実施例に於けるSOI基板も第９図並びに第10図に見
られるものと同じであり、そして、トレンチ５内は二酸
化シリコンからなる絶縁膜17と窒化シリコンからなる絶
縁膜16とで二重に内張りされたような構成になってい
る。このような構成にすると、第10図に見られる実施例
と比較して、絶縁耐圧を更に大きくすることができる。
尚、窒化シリコンからなる絶縁膜16を厚くすれば、耐圧
は向上するのであるが、窒化シリコン膜自体がストレス
の発生原因になるので、好ましくない。
られるものと同じであり、そして、トレンチ５内は二酸
化シリコンからなる絶縁膜17と窒化シリコンからなる絶
縁膜16とで二重に内張りされたような構成になってい
る。このような構成にすると、第10図に見られる実施例
と比較して、絶縁耐圧を更に大きくすることができる。
尚、窒化シリコンからなる絶縁膜16を厚くすれば、耐圧
は向上するのであるが、窒化シリコン膜自体がストレス
の発生原因になるので、好ましくない。
第12図は一実施例を説明する為の半導体装置の要部切
断側面図を表し、第１図乃至第11図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
断側面図を表し、第１図乃至第11図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
本実施例に於けるSOI基板は二酸化シリコンからなる
絶縁膜を有するシリコン半導体基板を貼り合わせてなる
SOI基板を用い、トレンチ５が絶縁膜４を貫通して支持
基板３に達している構成になっている。このトレンチ５
の構成と第９図乃至第11図に見られるトレンチ５の構成
とを比較すると、トレンチ５が支持基板３に達している
ことから、トレンチ５自体のストレスが支持基板３に拡
散してしまい、素子形成基板１へのストレスを低減する
ことができる。
絶縁膜を有するシリコン半導体基板を貼り合わせてなる
SOI基板を用い、トレンチ５が絶縁膜４を貫通して支持
基板３に達している構成になっている。このトレンチ５
の構成と第９図乃至第11図に見られるトレンチ５の構成
とを比較すると、トレンチ５が支持基板３に達している
ことから、トレンチ５自体のストレスが支持基板３に拡
散してしまい、素子形成基板１へのストレスを低減する
ことができる。
図示されたトレンチ・アイソレーションの構成は普遍
的な標準形式のものである。
的な標準形式のものである。
第13図は一実施例を説明する為の半導体装置の要部切
断側面図を表し、第１図乃至第12図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
断側面図を表し、第１図乃至第12図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
図に於いて、18は窒化シリコンからなる絶縁膜を示し
ている。
ている。
本実施例に於けるSOI基板も第12図に見られるものと
同じであるが、トレンチ５内は窒化シリコンからなる絶
縁膜18で内張りされたような構成になっている。このよ
うな構成にすると、第12図に見られる実施例と比較し
て、絶縁耐圧が向上する。
同じであるが、トレンチ５内は窒化シリコンからなる絶
縁膜18で内張りされたような構成になっている。このよ
うな構成にすると、第12図に見られる実施例と比較し
て、絶縁耐圧が向上する。
第14図は一実施例を説明する為の半導体装置の要部切
断側面図を表し、第１図乃至第13図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
断側面図を表し、第１図乃至第13図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
図に於いて、19は二酸化シリコンからなる絶縁膜を示
している。
している。
本実施例に於けるSOI基板も第12図並びに第13図に見
られるものと同じであり、そして、トレンチ５内は二酸
化シリコンからなる絶縁膜19と窒化シリコンからなる絶
縁膜18とで二重に内張りされたような構成になってい
る。このような構成にすると、第12図に見られる実施例
と比較して、絶縁耐圧が更に向上する。
られるものと同じであり、そして、トレンチ５内は二酸
化シリコンからなる絶縁膜19と窒化シリコンからなる絶
縁膜18とで二重に内張りされたような構成になってい
る。このような構成にすると、第12図に見られる実施例
と比較して、絶縁耐圧が更に向上する。
第15図は一実施例を説明する為の半導体装置の要部切
断側面図を表し、第１図乃至第14図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
断側面図を表し、第１図乃至第14図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
本実施例では、二酸化シリコンからなる絶縁膜２を有
する素子形成基板１並びに絶縁膜をもたない支持基板３
を貼り合わせてなるSOI基板を用い、トレンチ５は絶縁
膜２を貫通して支持基板３に達している構成になってい
る。このSOI基板の構成と第７図に見られるSOI基板の構
成とを比較すると、トレンチ５のストレスが絶縁膜２の
下側に拡散し、素子領域、即ち、絶縁膜２の上側のスト
レスは小さくなっている。
する素子形成基板１並びに絶縁膜をもたない支持基板３
を貼り合わせてなるSOI基板を用い、トレンチ５は絶縁
膜２を貫通して支持基板３に達している構成になってい
る。このSOI基板の構成と第７図に見られるSOI基板の構
成とを比較すると、トレンチ５のストレスが絶縁膜２の
下側に拡散し、素子領域、即ち、絶縁膜２の上側のスト
レスは小さくなっている。
図示のトレンチ・アイソレーションの構成自体は第９
図或いは第12図に見られる実施例と同様に普遍的な標準
形式のものである。
図或いは第12図に見られる実施例と同様に普遍的な標準
形式のものである。
第16図は一実施例を説明する為の半導体装置の要部切
断側面図を表し、第１図乃至第15図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
断側面図を表し、第１図乃至第15図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
図に於いて、20は窒化シリコンからなる絶縁膜を示し
ている。
ている。
本実施例に於けるSOI基板も第15図に見られるものと
同じであるが、トレンチ５内は窒化シリコンからなる絶
縁膜20で内張りされたような構成になっている。このよ
うな構成にすると、第15図に見られる実施例と比較し
て、絶縁耐圧が向上する。
同じであるが、トレンチ５内は窒化シリコンからなる絶
縁膜20で内張りされたような構成になっている。このよ
うな構成にすると、第15図に見られる実施例と比較し
て、絶縁耐圧が向上する。
第17図は一実施例を説明する為の半導体装置の要部切
断側面図を表し、第１図乃至第16図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
断側面図を表し、第１図乃至第16図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
図に於いて、21は二酸化シリコンからなる絶縁膜を示
している。
している。
本実施例に於けるSOI基板も第15図及び第16図に見ら
れるものと同じであり、そして、トレンチ５内は二酸化
シリコンからなる絶縁膜21と窒化シリコンからなる絶縁
膜20とで二重に内張りされたような構成になっている。
このような構成にすると、第15図に見られる実施例と比
較して、絶縁耐圧が更に向上する。
れるものと同じであり、そして、トレンチ５内は二酸化
シリコンからなる絶縁膜21と窒化シリコンからなる絶縁
膜20とで二重に内張りされたような構成になっている。
このような構成にすると、第15図に見られる実施例と比
較して、絶縁耐圧が更に向上する。
第18図は一実施例を説明する為の半導体装置の要部切
断側面図を表し、第１図乃至第17図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
断側面図を表し、第１図乃至第17図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
本実施例では、絶縁膜をもたない支持基板３並びに二
酸化シリコンからなる絶縁膜４が形成された素子形成基
板１を貼り合わせてなるSOI基板を用い、トレンチ５は
絶縁膜４を貫通して支持基板３に達している構成になっ
ている。このSOI基板の構成と第12図に見られるSOI基板
の構成とを比較すると、二酸化シリコン同志の貼り合わ
せよりも、シリコンと二酸化シリコンの貼り合わせの方
が強度が高く、剥離し難い。
酸化シリコンからなる絶縁膜４が形成された素子形成基
板１を貼り合わせてなるSOI基板を用い、トレンチ５は
絶縁膜４を貫通して支持基板３に達している構成になっ
ている。このSOI基板の構成と第12図に見られるSOI基板
の構成とを比較すると、二酸化シリコン同志の貼り合わ
せよりも、シリコンと二酸化シリコンの貼り合わせの方
が強度が高く、剥離し難い。
図示のトレンチ・アイソレーションの構成自体は第９
図、第12図、第15図に見られる実施例と同様に普遍的な
標準形式のものである。
図、第12図、第15図に見られる実施例と同様に普遍的な
標準形式のものである。
第19図は一実施例を説明する為の半導体装置の要部切
断側面図を表し、第１図乃至第18図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
断側面図を表し、第１図乃至第18図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
図に於いて、22は窒化シリコンからなる絶縁膜を示し
ている。
ている。
本実施例に於けるSOI基板も第18図に見られるものと
同じであるが、トレンチ５内は窒化シリコンからなる絶
縁膜22で内張りされたような構成になっている。このよ
うな構成にすると、第18図に見られる実施例と比較し
て、絶縁耐圧が向上する。
同じであるが、トレンチ５内は窒化シリコンからなる絶
縁膜22で内張りされたような構成になっている。このよ
うな構成にすると、第18図に見られる実施例と比較し
て、絶縁耐圧が向上する。
第20図は一実施例を説明する為の半導体装置の要部切
断側面図を表し、第１図乃至第19図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
断側面図を表し、第１図乃至第19図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。
図に於いて、23は二酸化シリコンからなる絶縁膜を示
している。
している。
本実施例に於けるSOI基板も第18図及び第19図に見ら
れるものと同じであり、そして、トレンチ５内は二酸化
シリコンからなる絶縁膜23と窒化シリコンからなる絶縁
膜22とで二重に内張りされたような構成になっている。
このような構成にすると、第18図に見られる実施例と比
較して、絶縁耐圧が更に向上する。
れるものと同じであり、そして、トレンチ５内は二酸化
シリコンからなる絶縁膜23と窒化シリコンからなる絶縁
膜22とで二重に内張りされたような構成になっている。
このような構成にすると、第18図に見られる実施例と比
較して、絶縁耐圧が更に向上する。
本発明に依る半導体装置及びその製造方法に於いて
は、素子形成基板と支持基板とを分離絶縁膜を介して積
層した構成の半導体基板を形成し、表面から少なくとも
該分離絶縁膜内に達するトレンチを形成し、該トレンチ
内に表出された該半導体基板面に該トレンチを形成した
ことに依って生成されるダメージ層を除去し、該ダメー
ジ層を除去した跡を埋め且つ該ダメージ層を除去した為
に突出した前記分離絶縁膜の端面が略同一面をなす程度
の厚さにした絶縁膜を形成する。
は、素子形成基板と支持基板とを分離絶縁膜を介して積
層した構成の半導体基板を形成し、表面から少なくとも
該分離絶縁膜内に達するトレンチを形成し、該トレンチ
内に表出された該半導体基板面に該トレンチを形成した
ことに依って生成されるダメージ層を除去し、該ダメー
ジ層を除去した跡を埋め且つ該ダメージ層を除去した為
に突出した前記分離絶縁膜の端面が略同一面をなす程度
の厚さにした絶縁膜を形成する。
前記構成を採ることに依り、素子形成基板が分離絶縁
膜に対してオーバ・ハングすることはなくなり、従っ
て、素子形成基板にストレスや電界が集中することはな
くなり、結晶欠陥やリーク電流の発生が防止され、特性
良好な半導体装置を得ることができる。
膜に対してオーバ・ハングすることはなくなり、従っ
て、素子形成基板にストレスや電界が集中することはな
くなり、結晶欠陥やリーク電流の発生が防止され、特性
良好な半導体装置を得ることができる。
第１図乃至第３図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図、第４図はト
レンチの深さが接合面を越えない実施例を説明する為の
工程要所に於ける半導体装置の要部切断側面図、第５図
乃至第７図は他の実施例を説明する為の工程要所に於け
る半導体装置の要部切断側面図、第８図はトレンチの深
さが絶縁膜を越えた実施例を説明する為の工程要所に於
ける半導体装置の要部切断側面図、第９図乃至第20図は
本発明のそれぞれ異なる実施例を説明する為の半導体装
置の要部切断側面図、第21図は従来例を説明する為の工
程要所に於ける半導体装置の要部切断側面図をそれぞれ
表している。 図に於いて、１は素子形成基板、２は二酸化シリコンか
らなる素子形成基板側絶縁膜（第一の絶縁膜）、３は支
持基板、４は二酸化シリコンからなる支持基板側絶縁膜
（第二の絶縁膜）、５はトレンチ、６は接合面、７は絶
縁膜、11はダメージ層、12並びに13は二酸化シリコンか
らなる絶縁膜、14は多結晶シリコン膜、15は二酸化シリ
コンからなる絶縁膜、16は窒化シリコンからなる絶縁
膜、17は二酸化シリコンからなる絶縁膜、18は窒化シリ
コンからなる絶縁膜、19は二酸化シリコンからなる絶縁
膜、20は窒化シリコンからなる絶縁膜、21は二酸化シリ
コンからなる絶縁膜、22は窒化シリコンからなる絶縁
膜、23は二酸化シリコンからなる絶縁膜をそれぞれ示し
ている。
要所に於ける半導体装置の要部切断側面図、第４図はト
レンチの深さが接合面を越えない実施例を説明する為の
工程要所に於ける半導体装置の要部切断側面図、第５図
乃至第７図は他の実施例を説明する為の工程要所に於け
る半導体装置の要部切断側面図、第８図はトレンチの深
さが絶縁膜を越えた実施例を説明する為の工程要所に於
ける半導体装置の要部切断側面図、第９図乃至第20図は
本発明のそれぞれ異なる実施例を説明する為の半導体装
置の要部切断側面図、第21図は従来例を説明する為の工
程要所に於ける半導体装置の要部切断側面図をそれぞれ
表している。 図に於いて、１は素子形成基板、２は二酸化シリコンか
らなる素子形成基板側絶縁膜（第一の絶縁膜）、３は支
持基板、４は二酸化シリコンからなる支持基板側絶縁膜
（第二の絶縁膜）、５はトレンチ、６は接合面、７は絶
縁膜、11はダメージ層、12並びに13は二酸化シリコンか
らなる絶縁膜、14は多結晶シリコン膜、15は二酸化シリ
コンからなる絶縁膜、16は窒化シリコンからなる絶縁
膜、17は二酸化シリコンからなる絶縁膜、18は窒化シリ
コンからなる絶縁膜、19は二酸化シリコンからなる絶縁
膜、20は窒化シリコンからなる絶縁膜、21は二酸化シリ
コンからなる絶縁膜、22は窒化シリコンからなる絶縁
膜、23は二酸化シリコンからなる絶縁膜をそれぞれ示し
ている。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/76 - 21/765 H01L 27/12
Claims (2)
- 【請求項１】分離絶縁膜で表面側の素子形成基板及び裏
面側の支持基板とに分離された半導体基板と、 表面から少なくとも該分離絶縁膜内に達するトレンチ
と、 該トレンチ内に表出された前記半導体基板面に生成され
るダメージ層を除去した跡を埋め且つ該トレンチ内に表
出された前記分離絶縁膜の端面と略同一面をなす厚さに
形成された絶縁膜と を備えてなることを特徴とする半導体装置。 - 【請求項２】素子形成基板と支持基板とを分離絶縁膜を
介して積層した構成の半導体基板を形成する工程と、 次いで、表面から少なくとも該分離絶縁膜内に達するト
レンチを形成する工程と、 次いで、該トレンチ内に表出された該半導体基板面に該
トレンチを形成したことに依って生成されたダメージ層
を除去する工程と、 次いで、該ダメージ層を除去した跡を埋め且つ該ダメー
ジ層を除去した為に突出した前記分離絶縁膜の端面が略
同一面をなす程度の厚さにした絶縁膜を形成する工程と を含んでなることを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1328303A JP2777920B2 (ja) | 1989-12-20 | 1989-12-20 | 半導体装置及びその製造方法 |
| EP19900313725 EP0437950A3 (en) | 1989-12-20 | 1990-12-17 | Semiconductor device having silicon-on-insulator structure and method of producing the same |
| KR1019900020863A KR940001389B1 (ko) | 1989-12-20 | 1990-12-18 | 실리콘-온-인슐레이터(silicon-on-insulator) 구조를 갖는 반도체 장치 및 그의 제조방법 |
| US07/975,897 US5250836A (en) | 1989-12-20 | 1992-11-12 | Semiconductor device having silicon-on-insulator structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1328303A JP2777920B2 (ja) | 1989-12-20 | 1989-12-20 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03190150A JPH03190150A (ja) | 1991-08-20 |
| JP2777920B2 true JP2777920B2 (ja) | 1998-07-23 |
Family
ID=18208724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1328303A Expired - Fee Related JP2777920B2 (ja) | 1989-12-20 | 1989-12-20 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0437950A3 (ja) |
| JP (1) | JP2777920B2 (ja) |
| KR (1) | KR940001389B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0488657A (ja) * | 1990-07-31 | 1992-03-23 | Toshiba Corp | 半導体装置とその製造方法 |
| DE69231803T2 (de) * | 1991-10-14 | 2001-12-06 | Denso Corp | Verfahren zur Herstellung einer Halbleiteranordnung |
| US5441599A (en) * | 1992-01-30 | 1995-08-15 | Advanced Micro Devices | Lightly doped drain etch method for semiconductor manufacture |
| GB9711356D0 (en) | 1997-05-30 | 1997-07-30 | Unilever Plc | Particulate detergent composition |
| HUP0002906A3 (en) | 1997-05-30 | 2003-02-28 | Unilever Nv | Free-flowing particulate detergent composition |
| JP2001068647A (ja) * | 1999-08-30 | 2001-03-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4261791A (en) * | 1979-09-25 | 1981-04-14 | Rca Corporation | Two step method of cleaning silicon wafers |
| JPS56161638A (en) * | 1980-05-16 | 1981-12-12 | Fujitsu Ltd | Wash-treating method |
| JPS62293759A (ja) * | 1986-06-13 | 1987-12-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS63314844A (ja) * | 1987-06-18 | 1988-12-22 | Toshiba Corp | 半導体装置の製造方法 |
| JP2685819B2 (ja) * | 1988-03-31 | 1997-12-03 | 株式会社東芝 | 誘電体分離半導体基板とその製造方法 |
-
1989
- 1989-12-20 JP JP1328303A patent/JP2777920B2/ja not_active Expired - Fee Related
-
1990
- 1990-12-17 EP EP19900313725 patent/EP0437950A3/en not_active Withdrawn
- 1990-12-18 KR KR1019900020863A patent/KR940001389B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001389B1 (ko) | 1994-02-21 |
| JPH03190150A (ja) | 1991-08-20 |
| KR910013566A (ko) | 1991-08-08 |
| EP0437950A2 (en) | 1991-07-24 |
| EP0437950A3 (en) | 1992-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5472904A (en) | Thermal trench isolation | |
| KR100286736B1 (ko) | 트렌치 격리 형성 방법 | |
| KR19980064673A (ko) | 반응성 이온 에칭을 사용하여 ｔｅｏｓ 마스크를 제거하기 위해폴리실리콘 에치 정지물을 가진 패드 스택 | |
| JPH0580148B2 (ja) | ||
| JP3065829B2 (ja) | 半導体装置 | |
| US5393694A (en) | Advanced process for recessed poly buffered locos | |
| US5250836A (en) | Semiconductor device having silicon-on-insulator structure | |
| JP2777920B2 (ja) | 半導体装置及びその製造方法 | |
| KR100244847B1 (ko) | 디봇 형성을 최소화하는 방법 및 집적 회로 칩 | |
| JPH07161936A (ja) | 半導体記憶装置とその製造方法 | |
| JP2000188324A (ja) | 半導体素子の隔離領域の形成方法 | |
| JP2000022153A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS63288042A (ja) | 半導体素子製造方法 | |
| KR100289663B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100839528B1 (ko) | 트렌치형 소자분리막을 갖는 반도체 소자 및 그 제조 방법 | |
| KR980012242A (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| JP3277957B2 (ja) | Ｓｏｉ半導体装置の製造方法 | |
| KR100470160B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100792709B1 (ko) | 반도체소자의 제조방법 | |
| JPH10199875A (ja) | 半導体装置の製造方法 | |
| KR100205339B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| KR100470198B1 (ko) | 반도체 소자의 셀로우 트렌치 분리막 형성 방법 | |
| KR100236074B1 (ko) | 격리막 및 그 형성 방법 | |
| KR100244302B1 (ko) | 반도체소자의 제조방법 | |
| KR100504552B1 (ko) | 반도체 소자의 격리층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |