JPH0488657A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH0488657A JPH0488657A JP2203563A JP20356390A JPH0488657A JP H0488657 A JPH0488657 A JP H0488657A JP 2203563 A JP2203563 A JP 2203563A JP 20356390 A JP20356390 A JP 20356390A JP H0488657 A JPH0488657 A JP H0488657A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- wafer
- groove
- oxide film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 85
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 83
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 83
- 239000010703 silicon Substances 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 abstract description 49
- 238000002955 isolation Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 230000000694 effects Effects 0.000 description 6
- 241000257465 Echinoidea Species 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000009963 fulling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76289—Lateral isolation by air gap
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ発明の目的コ
（産業上の利用分野）
この発明は半導体基板の構造に係り、特に接着による誘
電体分離構造の半導体装置とその製造方法に関する。
電体分離構造の半導体装置とその製造方法に関する。
（従来の技術）
従来より半導体装置の素子間分離法として、ｐｎ接合分
離や誘電体分離が良く知られている。
離や誘電体分離が良く知られている。
誘電体分離はｐｎ接合分離と比べて、高温動作時におい
ても漏れ電流が少なくう・ソチア・ツブか無い、高耐圧
素子を分離する際でも分離に必要な面積か少ない、電圧
印加の極性を考慮する必要か無い、寄生容量が少ない、
等の特徴を持っている。
ても漏れ電流が少なくう・ソチア・ツブか無い、高耐圧
素子を分離する際でも分離に必要な面積か少ない、電圧
印加の極性を考慮する必要か無い、寄生容量が少ない、
等の特徴を持っている。
上記誘電体分離を実現するためにいくつかの方法か知ら
れている。例えば、基板の直接接着を利用した方法、Ｓ
Ｏ５と呼ばれるサファイヤ基板上にシリコンを気相成長
させる方法、絶縁膜上に堆積した非晶質シリコンを再結
晶させる方法、シリコンウェハの一部をエツチングし酸
化膜を形成した後、多結晶シリコンを堆積し裏面から研
磨することで多結晶シリコンで保持され島状に分離され
た多結晶シリコンを得る方法、等が知られている。
れている。例えば、基板の直接接着を利用した方法、Ｓ
Ｏ５と呼ばれるサファイヤ基板上にシリコンを気相成長
させる方法、絶縁膜上に堆積した非晶質シリコンを再結
晶させる方法、シリコンウェハの一部をエツチングし酸
化膜を形成した後、多結晶シリコンを堆積し裏面から研
磨することで多結晶シリコンで保持され島状に分離され
た多結晶シリコンを得る方法、等が知られている。
このうち、直接接着を利用した方法は、厚くて良質の結
晶シリコンか活性層として得られ、またウェハの反りが
比較的少ない等の特徴を持つ優れた方法である。ここで
、上記の直接接着を利用した誘電体分離基板の製造方法
を第６図を用いて説明する。
晶シリコンか活性層として得られ、またウェハの反りが
比較的少ない等の特徴を持つ優れた方法である。ここで
、上記の直接接着を利用した誘電体分離基板の製造方法
を第６図を用いて説明する。
ます、少なくとも片面が鏡面のシリコンウニ／＼３１３
２を２枚用意し、少なくとも一方のウエノ１の表面に酸
化膜３３を形成し、この酸化ｌｌ３３を間に挾み込んだ
状態で２枚のウェハ３１．３２を直接接着及び熱処理に
て一体化させた後、素子を形成する活性層側のシリコン
ウェハ３２の表面を研磨等により規定の厚さまで削る（
第６図（ａ））。
２を２枚用意し、少なくとも一方のウエノ１の表面に酸
化膜３３を形成し、この酸化ｌｌ３３を間に挾み込んだ
状態で２枚のウェハ３１．３２を直接接着及び熱処理に
て一体化させた後、素子を形成する活性層側のシリコン
ウェハ３２の表面を研磨等により規定の厚さまで削る（
第６図（ａ））。
次に活性層側のシリコンウェハ３２の表面を異方性エツ
チングにより選択的にエツチングして断面がＶ字型の溝
３４を形成し、活性層を島状に分離する。さらに、島状
の領域を電気的に分離するために、溝３４の側面に酸化
膜３５を形成する（第６図（ｂ））。
チングにより選択的にエツチングして断面がＶ字型の溝
３４を形成し、活性層を島状に分離する。さらに、島状
の領域を電気的に分離するために、溝３４の側面に酸化
膜３５を形成する（第６図（ｂ））。
続いて、全面に多結晶シリコン層３６を堆積させて上記
分離用の満３４を埋め込む（第６図（Ｃ））。
分離用の満３４を埋め込む（第６図（Ｃ））。
次に、もう−度、研磨等の方法により上記多結晶シリコ
ン層３６の堆積面を所定量たけ削って平坦化を行い 誘
電体分離基板を得ている（第６図（ｄ））。
ン層３６の堆積面を所定量たけ削って平坦化を行い 誘
電体分離基板を得ている（第６図（ｄ））。
ここで、ウェハの直接接着の際に用いた酸化膜３３の厚
さは、この後に素子か形成される活性層と支持基板であ
るウェハ３１との間で必要な絶縁分離耐圧及び容量によ
り決められる。また、素子特性上、酸化膜３３は厚いも
ので数μｍ程度のものが要求されている。
さは、この後に素子か形成される活性層と支持基板であ
るウェハ３１との間で必要な絶縁分離耐圧及び容量によ
り決められる。また、素子特性上、酸化膜３３は厚いも
ので数μｍ程度のものが要求されている。
（発明か解決しようとする課題）
ところで、低寄生容量、高分離耐圧等の素子特性が必要
な場合、構造的には誘電体分離用の酸化膜の膜厚を厚く
しなければならない、 しかし、この膜厚が厚くなると、シリコンの熱膨脹係数
の差により、第２図の特性図に示すように接着ウェハの
反りが大きくなり、この影響で素子形成層の正確な厚さ
制御が困難となってしまう。
な場合、構造的には誘電体分離用の酸化膜の膜厚を厚く
しなければならない、 しかし、この膜厚が厚くなると、シリコンの熱膨脹係数
の差により、第２図の特性図に示すように接着ウェハの
反りが大きくなり、この影響で素子形成層の正確な厚さ
制御が困難となってしまう。
ここでいうウェハの反りの量（μｍ）は、第７図に示す
ように直径が１００ｍ ｍのウェハの端部と中６部との
間のずれｄ＠ｆ１１定したものである。また、ウェハの
大口径化を考えた場合も同様のことがいえる。
ように直径が１００ｍ ｍのウェハの端部と中６部との
間のずれｄ＠ｆ１１定したものである。また、ウェハの
大口径化を考えた場合も同様のことがいえる。
さらにベレット工程においても、反りが大きいと、露光
装置による微細なＰＥＰ （光蝕刻プロセス）等がやは
り困難となる。
装置による微細なＰＥＰ （光蝕刻プロセス）等がやは
り困難となる。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、反りの発生か少なく、加工寸法精度
が良く、かつ大口径化が可能な誘電体分離構造の半導体
装置とその製造方法を提供することにある。
あり、その目的は、反りの発生か少なく、加工寸法精度
が良く、かつ大口径化が可能な誘電体分離構造の半導体
装置とその製造方法を提供することにある。
［発明の構成］
（課題を解決するための手段）
この発明の半導体装置は、一方面に半導体素子が形成さ
れる第１のシリコン基板と、上記第１のシリコン基板の
他方面と接着され、第１のシリコン基板と一体化された
第２のシリコン基板と、上記第１のシリコン基板の一方
面側に形成された溝部と、上記第１のシリコン基板の他
方面と上記第２のシリコン基板との間に設けられた第１
の絶縁膜と、上記溝部の底部と上記第２のシリコン基板
との間に設けられ、膜厚か上記第１の絶縁膜よりも薄く
された第２の絶縁膜とを具備したことを特徴とする。
れる第１のシリコン基板と、上記第１のシリコン基板の
他方面と接着され、第１のシリコン基板と一体化された
第２のシリコン基板と、上記第１のシリコン基板の一方
面側に形成された溝部と、上記第１のシリコン基板の他
方面と上記第２のシリコン基板との間に設けられた第１
の絶縁膜と、上記溝部の底部と上記第２のシリコン基板
との間に設けられ、膜厚か上記第１の絶縁膜よりも薄く
された第２の絶縁膜とを具備したことを特徴とする。
この発明の半導体装置は、一方面に半導体素子か形成さ
れる第１のシリコン基板と、上記第１のシリコン基板の
他方面と接着され、第１のシリコン基板と一体化された
第２のシリコン基板と、上記第１のシリコン基板の一方
面側に形成され、第１のシリコン基板を複数の島領域に
素子分離する溝部と、上記第１のシリコン基板の他方面
と上記第２のシリコン基板との間に設けられた第１の絶
縁膜と、上記溝部の底部と上記第２のシリコン基板との
間に設けられ、膜厚が上記第１の絶縁膜よりも薄くされ
た第２の絶縁膜とを具備したことを特徴とする。
れる第１のシリコン基板と、上記第１のシリコン基板の
他方面と接着され、第１のシリコン基板と一体化された
第２のシリコン基板と、上記第１のシリコン基板の一方
面側に形成され、第１のシリコン基板を複数の島領域に
素子分離する溝部と、上記第１のシリコン基板の他方面
と上記第２のシリコン基板との間に設けられた第１の絶
縁膜と、上記溝部の底部と上記第２のシリコン基板との
間に設けられ、膜厚が上記第１の絶縁膜よりも薄くされ
た第２の絶縁膜とを具備したことを特徴とする。
この発明の半導体装置は、一方面に半導体素子が形成さ
れる第１のシリコン基板と、上記第１のシリコン基板の
他方面と接着され、第１のシリコン基板と一体化された
第２のシリコン基板と、上記第１のシリコン基板の一方
面側に先端部が上記第２のシリコン基板に達するように
形成され、第１のシリコン基板を複数の島領域に素子分
離する溝部と、上記第１のシリコン基板の他方面と上記
第２のシリコン基板との間に設けられた第１の絶縁膜と
を具備したことを特徴とする。
れる第１のシリコン基板と、上記第１のシリコン基板の
他方面と接着され、第１のシリコン基板と一体化された
第２のシリコン基板と、上記第１のシリコン基板の一方
面側に先端部が上記第２のシリコン基板に達するように
形成され、第１のシリコン基板を複数の島領域に素子分
離する溝部と、上記第１のシリコン基板の他方面と上記
第２のシリコン基板との間に設けられた第１の絶縁膜と
を具備したことを特徴とする。
この発明の半導体装置の製造方法は、第１のシリコン基
板の一方面に第１の絶縁膜を介して第２のシリコン基板
を接着させ両基板を一体化させる工程と、上記第１のシ
リコン基板を他方面からエツチングして上記第２のシリ
コン基板か露出する溝部を選択的に形成する工程と、上
記溝部の底部に上記上記第１の絶縁膜よりも膜厚が薄い
第２の絶縁膜を形成する工程とを具備したことを特徴と
する。
板の一方面に第１の絶縁膜を介して第２のシリコン基板
を接着させ両基板を一体化させる工程と、上記第１のシ
リコン基板を他方面からエツチングして上記第２のシリ
コン基板か露出する溝部を選択的に形成する工程と、上
記溝部の底部に上記上記第１の絶縁膜よりも膜厚が薄い
第２の絶縁膜を形成する工程とを具備したことを特徴と
する。
（作 用）
この発明では溝部によって第１のシリコン基板が複数の
島領域に素子分離される。さらに、上記溝部の底部と第
２のシリコン基板との間に設けられる第２の絶縁膜の膜
厚を、第１のシリコン基板と第２のシリコン基板との間
に設けられる第１の絶縁膜よりも薄くする、もしくは第
２の絶縁膜を全く設けないことにより、絶縁膜の影響に
よる接着ウェハの反りを抑えることかできる。これによ
り、ウェハの加工精度が向上し、大口径化か可能になる
。
島領域に素子分離される。さらに、上記溝部の底部と第
２のシリコン基板との間に設けられる第２の絶縁膜の膜
厚を、第１のシリコン基板と第２のシリコン基板との間
に設けられる第１の絶縁膜よりも薄くする、もしくは第
２の絶縁膜を全く設けないことにより、絶縁膜の影響に
よる接着ウェハの反りを抑えることかできる。これによ
り、ウェハの加工精度が向上し、大口径化か可能になる
。
（実施例）
以下、図面を参照してこの発明を実施例により説明する
。
。
第１図（ａ）〜（ｇ）は、この発明の半導体装置の製造
工程を順次示す断面図である。まず、直径が １２５ｍ
ｍ、厚みが ６２５μｍ１結晶方位［１００］で抵抗
率ρが０．１５Ω・ｃｍ程度のＮ型のシリコンウェハ１
１を２０枚用意し、それぞれに厚さ２μｍの熱酸化膜１
３を形成する。これとは別に、直径が１２５ｍ ｍ 、
厚みが５２５４ｍ１結晶方位［１００１で抵抗率ρが４
０Ω・ｃｍ程度のＮ型のシリコンウェハ１２を２０枚用
意し、双方をダストが付着しないように洗浄し、清浄上
雰囲気中で異物を間に挟まないように鏡面どうしを直接
接着した。続いて、０２ガスか１てＮ２ガスが４の混合
ガス雰囲気中において１１００℃て２時間熱処理し、１
枚の完全なウェハとした。続いて、弗酸か１、純水か２
の割合の水ｆｊ液て上記接着ウニ／１の表面を覆ってい
る熱酸化Ｊｍ！１３を剥離し、ウエノ＼外周のベベル部
分の未接着部分を削り取って直径を４インチに形成した
。さらに、接着されたウニ／％のうち、元の厚さか６２
５μｍのウェハ１１を、熱酸化膜１３上の膜厚が２５μ
ｍとなるように研磨加工した（第１図（ａ））。
工程を順次示す断面図である。まず、直径が １２５ｍ
ｍ、厚みが ６２５μｍ１結晶方位［１００］で抵抗
率ρが０．１５Ω・ｃｍ程度のＮ型のシリコンウェハ１
１を２０枚用意し、それぞれに厚さ２μｍの熱酸化膜１
３を形成する。これとは別に、直径が１２５ｍ ｍ 、
厚みが５２５４ｍ１結晶方位［１００１で抵抗率ρが４
０Ω・ｃｍ程度のＮ型のシリコンウェハ１２を２０枚用
意し、双方をダストが付着しないように洗浄し、清浄上
雰囲気中で異物を間に挟まないように鏡面どうしを直接
接着した。続いて、０２ガスか１てＮ２ガスが４の混合
ガス雰囲気中において１１００℃て２時間熱処理し、１
枚の完全なウェハとした。続いて、弗酸か１、純水か２
の割合の水ｆｊ液て上記接着ウニ／１の表面を覆ってい
る熱酸化Ｊｍ！１３を剥離し、ウエノ＼外周のベベル部
分の未接着部分を削り取って直径を４インチに形成した
。さらに、接着されたウニ／％のうち、元の厚さか６２
５μｍのウェハ１１を、熱酸化膜１３上の膜厚が２５μ
ｍとなるように研磨加工した（第１図（ａ））。
次に上記ウェハ１１の露出面に約１μｍのマスク酸化膜
１４を形成し、さらにその上にフォトレジスト膜１５を
壁布した後、露光装置にて素子パターンを焼き付け、現
像処理を行ってフォトレジスト膜１５からなるエツチン
グ用のマスクを形成した（第１図（ｂ））。
１４を形成し、さらにその上にフォトレジスト膜１５を
壁布した後、露光装置にて素子パターンを焼き付け、現
像処理を行ってフォトレジスト膜１５からなるエツチン
グ用のマスクを形成した（第１図（ｂ））。
続いて、水酸化カリウム溶液で異方性工、ツチングを行
い、断面がＶ字状の溝１Ｇをウェハ１１に選択的に形成
して、ウェハ１１を複数の島領域に分離した（第１図（
Ｃ））。
い、断面がＶ字状の溝１Ｇをウェハ１１に選択的に形成
して、ウェハ１１を複数の島領域に分離した（第１図（
Ｃ））。
次に上記エツチングでマスクとして用いたフォトレジス
ト膜１５を除去した後、弗酸が１、純水が２の割合で含
む水溶液により上記溝１６の底部に存在している熱酸化
膜１３を除去した（第１図（ｄ））。ここで、比較を行
うため、ウニ” ２０枚のうち１０枚は溝１６の底部に
存在している熱酸化膜１３を除去したか、残り１０枚は
除去せずそのまま熱酸化膜１３を残した。そして、表面
粗さ計を用いて両者の反りの発生程度を測定したところ
、熱酸化膜１３を除去しないものでは素子形成面が凸状
に約６０．ｕｍの反りが発生したか、熱酸化膜１３を除
去したものでは３０μｍ程度であった。
ト膜１５を除去した後、弗酸が１、純水が２の割合で含
む水溶液により上記溝１６の底部に存在している熱酸化
膜１３を除去した（第１図（ｄ））。ここで、比較を行
うため、ウニ” ２０枚のうち１０枚は溝１６の底部に
存在している熱酸化膜１３を除去したか、残り１０枚は
除去せずそのまま熱酸化膜１３を残した。そして、表面
粗さ計を用いて両者の反りの発生程度を測定したところ
、熱酸化膜１３を除去しないものでは素子形成面が凸状
に約６０．ｕｍの反りが発生したか、熱酸化膜１３を除
去したものでは３０μｍ程度であった。
次に全面を熱酸化し、上記溝１６の底部及びウェハ１１
の素子形成面に膜厚が０．５μｍの酸化膜１７を形成す
ることにより、溝１６で素子分離された複数の各島領域
をこの酸化膜１７で覆った（第１図（ｅ））。
の素子形成面に膜厚が０．５μｍの酸化膜１７を形成す
ることにより、溝１６で素子分離された複数の各島領域
をこの酸化膜１７で覆った（第１図（ｅ））。
続いてエビタキンヤル装置を用いて全面に多結晶シリコ
ン層１８を５０μｍの厚さに堆積させた（第１図（ｆ）
）。
ン層１８を５０μｍの厚さに堆積させた（第１図（ｆ）
）。
次にグラインダー及びポリッシング装置により、ウェハ
１１の厚みか１５μｍとなるような研磨加工し、誘電体
分離基板を得た（第１図（ｇ））。
１１の厚みか１５μｍとなるような研磨加工し、誘電体
分離基板を得た（第１図（ｇ））。
ここで、再度、表面粗さ計を用いて反りの発生程度を測
定したところ、溝１６の底部に存在している熱酸化膜１
３を除去し、新たに薄い酸化膜１７を形成したものでは
反りが約５０μｍであり、面内平坦度は１５上２μｍで
あったのに対し、溝１６の底部にそのまま熱酸化膜１３
を残したものでは反りが約１ｏＯμｍであり、面内平坦
度は１５上６μｍでありｔ二。
定したところ、溝１６の底部に存在している熱酸化膜１
３を除去し、新たに薄い酸化膜１７を形成したものでは
反りが約５０μｍであり、面内平坦度は１５上２μｍで
あったのに対し、溝１６の底部にそのまま熱酸化膜１３
を残したものでは反りが約１ｏＯμｍであり、面内平坦
度は１５上６μｍでありｔ二。
このようにウェハ１１とウエノ＼１２との間に存在する
熱酸化膜１３の厚さに比べて、溝１６の底部とウェハ１
２との間に存在する酸化膜１７の膜厚を十分に薄くする
ことにより、反りの発生量を少なくすることができる。
熱酸化膜１３の厚さに比べて、溝１６の底部とウェハ１
２との間に存在する酸化膜１７の膜厚を十分に薄くする
ことにより、反りの発生量を少なくすることができる。
この結果、第１図（ｇ）のような構造の誘電体分離基板
を用いて素子を形成する場合、ウェハ１１の正確な厚さ
制御が可能であり、加工精度の向上、大口径化が可能に
なる。また、反りが小さいため、ペレット工程において
、露光装置による微細なＰＥＰ等か容易となる。
を用いて素子を形成する場合、ウェハ１１の正確な厚さ
制御が可能であり、加工精度の向上、大口径化が可能に
なる。また、反りが小さいため、ペレット工程において
、露光装置による微細なＰＥＰ等か容易となる。
なお、上記酸化膜１７の膜厚が薄い程、良好な結果が得
られる。また、基板表面積に対する溝、すなわち薄い酸
化膜部分の面積比か大きい程、効果が得られる。ここで
溝底部の酸化膜をいったんエツチングで取り除き、前よ
りも薄く熱酸化する基板について、溝の面積と底部の酸
化膜厚を変えて効果を調べた。その結果、溝かシリコン
ウェーハ１１を島状に複数に分離しており、分離された
長方形の各島の短辺の長さが２ｍｍ以下のときに効果か
顕著であった。この結果は、反りが減るのは溝底の酸化
膜の膜厚が薄くなることで単に酸化膜の総量が減るため
だけではなく、厚い酸化膜を細かく分離する二とで応力
が解放されることを示している。また、溝が基板全面積
に対して占める面積比が１／３を越えると顕著な効果が
みられた。また酸化膜１７の膜厚が厚くなると、シリコ
ンウェーへ１１と１２に結晶欠陥が発生した。これは溝
の底を酸化する際、シリコンウェーハ１１と酸化膜１３
が酸化のマスクの働きをするので、ＬＯＧＯＳ欠陥と類
似の機構で欠陥か発生するものである。この欠陥は酸化
膜１７の厚さが酸化膜１３の９０％以下の場合に発生口
なかった。
られる。また、基板表面積に対する溝、すなわち薄い酸
化膜部分の面積比か大きい程、効果が得られる。ここで
溝底部の酸化膜をいったんエツチングで取り除き、前よ
りも薄く熱酸化する基板について、溝の面積と底部の酸
化膜厚を変えて効果を調べた。その結果、溝かシリコン
ウェーハ１１を島状に複数に分離しており、分離された
長方形の各島の短辺の長さが２ｍｍ以下のときに効果か
顕著であった。この結果は、反りが減るのは溝底の酸化
膜の膜厚が薄くなることで単に酸化膜の総量が減るため
だけではなく、厚い酸化膜を細かく分離する二とで応力
が解放されることを示している。また、溝が基板全面積
に対して占める面積比が１／３を越えると顕著な効果が
みられた。また酸化膜１７の膜厚が厚くなると、シリコ
ンウェーへ１１と１２に結晶欠陥が発生した。これは溝
の底を酸化する際、シリコンウェーハ１１と酸化膜１３
が酸化のマスクの働きをするので、ＬＯＧＯＳ欠陥と類
似の機構で欠陥か発生するものである。この欠陥は酸化
膜１７の厚さが酸化膜１３の９０％以下の場合に発生口
なかった。
第２因及び第３図はそれぞれこの発明の半導体装置の他
の実施例を示す断面図である。第２図の実施例装置では
前記溝１６の底部に前記酸化膜１７を形成せず、溝１８
の側面上にのみ酸化！１１７を形成するようにしたもの
である。また、第３図の実施例装置では前記溝１６の断
面形状をｖ字状にする代わりに、例えばＲＩＥ （反応
性イオンエツチング）技術によって垂直な溝１６を掘る
と共に、この溝１６の側面上にのみ前記薄い酸化膜１７
を形成するようにしたものである。これら両実施例装置
のように、溝１６の底部の酸化膜を全て除去することで
ウェハの反りが大幅に減少するたけではなく、溝１６の
中に埋め込まれた多結晶シリコン層■８と支持用のウェ
ハ１３とを電気的に接続することができる。シリコンの
島領域に形成される素子の特性を安定にするために、一
般に溝１６の中に埋め込まれた多結晶シリコン層１８と
支持用のウェハ１３とはアース電位に固定される。前記
第１図の実施例装置の場合には、多結晶シリコン層１８
とウニへ１３とか酸化膜１７て絶縁分離されているため
、多結晶シリコン層１８をアース電位に落とすための配
線を設けることか必要であるが、上記両実施例の場合に
はこれか不要である。
の実施例を示す断面図である。第２図の実施例装置では
前記溝１６の底部に前記酸化膜１７を形成せず、溝１８
の側面上にのみ酸化！１１７を形成するようにしたもの
である。また、第３図の実施例装置では前記溝１６の断
面形状をｖ字状にする代わりに、例えばＲＩＥ （反応
性イオンエツチング）技術によって垂直な溝１６を掘る
と共に、この溝１６の側面上にのみ前記薄い酸化膜１７
を形成するようにしたものである。これら両実施例装置
のように、溝１６の底部の酸化膜を全て除去することで
ウェハの反りが大幅に減少するたけではなく、溝１６の
中に埋め込まれた多結晶シリコン層■８と支持用のウェ
ハ１３とを電気的に接続することができる。シリコンの
島領域に形成される素子の特性を安定にするために、一
般に溝１６の中に埋め込まれた多結晶シリコン層１８と
支持用のウェハ１３とはアース電位に固定される。前記
第１図の実施例装置の場合には、多結晶シリコン層１８
とウニへ１３とか酸化膜１７て絶縁分離されているため
、多結晶シリコン層１８をアース電位に落とすための配
線を設けることか必要であるが、上記両実施例の場合に
はこれか不要である。
第４図及び第５図はそれぞれこの発明の半導体装置のさ
らに他の実施例を示す断面図である。これら両実施例装
置では、前記第１図（ｇ）及び第２図の実施例装置にお
いて、それぞれ溝１６の内部を多結晶シリコン層１８で
埋め込まず、溝１６が露出したままの状態で素子分離を
行うようにしたものである。このような構造の半導体装
置は、シリコンからなる島領域の厚さが薄い場合に用い
られることが多い。そして、これら画実施例でも前記と
同様の効果を得ることができる。
らに他の実施例を示す断面図である。これら両実施例装
置では、前記第１図（ｇ）及び第２図の実施例装置にお
いて、それぞれ溝１６の内部を多結晶シリコン層１８で
埋め込まず、溝１６が露出したままの状態で素子分離を
行うようにしたものである。このような構造の半導体装
置は、シリコンからなる島領域の厚さが薄い場合に用い
られることが多い。そして、これら画実施例でも前記と
同様の効果を得ることができる。
なお、この発明は上記実施例に限定されるものではなく
、種々の変形が可能であることはいうまでもない。例え
ば上記実施例では主に直接接着により酸化膜を介在して
接着一体化した基板について説明してきたが、これは他
の接着法、例えば静電接着、ＣＶＤガラス、その他方法
で熱膨張係数か異なる誘電体膜を介してシリコン基板を
一体化した基板にも適用することができる。
、種々の変形が可能であることはいうまでもない。例え
ば上記実施例では主に直接接着により酸化膜を介在して
接着一体化した基板について説明してきたが、これは他
の接着法、例えば静電接着、ＣＶＤガラス、その他方法
で熱膨張係数か異なる誘電体膜を介してシリコン基板を
一体化した基板にも適用することができる。
［発明の効果］
以上説明したようにこの発明によれば、素子が形成され
るシリコンからなる島領域と支持基板の間にのみ膜厚か
厚い酸化膜が存在しており、各島領域の分離に用いられ
る溝の底部の酸化膜は膜厚か薄くされるか、もしくは全
て取り除くようにしたので、ウェハの反りを大幅に減少
させることができ、もって加工精度の向上、大口径化が
可能になる。
るシリコンからなる島領域と支持基板の間にのみ膜厚か
厚い酸化膜が存在しており、各島領域の分離に用いられ
る溝の底部の酸化膜は膜厚か薄くされるか、もしくは全
て取り除くようにしたので、ウェハの反りを大幅に減少
させることができ、もって加工精度の向上、大口径化が
可能になる。
第１図はこの発明の半導体装置の製造工程を順次示す断
面図、第２図ないし第５図ははそれぞれこの発明の半導
体装置の他の実施例による構成を示す断面図、第６図は
従来方法の断面図、第７図は従来方法で製造される半導
体装置の特性を示す特性図である。 １１、１２・・・シリコンウェハ Ｉ３・・・熱酸化膜
、１４・・マスク酸化膜、１５・・フォトレジスＩＬ１
６・・溝、１７・・・酸化膜、１８・・・多結晶シリコ
ン層。 出願人代理人 弁理士 鈴江武彦 第 図 第 図
面図、第２図ないし第５図ははそれぞれこの発明の半導
体装置の他の実施例による構成を示す断面図、第６図は
従来方法の断面図、第７図は従来方法で製造される半導
体装置の特性を示す特性図である。 １１、１２・・・シリコンウェハ Ｉ３・・・熱酸化膜
、１４・・マスク酸化膜、１５・・フォトレジスＩＬ１
６・・溝、１７・・・酸化膜、１８・・・多結晶シリコ
ン層。 出願人代理人 弁理士 鈴江武彦 第 図 第 図
Claims (5)
- （１）一方面に半導体素子が形成される第１のシリコン
基板と、 上記第１のシリコン基板の他方面と接着され、第１のシ
リコン基板と一体化された第２のシリコン基板と、 上記第１のシリコン基板の一方面側に形成された溝部と
、 上記第１のシリコン基板の他方面と上記第２のシリコン
基板との間に設けられた第１の絶縁膜と、上記溝部の底
部と上記第２のシリコン基板との間に設けられ、膜厚が
上記第１の絶縁膜よりも薄くされた第２の絶縁膜と を具備したことを特徴とする半導体装置。 - （２）一方面に半導体素子が形成される第１のシリコン
基板と、 上記第１のシリコン基板の他方面と接着され、第１のシ
リコン基板と一体化された第２のシリコン基板と、 上記第１のシリコン基板の一方面側に形成され、第１の
シリコン基板を複数の島領域に素子分離する溝部と、 上記第１のシリコン基板の他方面と上記第２のシリコン
基板との間に設けられた第１の絶縁膜と、上記溝部の底
部と上記第２のシリコン基板との間に設けられ、膜厚が
上記第１の絶縁膜よりも薄くされた第２の絶縁膜と を具備したことを特徴とする半導体装置。 - （３）前記第２の絶縁膜の膜厚が前記第１の絶縁膜の膜
厚の９０％以下である請求項１又は２記載の半導体装置
。 - （４）一方面に半導体素子が形成される第１のシリコン
基板と、 上記第１のシリコン基板の他方面と接着され、第１のシ
リコン基板と一体化された第２のシリコン基板と、 上記第１のシリコン基板の一方面側に先端部が上記第２
のシリコン基板に達するように形成され、第１のシリコ
ン基板を複数の島領域に素子分離する溝部と、 上記第１のシリコン基板の他方面と上記第２のシリコン
基板との間に設けられた第１の絶縁膜とを具備したこと
を特徴とする半導体装置。 - （５）第１のシリコン基板の一方面に第１の絶縁膜を介
して第２のシリコン基板を接着させ両基板を一体化させ
る工程と、 上記第１のシリコン基板を他方面からエッチングして上
記第２のシリコン基板が露出する溝部を選択的に形成す
る工程と、 上記溝部の底部に上記上記第１の絶縁膜よりも膜厚が薄
い第２の絶縁膜を形成する工程と を具備したことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203563A JPH0488657A (ja) | 1990-07-31 | 1990-07-31 | 半導体装置とその製造方法 |
| EP19910112887 EP0469583A3 (en) | 1990-07-31 | 1991-07-31 | Semiconductor substrate with complete dielectric isolation structure and method of making the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2203563A JPH0488657A (ja) | 1990-07-31 | 1990-07-31 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0488657A true JPH0488657A (ja) | 1992-03-23 |
Family
ID=16476208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2203563A Pending JPH0488657A (ja) | 1990-07-31 | 1990-07-31 | 半導体装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0469583A3 (ja) |
| JP (1) | JPH0488657A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5457068A (en) * | 1992-11-30 | 1995-10-10 | Texas Instruments Incorporated | Monolithic integration of microwave silicon devices and low loss transmission lines |
| KR100319615B1 (ko) * | 1999-04-16 | 2002-01-09 | 김영환 | 반도체 장치에서의 소자격리방법 |
| JP2008547219A (ja) * | 2005-06-27 | 2008-12-25 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 転位の無い歪んだ結晶を作成するための方法 |
| JP2011192882A (ja) * | 2010-03-16 | 2011-09-29 | Nec Corp | 半導体構造及び半導体装置及びその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08501900A (ja) * | 1992-06-17 | 1996-02-27 | ハリス・コーポレーション | 結合ウェーハの製法 |
| GB2423195B8 (en) * | 2005-02-10 | 2007-11-20 | Brand Rex Ltd | Improvements in or relating to connectors |
| US11682578B2 (en) * | 2020-07-30 | 2023-06-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multilayer isolation structure for high voltage silicon-on-insulator device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6173345A (ja) * | 1984-09-19 | 1986-04-15 | Toshiba Corp | 半導体装置 |
| JPS63314844A (ja) * | 1987-06-18 | 1988-12-22 | Toshiba Corp | 半導体装置の製造方法 |
| JP2777920B2 (ja) * | 1989-12-20 | 1998-07-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
-
1990
- 1990-07-31 JP JP2203563A patent/JPH0488657A/ja active Pending
-
1991
- 1991-07-31 EP EP19910112887 patent/EP0469583A3/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5457068A (en) * | 1992-11-30 | 1995-10-10 | Texas Instruments Incorporated | Monolithic integration of microwave silicon devices and low loss transmission lines |
| KR100319615B1 (ko) * | 1999-04-16 | 2002-01-09 | 김영환 | 반도체 장치에서의 소자격리방법 |
| JP2008547219A (ja) * | 2005-06-27 | 2008-12-25 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 転位の無い歪んだ結晶を作成するための方法 |
| JP2011192882A (ja) * | 2010-03-16 | 2011-09-29 | Nec Corp | 半導体構造及び半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0469583A2 (en) | 1992-02-05 |
| EP0469583A3 (en) | 1993-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP3635200B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH01312828A (ja) | 半導体の製造方法 | |
| JPH0799239A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0488657A (ja) | 半導体装置とその製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPS6155252B2 (ja) | ||
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS6354740A (ja) | 集積回路基板の製造方法 | |
| JPH03265153A (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPS61144036A (ja) | 半導体装置およびその製造方法 | |
| JPH05175325A (ja) | 誘電体分離基板及びその製造方法 | |
| JP3016512B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPH0616537B2 (ja) | 半導体基体の製造方法 | |
| JPS6152983B2 (ja) | ||
| JPH1126573A (ja) | 誘電体分離基板の製造方法 | |
| JPH1050824A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS63182836A (ja) | 絶縁層分離基板の製法 | |
| JPH08222625A (ja) | 誘電体分離基板の製造方法 |