JPH1126573A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPH1126573A JPH1126573A JP18233497A JP18233497A JPH1126573A JP H1126573 A JPH1126573 A JP H1126573A JP 18233497 A JP18233497 A JP 18233497A JP 18233497 A JP18233497 A JP 18233497A JP H1126573 A JPH1126573 A JP H1126573A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- forming
- polycrystalline
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩチップの剥離をより低減し、歩留まり
の向上を図り得る誘電体分離基板の製造方法を提供す
る。 【解決手段】 誘電体分離基板の製造方法において、単
結晶Ｓｉ基板２０１の底面と平行になるように、第２多
結晶Ｓｉ層２０５ｂ側から除去し、次いで、鏡面処理を
施すことによって鏡面２０７を形成する。次に、単結晶
Ｓｉ基板２０１を、例えばＨＦ液に浸し、表面に露出し
ている酸化膜２０６をエッチングする。これにより、ボ
イド導出溝が形成される。次に、酸化膜２０８の形成さ
れた支持基板２０９と鏡面処理を施した単結晶Ｓｉ基板
２０１の各主表面側同士を密着し、次いで、高温熱処理
を行うことにより、接合基板２１０が形成される。
の向上を図り得る誘電体分離基板の製造方法を提供す
る。 【解決手段】 誘電体分離基板の製造方法において、単
結晶Ｓｉ基板２０１の底面と平行になるように、第２多
結晶Ｓｉ層２０５ｂ側から除去し、次いで、鏡面処理を
施すことによって鏡面２０７を形成する。次に、単結晶
Ｓｉ基板２０１を、例えばＨＦ液に浸し、表面に露出し
ている酸化膜２０６をエッチングする。これにより、ボ
イド導出溝が形成される。次に、酸化膜２０８の形成さ
れた支持基板２０９と鏡面処理を施した単結晶Ｓｉ基板
２０１の各主表面側同士を密着し、次いで、高温熱処理
を行うことにより、接合基板２１０が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置を形成
する半導体基板の製造方法に係り、特に誘電体分離基板
の製造方法に関するものである。
する半導体基板の製造方法に係り、特に誘電体分離基板
の製造方法に関するものである。
【０００２】
【従来の技術】従来の多結晶Ｓｉを介在した貼り合わせ
誘電体分離基板の製造方法としては、ＩＥＥＥ ＩＳＰ
ＳＤ １９９２ ｐｐ．３１６〜３２１、特開昭６１−
２９２９３４号公報、特開平８−１１１３５９号公報等
に記載されるものが提案されている。
誘電体分離基板の製造方法としては、ＩＥＥＥ ＩＳＰ
ＳＤ １９９２ ｐｐ．３１６〜３２１、特開昭６１−
２９２９３４号公報、特開平８−１１１３５９号公報等
に記載されるものが提案されている。
【０００３】以下、その構成を図を用いて説明する。図
８及び図９に従来の誘電体分離基板の製造方法を示す。 （１）まず、図８（ａ）に示すように、例えば、＜１０
０＞結晶方位面を有する単結晶Ｓｉ基板（ウエハ）７０
１の主表面側に、所望の深さを有するＶ字溝７０２を異
方性エッチング技術を用いて形成する。
８及び図９に従来の誘電体分離基板の製造方法を示す。 （１）まず、図８（ａ）に示すように、例えば、＜１０
０＞結晶方位面を有する単結晶Ｓｉ基板（ウエハ）７０
１の主表面側に、所望の深さを有するＶ字溝７０２を異
方性エッチング技術を用いて形成する。
【０００４】なお、Ｖ字溝７０２の形成時に、Ｖ字溝７
０２に起因した単結晶Ｓｉ基板７０１の破損を防ぐた
め、単結晶Ｓｉ基板７０１外周部に溝が形成されないよ
うに、図１０に示すように、単結晶Ｓｉ基板７０１にオ
リエンテーションフラット７０１Ａを基準とした、ＬＳ
Ｉチップパターン部７０６レイアウトにしている。 （２）次いで、図８（ｂ）に示すように、Ｖ字溝７０２
を含む単結晶Ｓｉ基板７０１の主表面側に、この単結晶
Ｓｉ基板７０１と同一導電型の埋め込み拡散層７０３を
形成し、次いで素子間を分離するための分離絶縁膜７０
４を形成する。
０２に起因した単結晶Ｓｉ基板７０１の破損を防ぐた
め、単結晶Ｓｉ基板７０１外周部に溝が形成されないよ
うに、図１０に示すように、単結晶Ｓｉ基板７０１にオ
リエンテーションフラット７０１Ａを基準とした、ＬＳ
Ｉチップパターン部７０６レイアウトにしている。 （２）次いで、図８（ｂ）に示すように、Ｖ字溝７０２
を含む単結晶Ｓｉ基板７０１の主表面側に、この単結晶
Ｓｉ基板７０１と同一導電型の埋め込み拡散層７０３を
形成し、次いで素子間を分離するための分離絶縁膜７０
４を形成する。
【０００５】（３）次に、図８（ｃ）に示すように、分
離絶縁膜７０４を介在させて単結晶Ｓｉ基板７０１上に
多結晶Ｓｉ層７０５を形成する。この時の多結晶Ｓｉ層
７０５の厚さは、少なくともＶ字溝７０２を埋めること
が必要であり、通常はそのＶ字溝７０２の深さの２倍程
度である。 （４）次に、図８（ｄ）に示すように、単結晶Ｓｉ基板
７０１の底面と平行になるように、多結晶Ｓｉ層７０５
をＡ−Ａ線〔図８（ｃ）参照〕で示した位置まで除去
し、次いで、その多結晶Ｓｉ層７０５の主表面側に鏡面
処理を施すことによって、表面粗さ５００Å以下の鏡面
７０５Ａを形成する。
離絶縁膜７０４を介在させて単結晶Ｓｉ基板７０１上に
多結晶Ｓｉ層７０５を形成する。この時の多結晶Ｓｉ層
７０５の厚さは、少なくともＶ字溝７０２を埋めること
が必要であり、通常はそのＶ字溝７０２の深さの２倍程
度である。 （４）次に、図８（ｄ）に示すように、単結晶Ｓｉ基板
７０１の底面と平行になるように、多結晶Ｓｉ層７０５
をＡ−Ａ線〔図８（ｃ）参照〕で示した位置まで除去
し、次いで、その多結晶Ｓｉ層７０５の主表面側に鏡面
処理を施すことによって、表面粗さ５００Å以下の鏡面
７０５Ａを形成する。
【０００６】（５）次に、図９（ａ）に示すように、例
えば、１．０μｍの酸化膜７０７を形成した支持基板７
０８の主表面と、前記多結晶Ｓｉ層７０５の主表面側に
鏡面処理を施した前記単結晶Ｓｉ基板７０１の主表面を
清浄化するとともに活性化する。その後、前記支持基板
７０８と前記単結晶Ｓｉ基板７０１の各主表面側同士を
密着させる。
えば、１．０μｍの酸化膜７０７を形成した支持基板７
０８の主表面と、前記多結晶Ｓｉ層７０５の主表面側に
鏡面処理を施した前記単結晶Ｓｉ基板７０１の主表面を
清浄化するとともに活性化する。その後、前記支持基板
７０８と前記単結晶Ｓｉ基板７０１の各主表面側同士を
密着させる。
【０００７】この密着工程においては、通常、図１１に
示すように、支持治具７１７を用いて、支持基板７０８
の片隅より、例えば単結晶半導体基板（ウエハ）７０１
のオリエンテーションフラット７０１Ａ側から徐々に密
着させていくことにより、密着不良、いわゆる「ボイ
ド」を抑制するようにしている。次いで、例えば１２０
０℃、２時間の高温熱処理を行うことにより、接合基板
７０９を形成する。
示すように、支持治具７１７を用いて、支持基板７０８
の片隅より、例えば単結晶半導体基板（ウエハ）７０１
のオリエンテーションフラット７０１Ａ側から徐々に密
着させていくことにより、密着不良、いわゆる「ボイ
ド」を抑制するようにしている。次いで、例えば１２０
０℃、２時間の高温熱処理を行うことにより、接合基板
７０９を形成する。
【０００８】（６）次に、図９（ｂ）に示すように、単
結晶Ｓｉ基板７０１の反対側の主表面側からＢ−Ｂ線
〔図９（ａ）参照〕で示した位置まで研磨除去すること
によって、相互に分離された単結晶Ｓｉ島７１０を有す
る誘電体分離基板７１１が形成される。
結晶Ｓｉ基板７０１の反対側の主表面側からＢ−Ｂ線
〔図９（ａ）参照〕で示した位置まで研磨除去すること
によって、相互に分離された単結晶Ｓｉ島７１０を有す
る誘電体分離基板７１１が形成される。
【０００９】
【発明が解決しようとする課題】しかしながら、上記し
た従来の誘電体分離基板の製造方法では、図８（ｄ）に
示す多結晶Ｓｉ層７０５の鏡面仕上げ工程において、図
１２の要部拡大図に示すように、半導体基板７０１の平
坦部上とＶ字溝７０２上の多結晶Ｓｉ層７０５の配向性
の違いにより、図中○印内に示すように、Ｖ字溝７０２
部上の多結晶Ｓｉ層７０５に約１００Å程度の凹部７０
５Ａが形成されてしまう。この凹部７０５Ａの段差量は
Ｖ字溝７０２が深くなるにつれて、より顕著となる。
た従来の誘電体分離基板の製造方法では、図８（ｄ）に
示す多結晶Ｓｉ層７０５の鏡面仕上げ工程において、図
１２の要部拡大図に示すように、半導体基板７０１の平
坦部上とＶ字溝７０２上の多結晶Ｓｉ層７０５の配向性
の違いにより、図中○印内に示すように、Ｖ字溝７０２
部上の多結晶Ｓｉ層７０５に約１００Å程度の凹部７０
５Ａが形成されてしまう。この凹部７０５Ａの段差量は
Ｖ字溝７０２が深くなるにつれて、より顕著となる。
【００１０】そして、図１１に示す、単結晶Ｓｉ基板７
０１と支持基板７０８との密着工程において、前記凹部
７０５Ａがある箇所では、その凹部７０５Ａの段差量が
大きい程、また、凹部７０５Ａのパターンレシオが大き
い程、平坦部に比べて密着速度が遅くなる。このため、
図１３に示すように、凹部７０５Ａを有する単結晶Ｓｉ
基板７０１上に形成されたＬＳＩチップパターン部７０
６は、パターンのない外周の平坦部に比べて密着速度が
遅くなり（図中矢印の長さは密着速度を表す）、ＬＳＩ
チップパターン部７０６内にボイド（未接合部分）７０
７が残留していた。
０１と支持基板７０８との密着工程において、前記凹部
７０５Ａがある箇所では、その凹部７０５Ａの段差量が
大きい程、また、凹部７０５Ａのパターンレシオが大き
い程、平坦部に比べて密着速度が遅くなる。このため、
図１３に示すように、凹部７０５Ａを有する単結晶Ｓｉ
基板７０１上に形成されたＬＳＩチップパターン部７０
６は、パターンのない外周の平坦部に比べて密着速度が
遅くなり（図中矢印の長さは密着速度を表す）、ＬＳＩ
チップパターン部７０６内にボイド（未接合部分）７０
７が残留していた。
【００１１】この種のボイドはその後のウエハプロセ
ス、特に熱拡散プロセスにおいては、ＬＳＩチップが剥
離し、歩留まりを下げるという問題があった。このよう
な問題点を除去するために、例えば特開平８−１１１３
５９号公報に開示されているような製造方法が提案され
ている。図１４はかかる他の従来例のＬＳＩチップパタ
ーンレイアウト図、図１５は他の従来例の効果の説明図
である。なお、上記従来例と同じものには同じ符号を付
してその説明は省略する。
ス、特に熱拡散プロセスにおいては、ＬＳＩチップが剥
離し、歩留まりを下げるという問題があった。このよう
な問題点を除去するために、例えば特開平８−１１１３
５９号公報に開示されているような製造方法が提案され
ている。図１４はかかる他の従来例のＬＳＩチップパタ
ーンレイアウト図、図１５は他の従来例の効果の説明図
である。なお、上記従来例と同じものには同じ符号を付
してその説明は省略する。
【００１２】これらの図に示すように、単結晶Ｓｉ基板
７０１上に形成されたＬＳＩチップパターン部７０６の
ない外周部上に、周辺パターン７２１、つまり凹部を形
成する。これにより、単結晶Ｓｉ基板７０１と、支持基
板７０８との密着工程において、図１５に示すように、
ＬＳＩチップパターン部７０６のないウエハ外周部は、
ＬＳＩチップパターン部７０６のある中心部に比べ密着
速度が遅くなり、ボイドの発生は低減する。つまり、Ｌ
ＳＩチップパターン部７０６のある中心部の密着速度Ｖ
1 より周辺部の密着速度Ｖ2 の方が遅くなる。
７０１上に形成されたＬＳＩチップパターン部７０６の
ない外周部上に、周辺パターン７２１、つまり凹部を形
成する。これにより、単結晶Ｓｉ基板７０１と、支持基
板７０８との密着工程において、図１５に示すように、
ＬＳＩチップパターン部７０６のないウエハ外周部は、
ＬＳＩチップパターン部７０６のある中心部に比べ密着
速度が遅くなり、ボイドの発生は低減する。つまり、Ｌ
ＳＩチップパターン部７０６のある中心部の密着速度Ｖ
1 より周辺部の密着速度Ｖ2 の方が遅くなる。
【００１３】しかしながら、この製造方法においてもボ
イドの発生は約５０％であり、十分に低減することはで
きなかった。本発明は、上記問題点を除去し、ＬＳＩチ
ップの剥離をより低減し、歩留まりの向上を図り得る誘
電体分離基板の製造方法を提供することを目的とする。
イドの発生は約５０％であり、十分に低減することはで
きなかった。本発明は、上記問題点を除去し、ＬＳＩチ
ップの剥離をより低減し、歩留まりの向上を図り得る誘
電体分離基板の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕誘電体分離基板の製造方法において、第１の半導
体基板の主表面側に素子分離用の第１の溝と、基板内部
を通じて外周に達する前記第１の溝より深さの深い第２
の溝を形成する工程と、前記第１及び第２の溝を含む前
記第１の半導体基板の主表面に絶縁膜を形成し、次い
で、前記第１の溝の深さ以上の厚さを有する第１の多結
晶Ｓｉ層を形成する工程と、前記第１の多結晶Ｓｉ層上
に酸化膜を形成した後、第２の多結晶Ｓｉ層を所望の厚
さに形成する工程と、前記第２の多結晶Ｓｉ層の表面側
から前記第１の半導体基板の底面と平行になるように、
前記第２の溝上においては、前記酸化膜の一部が露出
し、残存する位置であって、前記第２の溝以外の領域に
おいては、前記第１の多結晶Ｓｉ層まで達する位置まで
除去し、次いで、その面を鏡面加工する工程と、前記鏡
面加工された前記第１の半導体基板の主表面に露出して
いる前記酸化膜をエッチングし、ボイド導出溝を形成す
る工程と、前記第１の半導体基板の主表面と酸化膜処理
を施した第２の半導体基板を貼り合わせる工程と、前記
第１の半導体基板の反対主表面側より、前記第１の溝の
底部が露出するまで研磨する工程とを施すようにしたも
のである。
成するために、 〔１〕誘電体分離基板の製造方法において、第１の半導
体基板の主表面側に素子分離用の第１の溝と、基板内部
を通じて外周に達する前記第１の溝より深さの深い第２
の溝を形成する工程と、前記第１及び第２の溝を含む前
記第１の半導体基板の主表面に絶縁膜を形成し、次い
で、前記第１の溝の深さ以上の厚さを有する第１の多結
晶Ｓｉ層を形成する工程と、前記第１の多結晶Ｓｉ層上
に酸化膜を形成した後、第２の多結晶Ｓｉ層を所望の厚
さに形成する工程と、前記第２の多結晶Ｓｉ層の表面側
から前記第１の半導体基板の底面と平行になるように、
前記第２の溝上においては、前記酸化膜の一部が露出
し、残存する位置であって、前記第２の溝以外の領域に
おいては、前記第１の多結晶Ｓｉ層まで達する位置まで
除去し、次いで、その面を鏡面加工する工程と、前記鏡
面加工された前記第１の半導体基板の主表面に露出して
いる前記酸化膜をエッチングし、ボイド導出溝を形成す
る工程と、前記第１の半導体基板の主表面と酸化膜処理
を施した第２の半導体基板を貼り合わせる工程と、前記
第１の半導体基板の反対主表面側より、前記第１の溝の
底部が露出するまで研磨する工程とを施すようにしたも
のである。
【００１５】〔２〕誘電体分離基板の製造方法におい
て、第１の半導体基板の主表面側に素子分離用の第１の
溝と、基板内部を通じて外周に達する前記第１の溝より
深さの深い第２の溝を形成する工程と、前記第１及び第
２の溝を含む前記第１の半導体基板の主表面に絶縁膜を
形成し、次いで、前記第１の溝の深さ以上の厚さを有す
る第１の多結晶Ｓｉ層を形成する工程と、前記第１の多
結晶Ｓｉ層上に酸化膜を形成した後、第２の多結晶Ｓｉ
層を所望の厚さに形成する工程と、前記第２の多結晶Ｓ
ｉ層の表面側から前記第１の半導体基板の底面と平行に
なるように、前記第２の溝上においては、前記酸化膜の
一部が露出し、残存する位置であって、前記第２の溝以
外の領域においては、前記第１の多結晶Ｓｉ層に達する
位置まで除去し、次いで、その面を鏡面加工するととも
に、多結晶Ｓｉと酸化膜のエッチング速度差を利用し、
露出している酸化膜を突起状に形成する工程と、前記第
１の半導体基板の主表面と酸化膜処理を施した第２の半
導体基板を貼り合わせる工程と、前記第１の半導体基板
の反対主表面側より、前記第１の溝の底部が露出するま
で研磨する工程とを施すようにしたものである。
て、第１の半導体基板の主表面側に素子分離用の第１の
溝と、基板内部を通じて外周に達する前記第１の溝より
深さの深い第２の溝を形成する工程と、前記第１及び第
２の溝を含む前記第１の半導体基板の主表面に絶縁膜を
形成し、次いで、前記第１の溝の深さ以上の厚さを有す
る第１の多結晶Ｓｉ層を形成する工程と、前記第１の多
結晶Ｓｉ層上に酸化膜を形成した後、第２の多結晶Ｓｉ
層を所望の厚さに形成する工程と、前記第２の多結晶Ｓ
ｉ層の表面側から前記第１の半導体基板の底面と平行に
なるように、前記第２の溝上においては、前記酸化膜の
一部が露出し、残存する位置であって、前記第２の溝以
外の領域においては、前記第１の多結晶Ｓｉ層に達する
位置まで除去し、次いで、その面を鏡面加工するととも
に、多結晶Ｓｉと酸化膜のエッチング速度差を利用し、
露出している酸化膜を突起状に形成する工程と、前記第
１の半導体基板の主表面と酸化膜処理を施した第２の半
導体基板を貼り合わせる工程と、前記第１の半導体基板
の反対主表面側より、前記第１の溝の底部が露出するま
で研磨する工程とを施すようにしたものである。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示す支持基板ボイド導出溝パターンレイア
ウト図、図２は図１のＸ−Ｘ線（ボイド導出溝部）の製
造工程断面図（その１）、図３は図１のＸ−Ｘ線（ボイ
ド導出溝部）部の製造工程断面図（その２）である。
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示す支持基板ボイド導出溝パターンレイア
ウト図、図２は図１のＸ−Ｘ線（ボイド導出溝部）の製
造工程断面図（その１）、図３は図１のＸ−Ｘ線（ボイ
ド導出溝部）部の製造工程断面図（その２）である。
【００１７】図１に示すように、ボイド導出溝１０２
は、ＬＳＩチップ１０３を分割するスクライブラインを
通じて、単結晶Ｓｉ基板１０１の外周部に両端が達する
よう配置されている。このボイド導出溝の形成方法を図
２及び図３の工程断面図を用いて説明する。 （１）まず、図２（ａ）に示すように、例えば＜１００
＞結晶方位面を有する単結晶Ｓｉ基板２０１の主表面側
に、所望の深さを有する素子分離用Ｖ字溝２０２ａと、
後にボイド導出溝が形成されるボイド導出溝形成用Ｖ字
溝２０２ｂを異方性エッチング技術を用いて形成する。
ここで、素子分離用Ｖ字溝２０２ａとボイド導出溝形成
用Ｖ字溝２０２ｂの深さ関係は、２０２ａ＜２０２ｂで
あり、本実施例では、素子分離用Ｖ字溝２０２ａの深さ
は５０μｍ、ボイド導出溝形成用Ｖ字溝２０２ｂの深さ
は７０μｍとした。
は、ＬＳＩチップ１０３を分割するスクライブラインを
通じて、単結晶Ｓｉ基板１０１の外周部に両端が達する
よう配置されている。このボイド導出溝の形成方法を図
２及び図３の工程断面図を用いて説明する。 （１）まず、図２（ａ）に示すように、例えば＜１００
＞結晶方位面を有する単結晶Ｓｉ基板２０１の主表面側
に、所望の深さを有する素子分離用Ｖ字溝２０２ａと、
後にボイド導出溝が形成されるボイド導出溝形成用Ｖ字
溝２０２ｂを異方性エッチング技術を用いて形成する。
ここで、素子分離用Ｖ字溝２０２ａとボイド導出溝形成
用Ｖ字溝２０２ｂの深さ関係は、２０２ａ＜２０２ｂで
あり、本実施例では、素子分離用Ｖ字溝２０２ａの深さ
は５０μｍ、ボイド導出溝形成用Ｖ字溝２０２ｂの深さ
は７０μｍとした。
【００１８】（２）次に、図２（ｂ）に示すように、従
来技術と同様、埋め込み拡散層２０３、次いで、素子間
を分離するための分離絶縁膜２０４を形成する。 （３）次いで、図２（ｃ）に示すように、分離絶縁膜２
０４上に第１の多結晶Ｓｉ層２０５ａを形成し、次に、
酸化膜２０６を形成する。この時の第１多結晶Ｓｉ層２
０５ａの厚さは、少なくとも素子分離用Ｖ字溝２０２ａ
が埋まる必要があり、本実施例では素子分離用Ｖ字溝２
０２ａの深さ程度とした。また、酸化膜２０６の厚みは
任意でよく、ここでは１μｍ程度とした。
来技術と同様、埋め込み拡散層２０３、次いで、素子間
を分離するための分離絶縁膜２０４を形成する。 （３）次いで、図２（ｃ）に示すように、分離絶縁膜２
０４上に第１の多結晶Ｓｉ層２０５ａを形成し、次に、
酸化膜２０６を形成する。この時の第１多結晶Ｓｉ層２
０５ａの厚さは、少なくとも素子分離用Ｖ字溝２０２ａ
が埋まる必要があり、本実施例では素子分離用Ｖ字溝２
０２ａの深さ程度とした。また、酸化膜２０６の厚みは
任意でよく、ここでは１μｍ程度とした。
【００１９】（４）次に、図２（ｄ）に示すように、酸
化膜２０６上に第２の多結晶Ｓｉ層２０５ｂを形成す
る。第２多結晶Ｓｉ層２０５ｂの厚さは、第１多結晶Ｓ
ｉ層２０５ａ形成後のボイド導出溝形成用Ｖ字溝２０２
ｂ上の凹みが埋まる程度でよく、本実施例では第１多結
晶Ｓｉ層２０５ａと同程度とした。 （５）次いで、図３（ａ）に示すように、ボイド導出溝
形成用Ｖ字溝２０２ｂにおいては、酸化膜２０６の一部
が露出し残存する位置であり、それ以外の領域において
は、第１の多結晶シリコン層２０５ａに達する位置ま
で、つまり、第２の多結晶Ｓｉ層の表面側から単結晶Ｓ
ｉ基板２０１の底面と平行になるように、第２多結晶Ｓ
ｉ層２０５ｂ側からＡ−Ａ線〔図２（ｄ）参照〕で示し
た位置まで除去し、次いで、鏡面処理を施すことによっ
て鏡面２０７を形成する。
化膜２０６上に第２の多結晶Ｓｉ層２０５ｂを形成す
る。第２多結晶Ｓｉ層２０５ｂの厚さは、第１多結晶Ｓ
ｉ層２０５ａ形成後のボイド導出溝形成用Ｖ字溝２０２
ｂ上の凹みが埋まる程度でよく、本実施例では第１多結
晶Ｓｉ層２０５ａと同程度とした。 （５）次いで、図３（ａ）に示すように、ボイド導出溝
形成用Ｖ字溝２０２ｂにおいては、酸化膜２０６の一部
が露出し残存する位置であり、それ以外の領域において
は、第１の多結晶シリコン層２０５ａに達する位置ま
で、つまり、第２の多結晶Ｓｉ層の表面側から単結晶Ｓ
ｉ基板２０１の底面と平行になるように、第２多結晶Ｓ
ｉ層２０５ｂ側からＡ−Ａ線〔図２（ｄ）参照〕で示し
た位置まで除去し、次いで、鏡面処理を施すことによっ
て鏡面２０７を形成する。
【００２０】次に、単結晶Ｓｉ基板２０１を、例えばＨ
Ｆ液に浸し、表面に露出している酸化膜２０６〔図３
（ａ）のＡ部（図４に示す拡大図）参照〕をエッチング
する。つまり、図４の要部拡大図に示すように、主表面
側に表面に露出している酸化膜２０６がエッチングさ
れ、図１で説明したボイド導出溝１０２となる溝が形成
される。このボイド導出溝１０２の深さは、ＨＦ液によ
るエッチング時間で容易にコントロールできるもので、
本実施例では１μｍ程度の深さにエッチングした。
Ｆ液に浸し、表面に露出している酸化膜２０６〔図３
（ａ）のＡ部（図４に示す拡大図）参照〕をエッチング
する。つまり、図４の要部拡大図に示すように、主表面
側に表面に露出している酸化膜２０６がエッチングさ
れ、図１で説明したボイド導出溝１０２となる溝が形成
される。このボイド導出溝１０２の深さは、ＨＦ液によ
るエッチング時間で容易にコントロールできるもので、
本実施例では１μｍ程度の深さにエッチングした。
【００２１】（６）次に、図３（ｂ）に示すように、従
来例図９（ａ）で説明したのと同様の方法で、酸化膜２
０８の形成された支持基板２０９と、鏡面処理を施した
単結晶Ｓｉ基板２０１の各主表面側同士を密着し、次い
で、高温熱処理を行うことにより、接合基板２１０が形
成される。ここで、ボイド導出溝１０２は前記高温熱処
理工程において、ウエット酸化性雰囲気にて１２００℃
で２時間程度の処理を施すことにより、少なくとも基板
外周部は完全に熱酸化膜にて充填することができる。
来例図９（ａ）で説明したのと同様の方法で、酸化膜２
０８の形成された支持基板２０９と、鏡面処理を施した
単結晶Ｓｉ基板２０１の各主表面側同士を密着し、次い
で、高温熱処理を行うことにより、接合基板２１０が形
成される。ここで、ボイド導出溝１０２は前記高温熱処
理工程において、ウエット酸化性雰囲気にて１２００℃
で２時間程度の処理を施すことにより、少なくとも基板
外周部は完全に熱酸化膜にて充填することができる。
【００２２】（７）次に、図３（ｃ）に示すように、単
結晶Ｓｉ基板２０１の反対側主表面からＢ−Ｂ線〔図３
（ｂ）参照〕で示した位置まで研磨除去することによっ
て、相互に分離された単結晶Ｓｉ島２１１を有する誘電
体分離基板２１２が完成される。このように、第１実施
例によれば、支持基板２０９と貼り合わされる単結晶Ｓ
ｉ基板２０１の主表面側に、スクライブラインを通じて
基板外周部に両端が達するボイド導出溝１０２を設ける
ようにしたので、ウエハ貼り合わせ工程において、ボイ
ドはボイド導出溝１０２を介して消滅する。
結晶Ｓｉ基板２０１の反対側主表面からＢ−Ｂ線〔図３
（ｂ）参照〕で示した位置まで研磨除去することによっ
て、相互に分離された単結晶Ｓｉ島２１１を有する誘電
体分離基板２１２が完成される。このように、第１実施
例によれば、支持基板２０９と貼り合わされる単結晶Ｓ
ｉ基板２０１の主表面側に、スクライブラインを通じて
基板外周部に両端が達するボイド導出溝１０２を設ける
ようにしたので、ウエハ貼り合わせ工程において、ボイ
ドはボイド導出溝１０２を介して消滅する。
【００２３】従って、基板全体にわたってボイドの発生
は完全に近い状態で抑制することができるので、歩留り
の向上を図ることができる。また、このボイド導出溝１
０２は、ＬＳＩチップ領域と同時にパターンレイアウト
されるため、両者の位置関係は極めて正確に決まる。さ
らに、ボイド導出溝１０２の深さはＨＦによるエッチン
グ量で決まることから、貼り合わせ状態を見て深さの変
更が必要となった場合、容易に変更が可能である。
は完全に近い状態で抑制することができるので、歩留り
の向上を図ることができる。また、このボイド導出溝１
０２は、ＬＳＩチップ領域と同時にパターンレイアウト
されるため、両者の位置関係は極めて正確に決まる。さ
らに、ボイド導出溝１０２の深さはＨＦによるエッチン
グ量で決まることから、貼り合わせ状態を見て深さの変
更が必要となった場合、容易に変更が可能である。
【００２４】次に、本発明の第２実施例について説明す
る。図５は本発明の第２実施例を示す支持基板突起状パ
ターンのレイアウト図、図６は図５のＹ−Ｙ線の製造工
程断面図である。図５において、ＬＳＩチップパターン
領域４０３の外周部より、単結晶Ｓｉ基板４０１の外周
に向けて突起状のライン４０２を形成する。
る。図５は本発明の第２実施例を示す支持基板突起状パ
ターンのレイアウト図、図６は図５のＹ−Ｙ線の製造工
程断面図である。図５において、ＬＳＩチップパターン
領域４０３の外周部より、単結晶Ｓｉ基板４０１の外周
に向けて突起状のライン４０２を形成する。
【００２５】この突起状のラインの形成方法を図６の工
程断面図を用いて説明する。 （１）まず、図６（ａ）において、この状態は、第１実
施例で説明した図２中、単結晶Ｓｉ基板２０１を５０１
に、素子分離用Ｖ字溝２０２ａを５０２ａに、ボイド導
出溝形成用Ｖ字溝２０２ｂを突起状のライン形成用Ｖ字
溝５０２ｂに、埋め込み拡散層２０３を５０３に、分離
絶縁膜２０４を５０４に、第１多結晶Ｓｉ層２０５ａを
５０５ａに、第２多結晶Ｓｉ層２０５ｂを５０５ｂに、
酸化膜２０６を５０６に、それぞれ置き換えることによ
り、図２（ａ）〜（ｄ）までと同様の工程で形成したも
のである。
程断面図を用いて説明する。 （１）まず、図６（ａ）において、この状態は、第１実
施例で説明した図２中、単結晶Ｓｉ基板２０１を５０１
に、素子分離用Ｖ字溝２０２ａを５０２ａに、ボイド導
出溝形成用Ｖ字溝２０２ｂを突起状のライン形成用Ｖ字
溝５０２ｂに、埋め込み拡散層２０３を５０３に、分離
絶縁膜２０４を５０４に、第１多結晶Ｓｉ層２０５ａを
５０５ａに、第２多結晶Ｓｉ層２０５ｂを５０５ｂに、
酸化膜２０６を５０６に、それぞれ置き換えることによ
り、図２（ａ）〜（ｄ）までと同様の工程で形成したも
のである。
【００２６】（２）次に、図６（ｂ）に示すように、単
結晶Ｓｉ基板５０１の底面と平行になるように、第２多
結晶Ｓｉ層５０５ｂ側からＡ−Ａ線〔図６（ａ）参照〕
で示した位置まで除去し、次に、鏡面処理を施すことに
よって、鏡面５０７を作製する。この鏡面処理工程は、
一般にメカノケミカルポリッシング法で行われる。従っ
て、この実施例のように処理面に、酸化膜と多結晶Ｓｉ
が混在している場合、酸化膜のケミカルエッチング速度
が多結晶Ｓｉより極端に遅いことから、鏡面処理後の主
表面側には、図７の要部拡大図〔図６（ａ）Ｂ部拡大
図〕に示すように、露出している酸化膜５０６は突起状
となり、図５で説明した突起状のライン４０２が形成さ
れる。この突起状のライン４０２の高さは、通常３００
０〜５０００Å程度になる。
結晶Ｓｉ基板５０１の底面と平行になるように、第２多
結晶Ｓｉ層５０５ｂ側からＡ−Ａ線〔図６（ａ）参照〕
で示した位置まで除去し、次に、鏡面処理を施すことに
よって、鏡面５０７を作製する。この鏡面処理工程は、
一般にメカノケミカルポリッシング法で行われる。従っ
て、この実施例のように処理面に、酸化膜と多結晶Ｓｉ
が混在している場合、酸化膜のケミカルエッチング速度
が多結晶Ｓｉより極端に遅いことから、鏡面処理後の主
表面側には、図７の要部拡大図〔図６（ａ）Ｂ部拡大
図〕に示すように、露出している酸化膜５０６は突起状
となり、図５で説明した突起状のライン４０２が形成さ
れる。この突起状のライン４０２の高さは、通常３００
０〜５０００Å程度になる。
【００２７】（３）次に、図６（ｃ）に示すように、従
来例の図９（ａ）で説明したと同様の方法で、酸化膜５
０８が形成された支持基板５０９と単結晶Ｓｉ基板５０
１の主表面側同士を密着し、次いで、高温熱処理を行う
ことにより、接合基板５１０が形成される。ここで突起
状のライン４０２で生じる隙間は、前記高温熱処理にお
いて、ウエット酸化性雰囲気にて、１２００℃で２時間
程度の処理を施すことにより、完全に熱酸化膜で充填す
ることができる。
来例の図９（ａ）で説明したと同様の方法で、酸化膜５
０８が形成された支持基板５０９と単結晶Ｓｉ基板５０
１の主表面側同士を密着し、次いで、高温熱処理を行う
ことにより、接合基板５１０が形成される。ここで突起
状のライン４０２で生じる隙間は、前記高温熱処理にお
いて、ウエット酸化性雰囲気にて、１２００℃で２時間
程度の処理を施すことにより、完全に熱酸化膜で充填す
ることができる。
【００２８】（４）次に、図６（ｄ）に示すように、単
結晶Ｓｉ基板５０１の反対側主表面からＢ−Ｂ線〔図６
（ｃ）参照〕で示した位置まで研磨除去することによっ
て、相互に分離された単結晶Ｓｉ島５１１を有する誘電
体分離基板５１２が形成される。このように、第２実施
例によれば、支持基板５０９と貼り合わされる単結晶Ｓ
ｉ基板５０１の主表面側に、ＬＳＩチップ領域の外周部
より基板外周に向けて酸化膜による突起状のライン４０
２を設けるようにしたので、ウエハ貼り合わせ工程にお
いて、ＬＳＩチップ領域外の基板外周部の密着速度はＬ
ＳＩチップ領域のある中心部に比べ、著しく遅くなる。
よって、ＬＳＩチップ領域で発生したボイドは内部に閉
じ込められることがなくなる。従って、ＬＳＩチップ領
域におけるボイドの発生を制御することができるので、
歩留りの向上を図ることができる。
結晶Ｓｉ基板５０１の反対側主表面からＢ−Ｂ線〔図６
（ｃ）参照〕で示した位置まで研磨除去することによっ
て、相互に分離された単結晶Ｓｉ島５１１を有する誘電
体分離基板５１２が形成される。このように、第２実施
例によれば、支持基板５０９と貼り合わされる単結晶Ｓ
ｉ基板５０１の主表面側に、ＬＳＩチップ領域の外周部
より基板外周に向けて酸化膜による突起状のライン４０
２を設けるようにしたので、ウエハ貼り合わせ工程にお
いて、ＬＳＩチップ領域外の基板外周部の密着速度はＬ
ＳＩチップ領域のある中心部に比べ、著しく遅くなる。
よって、ＬＳＩチップ領域で発生したボイドは内部に閉
じ込められることがなくなる。従って、ＬＳＩチップ領
域におけるボイドの発生を制御することができるので、
歩留りの向上を図ることができる。
【００２９】また、この突起状のラインのパターニング
はＬＳＩチップ領域のパターニングと同時にできるた
め、両者の位置関係は極めて正確に決めることができ
る。なお、本発明は上記実施例に限定されるものではな
く、例えば本発明の趣旨に基づいて種々のパターンレイ
アウトが可能であり、これらを本発明の範囲から除外す
るものではない。
はＬＳＩチップ領域のパターニングと同時にできるた
め、両者の位置関係は極めて正確に決めることができ
る。なお、本発明は上記実施例に限定されるものではな
く、例えば本発明の趣旨に基づいて種々のパターンレイ
アウトが可能であり、これらを本発明の範囲から除外す
るものではない。
【００３０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、支持基板と貼り合
わされる単結晶Ｓｉ基板の主表面側に、スクライブライ
ンを通じて基板外周部に両端が達するボイド導出溝を設
けるようにしたので、ウエハ貼り合わせ工程において、
ボイドはボイド導出溝を介して消滅する。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、支持基板と貼り合
わされる単結晶Ｓｉ基板の主表面側に、スクライブライ
ンを通じて基板外周部に両端が達するボイド導出溝を設
けるようにしたので、ウエハ貼り合わせ工程において、
ボイドはボイド導出溝を介して消滅する。
【００３１】したがって、基板全体にわたってボイドの
発生は完全に近い状態で抑制することができるので、歩
留りの向上を図ることができる。また、このボイド導出
溝は、ＬＳＩチップ領域と同時にパターンレイアウトさ
れるため、両者の位置関係は極めて正確に決まる。さら
に、ボイド導出溝の深さはＨＦによるエッチング量で決
まることから、貼り合わせ状態を見て深さの変更が必要
となった場合、容易に変更が可能である。
発生は完全に近い状態で抑制することができるので、歩
留りの向上を図ることができる。また、このボイド導出
溝は、ＬＳＩチップ領域と同時にパターンレイアウトさ
れるため、両者の位置関係は極めて正確に決まる。さら
に、ボイド導出溝の深さはＨＦによるエッチング量で決
まることから、貼り合わせ状態を見て深さの変更が必要
となった場合、容易に変更が可能である。
【００３２】（２）請求項２記載の発明によれば、支持
基板と貼り合わされる単結晶Ｓｉ基板の主表面側に、Ｌ
ＳＩチップ領域の外周部より基板外周に向けて酸化膜に
よる突起状のラインを設けたので、ウエハ貼り合わせ工
程において、ＬＳＩチップ領域外の基板外周部の密着速
度はＬＳＩチップ領域のある中心部に比べ、著しく遅く
なる。
基板と貼り合わされる単結晶Ｓｉ基板の主表面側に、Ｌ
ＳＩチップ領域の外周部より基板外周に向けて酸化膜に
よる突起状のラインを設けたので、ウエハ貼り合わせ工
程において、ＬＳＩチップ領域外の基板外周部の密着速
度はＬＳＩチップ領域のある中心部に比べ、著しく遅く
なる。
【００３３】したがって、ＬＳＩチップ領域で発生した
ボイドは、内部に閉じ込められることがなくなる。よっ
て、ＬＳＩチップ領域におけるボイドの発生を制御する
ことができるので、歩留りの向上を図ることができる。
また、この突起状のラインのパターニングは、ＬＳＩチ
ップ領域のパターニングと同時にできるため、両者の位
置関係を極めて正確に決めることができる。
ボイドは、内部に閉じ込められることがなくなる。よっ
て、ＬＳＩチップ領域におけるボイドの発生を制御する
ことができるので、歩留りの向上を図ることができる。
また、この突起状のラインのパターニングは、ＬＳＩチ
ップ領域のパターニングと同時にできるため、両者の位
置関係を極めて正確に決めることができる。
【図１】本発明の第１実施例を示す支持基板ボイド導出
溝パターンレイアウト図である。
溝パターンレイアウト図である。
【図２】図１のＸ−Ｘ線（ボイド導出溝部）の製造工程
断面図（その１）である。
断面図（その１）である。
【図３】図１のＸ−Ｘ線（ボイド導出溝部）の製造工程
断面図（その２）である。
断面図（その２）である。
【図４】本発明の第１実施例の要部拡大断面〔図３
（ａ）のＡ部断面〕図である。
（ａ）のＡ部断面〕図である。
【図５】本発明の第２実施例を示す支持基板突起状パタ
ーンのレイアウト図である。
ーンのレイアウト図である。
【図６】図５のＹ−Ｙ線の工程断面図である。
【図７】本発明の第２実施例の要部拡大断面〔図６
（ｂ）のＢ部断面〕図である。
（ｂ）のＢ部断面〕図である。
【図８】従来の誘電体分離基板の製造工程断面図（その
１）である。
１）である。
【図９】従来の誘電体分離基板の製造工程断面図（その
２）である。
２）である。
【図１０】従来のＬＳＩチップパターンレイアウト図で
ある。
ある。
【図１１】従来の単結晶Ｓｉ基板と支持基板の貼り合わ
せ工程の説明図である。
せ工程の説明図である。
【図１２】従来の単結晶Ｓｉ基板上のＶ字溝への多結晶
Ｓｉ層の形成拡大断面図である。
Ｓｉ層の形成拡大断面図である。
【図１３】従来技術の問題点説明図である。
【図１４】他の従来例のＬＳＩチップパターンレイアウ
ト図である。
ト図である。
【図１５】他の従来例の効果の説明図である。
１０１，２０１，４０１，５０１ 単結晶Ｓｉ基板 １０２ ボイド導出溝 １０３ ＬＳＩチップ ２０２ａ，５０２ａ 素子分離用Ｖ字溝 ２０２ｂ ボイド導出溝形成用Ｖ字溝 ２０３，５０３ 埋め込み拡散層 ２０４，５０４ 分離絶縁膜 ２０５ａ，５０５ａ 第１の多結晶Ｓｉ層 ２０５ｂ，５０５ｂ 第２の多結晶Ｓｉ層 ２０６，２０８，５０６ 酸化膜 ２０７，５０７ 鏡面 ２０９，５０９ 支持基板 ２１０，５１０ 接合基板 ２１１，５１１ 単結晶Ｓｉ島 ２１２，５１２ 誘電体分離基板 ４０２ 突起状のライン ４０３ ＬＳＩチップパターン領域 ５０２ｂ 突起状のライン形成用Ｖ字溝
Claims (2)
- 【請求項１】 誘電体分離基板の製造方法において、
（ａ）第１の半導体基板の主表面側に素子分離用の第１
の溝と、基板内部を通じて外周に達する前記第１の溝よ
り深さの深い第２の溝を形成する工程と、（ｂ）前記第
１及び第２の溝を含む前記第１の半導体基板の主表面に
絶縁膜を形成し、次いで、前記第１の溝の深さ以上の厚
さを有する第１の多結晶Ｓｉ層を形成する工程と、
（ｃ）前記第１の多結晶Ｓｉ層上に酸化膜を形成した
後、第２の多結晶Ｓｉ層を所望の厚さに形成する工程
と、（ｄ）前記第２の多結晶Ｓｉ層の表面側から前記第
１の半導体基板の底面と平行になるように、前記第２の
溝上においては、前記酸化膜の一部が露出し、残存する
位置であって、前記第２の溝以外の領域においては、前
記第１の多結晶Ｓｉ層に達する位置まで除去し、次い
で、その面を鏡面加工する工程と、（ｅ）前記鏡面加工
された前記第１の半導体基板の主表面に露出している前
記酸化膜をエッチングし、ボイド導出溝を形成する工程
と、（ｆ）前記第１の半導体基板の主表面と酸化膜処理
を施した第２の半導体基板を貼り合わせる工程と、
（ｇ）前記第１の半導体基板の反対主表面側より、前記
第１の溝の底部が露出するまで研磨する工程とを施すこ
とを特徴とする誘電体分離基板の製造方法。 - 【請求項２】 誘電体分離基板の製造方法において、
（ａ）第１の半導体基板の主表面側に素子分離用の第１
の溝と、基板内部を通じて外周に達する前記第１の溝よ
り深さの深い第２の溝を形成する工程と、（ｂ）前記第
１及び第２の溝を含む前記第１の半導体基板の主表面に
絶縁膜を形成し、次いで、前記第１の溝の深さ以上の厚
さを有する第１の多結晶Ｓｉ層を形成する工程と、
（ｃ）前記第１の多結晶Ｓｉ層上に酸化膜を形成した
後、第２の多結晶Ｓｉ層を所望の厚さに形成する工程
と、（ｄ）前記第２の多結晶Ｓｉ層の表面側から前記第
１の半導体基板の底面と平行になるように、前記第２の
溝上においては、前記酸化膜の一部が露出し、残存する
位置であって、前記第２の溝以外の領域においては、前
記第１の多結晶Ｓｉ層に達する位置まで除去し、次い
で、その面を鏡面加工するとともに、多結晶Ｓｉと酸化
膜のエッチング速度差を利用し、露出している酸化膜を
突起状に形成する工程と、（ｅ）前記第１の半導体基板
の主表面と酸化膜処理を施した第２の半導体基板を貼り
合わせる工程と、（ｆ）前記第１の半導体基板の反対主
表面側より、前記第１の溝の底部が露出するまで研磨す
る工程とを施すことを特徴とする誘電体分離基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18233497A JPH1126573A (ja) | 1997-07-08 | 1997-07-08 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18233497A JPH1126573A (ja) | 1997-07-08 | 1997-07-08 | 誘電体分離基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1126573A true JPH1126573A (ja) | 1999-01-29 |
Family
ID=16116500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18233497A Withdrawn JPH1126573A (ja) | 1997-07-08 | 1997-07-08 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1126573A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6739899B2 (en) | 2001-07-25 | 2004-05-25 | Yazaki Corporation | Method and structure for connecting a terminal with a wire |
| US20160168078A1 (en) * | 2013-07-25 | 2016-06-16 | Arkema France | Lactame or amino acid-based fatty amide, and use as an oganogelator |
-
1997
- 1997-07-08 JP JP18233497A patent/JPH1126573A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6739899B2 (en) | 2001-07-25 | 2004-05-25 | Yazaki Corporation | Method and structure for connecting a terminal with a wire |
| US20160168078A1 (en) * | 2013-07-25 | 2016-06-16 | Arkema France | Lactame or amino acid-based fatty amide, and use as an oganogelator |
| US9796663B2 (en) * | 2013-07-25 | 2017-10-24 | Arkema France | Lactame or amino acid-based fatty amide, and use as an organogelator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8754505B2 (en) | Method of producing a heterostructure with local adaptation of the thermal expansion coefficient | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| US5918139A (en) | Method of manufacturing a bonding substrate | |
| JPH10233351A (ja) | 半導体基板の構造および製造方法 | |
| JPH0799295A (ja) | 半導体基体の作成方法及び半導体基体 | |
| JPH0312775B2 (ja) | ||
| JPH09260620A (ja) | 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ | |
| JPH1126573A (ja) | 誘電体分離基板の製造方法 | |
| JP2552936B2 (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JP2855639B2 (ja) | 半導体装置の製造方法 | |
| JP2681420B2 (ja) | 誘電体基板の製造方法 | |
| JP3962972B2 (ja) | 張り合わせ基板の製造方法 | |
| JPH0555358A (ja) | 半導体装置の製造方法 | |
| JPH10261706A (ja) | 誘電体分離基板の製造方法 | |
| JP3049904B2 (ja) | 誘電体分離ウエハの製造方法 | |
| JPH10335448A (ja) | 誘電体分離基板の製造方法 | |
| JPH11145437A (ja) | Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPH03104224A (ja) | 半導体装置の製造方法 | |
| JP3390660B2 (ja) | 誘電体分離基板の製造方法 | |
| JPS59202649A (ja) | 半導体装置の製造方法 | |
| JPS6224641A (ja) | 埋込誘電体層を有する半導体基板の製造方法 | |
| JPH06151572A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH04302160A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |