JP2681420B2 - 誘電体基板の製造方法 - Google Patents
誘電体基板の製造方法Info
- Publication number
- JP2681420B2 JP2681420B2 JP3100791A JP10079191A JP2681420B2 JP 2681420 B2 JP2681420 B2 JP 2681420B2 JP 3100791 A JP3100791 A JP 3100791A JP 10079191 A JP10079191 A JP 10079191A JP 2681420 B2 JP2681420 B2 JP 2681420B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- insulating film
- region
- crystal silicon
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は誘電体基板の製造方法に
係り、特に、支持体上に形成された単結晶シリコンウエ
ハが絶縁膜によって複数の素子形成領域に分割された誘
電体基板の製造方法に関する。
係り、特に、支持体上に形成された単結晶シリコンウエ
ハが絶縁膜によって複数の素子形成領域に分割された誘
電体基板の製造方法に関する。
【０００２】
【従来の技術】ＬＳＩは基板上に多数の半導体素子が集
積されて構成されており、これらＬＳＩのうち素子間の
絶縁耐圧が数十Ｖ〜数百Ｖと大きな高耐圧のものでは、
それぞれの半導体素子を酸化膜のような絶縁膜で完全に
分離する必要があるところから、基板として誘電体分離
基板が用いられている。誘電体分離基板を形成するに際
しては、多結晶シリコンから成る支持体の表面に、誘電
膜を介して単結晶シリコンウエハを接合し、この単結晶
シリコンウエハに複数の半導体形成領域を形成する構造
が採用されている。ところが従来の誘電体分離基板で
は、単結晶シリコンと多結晶シリコンの熱膨張係数の違
いから基板に反りや歪みが発生するという問題があっ
た。そこで、特開昭６１−５９８５２号公報に記載され
ているように、支持体を単結晶シリコンで構成すると共
にこの支持体に誘電体膜を介して単結晶シリコンウエハ
を接合したものが提案されている。ところがこの構造の
場合には、単結晶シリコンウエハに複数の素子形成領域
を形成するに際して、素子形成領域の周囲に分離溝を形
成し、この分離溝内に絶縁膜を介して多結晶シリコンを
充填する構成が採用されているため、分離溝へ多結晶シ
リコンを堆積したり、単結晶シリコンウエハの表面を平
担化するのに多くの時間を要するという不具合がある。
すなわち分離溝の幅を狭くすると分離溝を形成するのが
困難であり、逆に分離溝の幅を広くすると分離溝内に多
結晶シリコンを堆積するのに時間がかかることになる。
更に各素子形成領域の周囲に形成された分離溝のうち各
素子形成領域の四隅に対応した溝は他の分離溝の溝より
も幅が広いため、各四隅に対応した溝の中央部において
多結晶シリコンを堆積した際に凹部が形成されることが
ある。この凹部を埋めるには他の部分に多量の多結晶シ
リコンを堆積させなければならず、後の工程で多結晶シ
リコンを除去するのに時間を要することになる。そこ
で、特開平１−１８７９４４号公報に記載されているよ
うに、分離溝のうち素子形成領域の四隅に対応した各領
域の中央部にピラーを配置し、分離溝内に多結晶シリコ
ンを堆積する際に、素子形成領域の四隅に対応した分離
溝内に凹部が形成されるのを防止するようにしたものが
提案されている。
積されて構成されており、これらＬＳＩのうち素子間の
絶縁耐圧が数十Ｖ〜数百Ｖと大きな高耐圧のものでは、
それぞれの半導体素子を酸化膜のような絶縁膜で完全に
分離する必要があるところから、基板として誘電体分離
基板が用いられている。誘電体分離基板を形成するに際
しては、多結晶シリコンから成る支持体の表面に、誘電
膜を介して単結晶シリコンウエハを接合し、この単結晶
シリコンウエハに複数の半導体形成領域を形成する構造
が採用されている。ところが従来の誘電体分離基板で
は、単結晶シリコンと多結晶シリコンの熱膨張係数の違
いから基板に反りや歪みが発生するという問題があっ
た。そこで、特開昭６１−５９８５２号公報に記載され
ているように、支持体を単結晶シリコンで構成すると共
にこの支持体に誘電体膜を介して単結晶シリコンウエハ
を接合したものが提案されている。ところがこの構造の
場合には、単結晶シリコンウエハに複数の素子形成領域
を形成するに際して、素子形成領域の周囲に分離溝を形
成し、この分離溝内に絶縁膜を介して多結晶シリコンを
充填する構成が採用されているため、分離溝へ多結晶シ
リコンを堆積したり、単結晶シリコンウエハの表面を平
担化するのに多くの時間を要するという不具合がある。
すなわち分離溝の幅を狭くすると分離溝を形成するのが
困難であり、逆に分離溝の幅を広くすると分離溝内に多
結晶シリコンを堆積するのに時間がかかることになる。
更に各素子形成領域の周囲に形成された分離溝のうち各
素子形成領域の四隅に対応した溝は他の分離溝の溝より
も幅が広いため、各四隅に対応した溝の中央部において
多結晶シリコンを堆積した際に凹部が形成されることが
ある。この凹部を埋めるには他の部分に多量の多結晶シ
リコンを堆積させなければならず、後の工程で多結晶シ
リコンを除去するのに時間を要することになる。そこ
で、特開平１−１８７９４４号公報に記載されているよ
うに、分離溝のうち素子形成領域の四隅に対応した各領
域の中央部にピラーを配置し、分離溝内に多結晶シリコ
ンを堆積する際に、素子形成領域の四隅に対応した分離
溝内に凹部が形成されるのを防止するようにしたものが
提案されている。
【０００３】
【発明が解決しようとする課題】しかしながら、分離溝
が交叉する部位の中央にピラーを配置する構成では、半
導体集積回路の分離溝は通常数μｍ以下と非常に微細で
あるところから、ピラーを素子形成領域と分離した状態
で形成しても、その後の洗浄工程などにおいてピラーが
破損し易く、分離溝内に多結晶シリコンなどを堆積する
際の歩留まりが低下するという不具合がある。特に高耐
圧、大電流を扱うパワーＩＣにおいては、分離溝は数１
０μｍの深さがあるところから、この問題はより顕著と
なる。また分離溝が交叉する部位の中央に半導体材料に
よるピラーを配置することは、数μｍの精密な加工が要
求され、精度の問題からも分離溝の間隔をウエハ内で均
一に一定とすることは困難である。また分離溝としてＴ
字型のものを形成するものも提案されているが、分離溝
としてＴ字型のものを形成する方法では、ＩＣ素子のレ
イアウトの自由度が低下し、ＩＣのチップサイズを小型
化するのが困難となる。
が交叉する部位の中央にピラーを配置する構成では、半
導体集積回路の分離溝は通常数μｍ以下と非常に微細で
あるところから、ピラーを素子形成領域と分離した状態
で形成しても、その後の洗浄工程などにおいてピラーが
破損し易く、分離溝内に多結晶シリコンなどを堆積する
際の歩留まりが低下するという不具合がある。特に高耐
圧、大電流を扱うパワーＩＣにおいては、分離溝は数１
０μｍの深さがあるところから、この問題はより顕著と
なる。また分離溝が交叉する部位の中央に半導体材料に
よるピラーを配置することは、数μｍの精密な加工が要
求され、精度の問題からも分離溝の間隔をウエハ内で均
一に一定とすることは困難である。また分離溝としてＴ
字型のものを形成するものも提案されているが、分離溝
としてＴ字型のものを形成する方法では、ＩＣ素子のレ
イアウトの自由度が低下し、ＩＣのチップサイズを小型
化するのが困難となる。
【０００４】本発明の目的は、単結晶シリコンウエハを
複数の素子形成領域に分割するための分離溝内に充填物
を均一に堆積することができる誘電体基板の製造方法を
提供することにある。
複数の素子形成領域に分割するための分離溝内に充填物
を均一に堆積することができる誘電体基板の製造方法を
提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、第１の製造方法として、支持体上に絶縁
膜を介して単結晶シリコンウエハを接合し、単結晶シリ
コンウエハの表面に絶縁膜を形成し、この絶縁膜を残す
パターンとして、単結晶シリコンウエハを複数の領域に
分割し、かつ各領域を多角形形状の素子形成領域に形成
し、さらに各素子形成領域の周囲のうち各素子形成領域
の各角部に対応した隅の単結晶領域を介して各素子形成
領域を互いに接続するマスクパターンを形成し、絶縁膜
を剥離するパターンとして、各素子形成領域の周囲のう
ち各素子形成領域の各角部に対応した隅の各単結晶領域
を除いた領域に形成されて他の素子形成領域との境界を
示す剥離パターンを形成し、各パターンに従って単結晶
シリコンウエハ表面の絶縁膜にエッチング処理を施し、
エッチング処理された単結晶シリコンウエハのうち絶縁
膜の剥離された領域に分離溝を形成し、単結晶シリコン
ウエハ表面の絶縁膜を除去した後各分離溝の壁面に絶縁
膜を形成すると共に、前記単結晶領域の壁面のみに絶縁
膜を形成し、この絶縁膜の形成により各素子形成領域を
絶縁膜を介して互いに電気的に分離すると共に、各素子
形成領域と前記単結晶領域とを絶縁膜を介して分離し、
その後各分離溝内に充填物を堆積し、続いて単結晶シリ
コンウエハの表面を平担にする誘電体基板の製造方法を
採用したものである。
に、本発明は、第１の製造方法として、支持体上に絶縁
膜を介して単結晶シリコンウエハを接合し、単結晶シリ
コンウエハの表面に絶縁膜を形成し、この絶縁膜を残す
パターンとして、単結晶シリコンウエハを複数の領域に
分割し、かつ各領域を多角形形状の素子形成領域に形成
し、さらに各素子形成領域の周囲のうち各素子形成領域
の各角部に対応した隅の単結晶領域を介して各素子形成
領域を互いに接続するマスクパターンを形成し、絶縁膜
を剥離するパターンとして、各素子形成領域の周囲のう
ち各素子形成領域の各角部に対応した隅の各単結晶領域
を除いた領域に形成されて他の素子形成領域との境界を
示す剥離パターンを形成し、各パターンに従って単結晶
シリコンウエハ表面の絶縁膜にエッチング処理を施し、
エッチング処理された単結晶シリコンウエハのうち絶縁
膜の剥離された領域に分離溝を形成し、単結晶シリコン
ウエハ表面の絶縁膜を除去した後各分離溝の壁面に絶縁
膜を形成すると共に、前記単結晶領域の壁面のみに絶縁
膜を形成し、この絶縁膜の形成により各素子形成領域を
絶縁膜を介して互いに電気的に分離すると共に、各素子
形成領域と前記単結晶領域とを絶縁膜を介して分離し、
その後各分離溝内に充填物を堆積し、続いて単結晶シリ
コンウエハの表面を平担にする誘電体基板の製造方法を
採用したものである。
【０００６】第２の製造方法として、支持体上に絶縁膜
を介して単結晶シリコンウエハを接合し、単結晶シリコ
ンウエハの表面に絶縁膜を形成し、この絶縁膜を残すパ
ターンとして、単結晶シリコンウエハを複数の素子形成
領域に分割し、かつ各素子形成領域の周囲のうち各素子
形成領域の四隅に対応した各単結晶領域を介して各素子
形成領域を互いに接続するマスクパターンを形成し、絶
縁膜を剥離するパターンとして、単結晶領域と各素子形
成領域の周囲のうち各素子形成領域の四隅に対応した各
単結晶領域を除いた領域に形成されて他の素子形成領域
との境界を示す剥離パターンを形成し、各パターンに従
って単結晶シリコンウエハ表面の絶縁膜にエッチング処
理を施し、エッチング処理された単結晶シリコンウエハ
のうち絶縁膜の剥離された領域に分離溝を形成し、単結
晶シリコンウエハ表面の絶縁膜を除去した後各分離溝の
壁面に絶縁膜を形成すると共に、前記単結晶領域の壁面
のみに絶縁膜を形成し、この絶縁膜の形成により各素子
形成領域を絶縁膜を介して互いに電気的に分離すると共
に、各素子形成領域と前記単結晶領域とを絶縁膜を介し
て分離し、その後各分離溝内に充填物を堆積し、続いて
単結晶シリコンウエハの表面を平担にする誘電体基板の
製造方法を採用したものである。
を介して単結晶シリコンウエハを接合し、単結晶シリコ
ンウエハの表面に絶縁膜を形成し、この絶縁膜を残すパ
ターンとして、単結晶シリコンウエハを複数の素子形成
領域に分割し、かつ各素子形成領域の周囲のうち各素子
形成領域の四隅に対応した各単結晶領域を介して各素子
形成領域を互いに接続するマスクパターンを形成し、絶
縁膜を剥離するパターンとして、単結晶領域と各素子形
成領域の周囲のうち各素子形成領域の四隅に対応した各
単結晶領域を除いた領域に形成されて他の素子形成領域
との境界を示す剥離パターンを形成し、各パターンに従
って単結晶シリコンウエハ表面の絶縁膜にエッチング処
理を施し、エッチング処理された単結晶シリコンウエハ
のうち絶縁膜の剥離された領域に分離溝を形成し、単結
晶シリコンウエハ表面の絶縁膜を除去した後各分離溝の
壁面に絶縁膜を形成すると共に、前記単結晶領域の壁面
のみに絶縁膜を形成し、この絶縁膜の形成により各素子
形成領域を絶縁膜を介して互いに電気的に分離すると共
に、各素子形成領域と前記単結晶領域とを絶縁膜を介し
て分離し、その後各分離溝内に充填物を堆積し、続いて
単結晶シリコンウエハの表面を平担にする誘電体基板の
製造方法を採用したものである。
【０００７】
【作用】上記した手段によれば、各素子形成領域の各角
部に対応した隅のほぼ中央部の各領域あるいは各素子形
成領域の四隅に対応したほぼ中央部の各領域には各素子
形成領域から分離した単結晶シリコン領域が形成されて
いるため、一定の堆積量ですべての分離溝を完全に充填
することができ、製造時間を短縮することができると共
に絶縁性充填物の堆積量を少なくすることができる。
部に対応した隅のほぼ中央部の各領域あるいは各素子形
成領域の四隅に対応したほぼ中央部の各領域には各素子
形成領域から分離した単結晶シリコン領域が形成されて
いるため、一定の堆積量ですべての分離溝を完全に充填
することができ、製造時間を短縮することができると共
に絶縁性充填物の堆積量を少なくすることができる。
【０００８】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は誘電体分離基板の製造方法を説明するた
めの工程図であり、図２は図１に示す製造方法によって
製造された誘電体分離基板の要部平面図である。図１及
び図２において、誘電体分離基板を製造するに際して、
まず単結晶シリコンウエハ１０を用意する（ａ）。次い
で単結晶シリコンウエハで構成された支持体１２を用意
し、この支持体１２の表面及び裏面に酸化シリコンから
成る絶縁膜１４，１６を約２μｍを形成する。この後支
持体１２と単結晶シリコン１０とを絶縁膜１６を介して
張り合せ、これらに高温の熱処理を加えて２枚のシリコ
ンウエハを接合する（ｂ）。次に、単結晶シリコン１０
の不要な部分を研磨あるいはエッチング法によって除去
し、単結晶シリコン１０を所望の電気特性を有する半導
体素子を形成するに必要な厚み約３０μｍの単結晶シリ
コン薄膜とする。この後単結晶シリコン１０の表面に、
この後のエッチング工程で単結晶シリコン１０の表面を
マスクするための酸化膜１８を約２μｍ形成する
（ｃ）。この酸化膜１８を形成するに際しては、（Ｃ）
に示されるように、酸化膜１８を残すパターンとして、
単結晶シリコン１０を複数の素子形成領域に分割し、各
素子形成領域の四隅を連結部２２、単結晶シリコン領域
２４を介して接続するマスクパターン２６を形成し、酸
化膜１８を剥離するパターンとして、各素子形成領域２
０の境界を示す剥離パターン２８を形成する。この剥離
パターン２８は分離溝を形成する際に、各分離溝の幅が
一定となる様に形成する。
明する。図１は誘電体分離基板の製造方法を説明するた
めの工程図であり、図２は図１に示す製造方法によって
製造された誘電体分離基板の要部平面図である。図１及
び図２において、誘電体分離基板を製造するに際して、
まず単結晶シリコンウエハ１０を用意する（ａ）。次い
で単結晶シリコンウエハで構成された支持体１２を用意
し、この支持体１２の表面及び裏面に酸化シリコンから
成る絶縁膜１４，１６を約２μｍを形成する。この後支
持体１２と単結晶シリコン１０とを絶縁膜１６を介して
張り合せ、これらに高温の熱処理を加えて２枚のシリコ
ンウエハを接合する（ｂ）。次に、単結晶シリコン１０
の不要な部分を研磨あるいはエッチング法によって除去
し、単結晶シリコン１０を所望の電気特性を有する半導
体素子を形成するに必要な厚み約３０μｍの単結晶シリ
コン薄膜とする。この後単結晶シリコン１０の表面に、
この後のエッチング工程で単結晶シリコン１０の表面を
マスクするための酸化膜１８を約２μｍ形成する
（ｃ）。この酸化膜１８を形成するに際しては、（Ｃ）
に示されるように、酸化膜１８を残すパターンとして、
単結晶シリコン１０を複数の素子形成領域に分割し、各
素子形成領域の四隅を連結部２２、単結晶シリコン領域
２４を介して接続するマスクパターン２６を形成し、酸
化膜１８を剥離するパターンとして、各素子形成領域２
０の境界を示す剥離パターン２８を形成する。この剥離
パターン２８は分離溝を形成する際に、各分離溝の幅が
一定となる様に形成する。
【０００９】次に、エッチング工程に移り、酸化膜１８
のうちマスクパターン２６に対応した部位を残して剥離
パターン２８の部位を剥離し、このとき各素子形成領域
２０は連結部２２、単結晶シリコン領域２０を介して互
いに接続されている。この後ドライエッチングなどの方
法を用いて剥離パターン２８に対応した部位に深さ約３
０μｍの分離溝３０を形成する（ｄ）。更にこのとき単
結晶シリコン１０の表面から酸化膜１８を除去する。こ
のときの状態が（Ｄ）に示されている。このとき各分離
溝３０は同一の幅で形成され、各素子形成領域の四隅は
連結部２２、単結晶シリコン領域２４を介して接続され
ている。すなわち各分離溝は互いに交叉することなく、
素子形成領域２０の周囲のうち単結晶シリコン領域２４
の領域を除いて分離溝３０が形成されている。
のうちマスクパターン２６に対応した部位を残して剥離
パターン２８の部位を剥離し、このとき各素子形成領域
２０は連結部２２、単結晶シリコン領域２０を介して互
いに接続されている。この後ドライエッチングなどの方
法を用いて剥離パターン２８に対応した部位に深さ約３
０μｍの分離溝３０を形成する（ｄ）。更にこのとき単
結晶シリコン１０の表面から酸化膜１８を除去する。こ
のときの状態が（Ｄ）に示されている。このとき各分離
溝３０は同一の幅で形成され、各素子形成領域の四隅は
連結部２２、単結晶シリコン領域２４を介して接続され
ている。すなわち各分離溝は互いに交叉することなく、
素子形成領域２０の周囲のうち単結晶シリコン領域２４
の領域を除いて分離溝３０が形成されている。
【００１０】次に、各分離溝３０の壁面に酸化シリコン
から成る絶縁膜３２を約２μｍ形成する（ｅ）。このと
き分離溝３０は絶縁膜３２の形成によってその幅が狭く
なると共に、絶縁膜３２の酸化作用によって各素子形成
領域２０の周囲及び単結晶シリコン領域２４の周囲が浸
食され、各素子形成領域２０が絶縁膜３２を介して互い
に電気的に分離される。すなわち連結部２２の幅は狭い
ので絶縁膜３２の酸化作用によって浸食され、単結晶シ
リコン領域２４が各素子形成領域２０と絶縁膜３２を介
して電気的に分離される。単結晶シリコン領域２４は連
結部２２を介して各素子形成領域２０に接続された状態
から各素子形成領域２０に分離されるため、各素子形成
領域２０から分離されるときに折れたりすることはな
い。そして分離溝３０の壁面及び各素子形成領域２０の
表面に絶縁膜３２が形成されると単結晶シリコン１０の
表面は（Ｅ）に示されるような状態となる。この後気相
成長（ＣＶＤ）法により分離溝３０内に多結晶シリコン
３４を堆積する（ｆ）。この場合各分離溝３０はすべて
同一の寸法に形成されているので、一定の堆積時間です
べての分離溝３０内に多結晶シリコン３４を均一に堆積
させることができる。すなわち各素子形成領域２０の四
隅には単結晶シリコン領域２４が形成されているので、
分離溝３０内に凹部が形成されることなく多結晶シリコ
ン３４を堆積させることができる。この後単結晶シリコ
ン１０の表面に形成された不用の多結晶シリコン３４及
び絶縁膜３２を除去し、単結晶シリコン１０の表面を平
担にすることにより（ｇ）、図２に示されるような誘電
体分離基板３６が形成される。
から成る絶縁膜３２を約２μｍ形成する（ｅ）。このと
き分離溝３０は絶縁膜３２の形成によってその幅が狭く
なると共に、絶縁膜３２の酸化作用によって各素子形成
領域２０の周囲及び単結晶シリコン領域２４の周囲が浸
食され、各素子形成領域２０が絶縁膜３２を介して互い
に電気的に分離される。すなわち連結部２２の幅は狭い
ので絶縁膜３２の酸化作用によって浸食され、単結晶シ
リコン領域２４が各素子形成領域２０と絶縁膜３２を介
して電気的に分離される。単結晶シリコン領域２４は連
結部２２を介して各素子形成領域２０に接続された状態
から各素子形成領域２０に分離されるため、各素子形成
領域２０から分離されるときに折れたりすることはな
い。そして分離溝３０の壁面及び各素子形成領域２０の
表面に絶縁膜３２が形成されると単結晶シリコン１０の
表面は（Ｅ）に示されるような状態となる。この後気相
成長（ＣＶＤ）法により分離溝３０内に多結晶シリコン
３４を堆積する（ｆ）。この場合各分離溝３０はすべて
同一の寸法に形成されているので、一定の堆積時間です
べての分離溝３０内に多結晶シリコン３４を均一に堆積
させることができる。すなわち各素子形成領域２０の四
隅には単結晶シリコン領域２４が形成されているので、
分離溝３０内に凹部が形成されることなく多結晶シリコ
ン３４を堆積させることができる。この後単結晶シリコ
ン１０の表面に形成された不用の多結晶シリコン３４及
び絶縁膜３２を除去し、単結晶シリコン１０の表面を平
担にすることにより（ｇ）、図２に示されるような誘電
体分離基板３６が形成される。
【００１１】前記実施例においては各素子形成領域２０
の四隅に対応した部位に単結晶シリコン領域２４を形成
するものについて述べたが、図３及び図４に示されるよ
うに、単結晶シリコン１０を３つの素子形成領域２０に
分割し、各素子形成領域２０の間に分離溝３０と単結晶
シリコン領域２４を形成することも可能であり、図５及
び図６に示されるように、単結晶シリコン１０を２つの
素子形成領域２０に分割し、各素子形成領域２０の境界
に分離溝３０を形成すると共に単結晶シリコン領域２４
を形成することも可能である。この場合各誘電体分離基
板を形成した状態の要部平面図を図４及び図６に示す。
前記各実施例においても、前記実施例と同様に、各分離
溝が互いに交叉することなく形成されているため、各分
離溝３０内に多結晶シリコン３４を均一に充填させるこ
とができる。また前記実施例と同様に、多結晶シリコン
３４の堆積量を少なくすることができ、堆積時間及びそ
の後に多結晶シリコンを除去するためのドライエッチン
グ工程におけるドライエッチング時間を短縮することが
できる。
の四隅に対応した部位に単結晶シリコン領域２４を形成
するものについて述べたが、図３及び図４に示されるよ
うに、単結晶シリコン１０を３つの素子形成領域２０に
分割し、各素子形成領域２０の間に分離溝３０と単結晶
シリコン領域２４を形成することも可能であり、図５及
び図６に示されるように、単結晶シリコン１０を２つの
素子形成領域２０に分割し、各素子形成領域２０の境界
に分離溝３０を形成すると共に単結晶シリコン領域２４
を形成することも可能である。この場合各誘電体分離基
板を形成した状態の要部平面図を図４及び図６に示す。
前記各実施例においても、前記実施例と同様に、各分離
溝が互いに交叉することなく形成されているため、各分
離溝３０内に多結晶シリコン３４を均一に充填させるこ
とができる。また前記実施例と同様に、多結晶シリコン
３４の堆積量を少なくすることができ、堆積時間及びそ
の後に多結晶シリコンを除去するためのドライエッチン
グ工程におけるドライエッチング時間を短縮することが
できる。
【００１２】また前記各実施例において、分離溝を充填
する材料として多結晶シリコン３４を用いたが、他の材
料、例えばシリコン酸化膜などを用いることも可能であ
る。
する材料として多結晶シリコン３４を用いたが、他の材
料、例えばシリコン酸化膜などを用いることも可能であ
る。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
単結晶シリコンウエハに複数の素子形成領域を形成する
に際して、各素子形成領域の周囲に各素子形成領域の境
界となる複数の分離溝を互いに交叉させることなく形成
するとともに、各分離溝間の領域であって各素子形成領
域の四隅に対応した領域に単結晶シリコン領域を形成す
るようにしたため、分離溝の幅をすべて同一の幅にする
ことができ、分離溝内に充填物を均一に堆積させること
ができ、充填物の堆積量を少なくすることができると共
に充填物の堆積時間及び充填物の除去時間を短縮するこ
とができ、生産コストの向上に寄与することができる。
また半導体素子を構成する素子のレイアウトの自由度を
失なうこともないので、半導体素子のチップサイズが大
きくなるのを防止することができる。
単結晶シリコンウエハに複数の素子形成領域を形成する
に際して、各素子形成領域の周囲に各素子形成領域の境
界となる複数の分離溝を互いに交叉させることなく形成
するとともに、各分離溝間の領域であって各素子形成領
域の四隅に対応した領域に単結晶シリコン領域を形成す
るようにしたため、分離溝の幅をすべて同一の幅にする
ことができ、分離溝内に充填物を均一に堆積させること
ができ、充填物の堆積量を少なくすることができると共
に充填物の堆積時間及び充填物の除去時間を短縮するこ
とができ、生産コストの向上に寄与することができる。
また半導体素子を構成する素子のレイアウトの自由度を
失なうこともないので、半導体素子のチップサイズが大
きくなるのを防止することができる。
【図１】誘電体分離基板の製造方法を説明するための工
程図である。
程図である。
【図２】誘電体分離基板の要部平面図である。
【図３】本発明の他の実施例を示す誘電体分離基板の要
部平面図である。
部平面図である。
【図４】図３の完成後の状態を示す要部平面図である。
【図５】本発明の更に他の実施例を示す要部平面図であ
る。
る。
【図６】図５に示すものの完成後の状態を示す要部平面
図である。
図である。
１０ 単結晶シリコンウエハ １２ 支持体 １４，１６ 絶縁膜 １８ 酸化膜 ２０ 素子形成領域 ２２ 連結部 ２４ 単結晶シリコン領域 ２６ マスクパターン ２８ 剥離パターン ３０ 分離溝 ３２ 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 茂 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (72)発明者 菅原 良孝 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平１−187944（ＪＰ，Ａ) 特開 昭61−59852（ＪＰ，Ａ) 特開 平２−267963（ＪＰ，Ａ) 特開 昭61−61432（ＪＰ，Ａ) 特開 平３−62946（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 支持体上に絶縁膜を介して単結晶シリコ
ンウエハを接合し、単結晶シリコンウエハの表面に絶縁
膜を形成し、この絶縁膜を残すパターンとして、単結晶
シリコンウエハを複数の領域に分割し、かつ各領域を多
角形形状の素子形成領域に形成し、さらに各素子形成領
域の周囲のうち各素子形成領域の各角部に対応した隅の
単結晶領域を介して各素子形成領域を互いに接続するマ
スクパターンを形成し、絶縁膜を剥離するパターンとし
て、各素子形成領域の周囲のうち各素子形成領域の各角
部に対応した隅の各単結晶領域を除いた領域に形成され
て他の素子形成領域との境界を示す剥離パターンを形成
し、各パターンに従って単結晶シリコンウエハ表面の絶
縁膜にエッチング処理を施し、エッチング処理された単
結晶シリコンウエハのうち絶縁膜の剥離された領域に分
離溝を形成し、単結晶シリコンウエハ表面の絶縁膜を除
去した後各分離溝の壁面に絶縁膜を形成すると共に、前
記単結晶領域の壁面のみに絶縁膜を形成し、この絶縁膜
の形成により各素子形成領域を絶縁膜を介して互いに電
気的に分離すると共に、各素子形成領域と前記単結晶領
域とを絶縁膜を介して分離し、その後各分離溝内に充填
物を堆積し、続いて単結晶シリコンウエハの表面を平担
にする誘電体基板の製造方法。 - 【請求項２】 支持体上に絶縁膜を介して単結晶シリコ
ンウエハを接合し、単結晶シリコンウエハの表面に絶縁
膜を形成し、この絶縁膜を残すパターンとして、単結晶
シリコンウエハを複数の素子形成領域に分割し、かつ各
素子形成領域の周囲のうち各素子形成領域の四隅に対応
した各単結晶領域を介して各素子形成領域を互いに接続
するマスクパターンを形成し、絶縁膜を剥離するパター
ンとして、単結晶領域と各素子形成領域の周囲のうち各
素子形成領域の四隅に対応した各単結晶領域を除いた領
域に形成されて他の素子形成領域との境界を示す剥離パ
ターンを形成し、各パターンに従って単結晶シリコンウ
エハ表面の絶縁膜にエッチング処理を施し、エッチング
処理された単結晶シリコンウエハのうち絶縁膜の剥離さ
れた領域に分離溝を形成し、単結晶シリコンウエハ表面
の絶縁膜を除去した後各分離溝の壁面に絶縁膜を形成す
ると共に、前記単結晶領域の壁面のみに絶縁膜を形成
し、この絶縁膜の形成により各素子形成領域を絶縁膜を
介して互いに電気的に分離すると共に、各素子形成領域
と前記単結晶領域とを絶縁膜を介して分離し、その後各
分離溝内に充填物を堆積し、続いて単結晶シリコンウエ
ハの表面を平担にする誘電体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3100791A JP2681420B2 (ja) | 1991-05-02 | 1991-05-02 | 誘電体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3100791A JP2681420B2 (ja) | 1991-05-02 | 1991-05-02 | 誘電体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04330765A JPH04330765A (ja) | 1992-11-18 |
| JP2681420B2 true JP2681420B2 (ja) | 1997-11-26 |
Family
ID=14283261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3100791A Expired - Fee Related JP2681420B2 (ja) | 1991-05-02 | 1991-05-02 | 誘電体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2681420B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5783844A (en) | 1994-09-28 | 1998-07-21 | Nippon Telegraph And Telephone Corporation | Optical semiconductor device |
| JP2007220718A (ja) * | 2006-02-14 | 2007-08-30 | Toyota Motor Corp | 半導体基板、その製造方法、および半導体装置 |
| JP2009194325A (ja) * | 2008-02-18 | 2009-08-27 | Denso Corp | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159852A (ja) * | 1984-08-31 | 1986-03-27 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6161432A (ja) * | 1984-09-03 | 1986-03-29 | Nec Corp | 半導体装置 |
| EP0317786A3 (en) * | 1987-11-23 | 1991-01-16 | Texas Instruments Incorporated | Constant width trench for wafer processing |
| JP2792089B2 (ja) * | 1989-04-08 | 1998-08-27 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| JP2715581B2 (ja) * | 1989-07-31 | 1998-02-18 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
-
1991
- 1991-05-02 JP JP3100791A patent/JP2681420B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04330765A (ja) | 1992-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62229856A (ja) | シリコン島状部の埋設壁分離 | |
| JPH07263541A (ja) | 誘電体分離基板およびその製造方法 | |
| JP2681420B2 (ja) | 誘電体基板の製造方法 | |
| JPS6155252B2 (ja) | ||
| US3974006A (en) | Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate | |
| JP3099446B2 (ja) | 誘電体分離領域を有する半導体基板 | |
| JPS5918654A (ja) | 誘電体分離基板の製造方法 | |
| JPS59167029A (ja) | 半導体装置の製造方法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JPS62130537A (ja) | 集積回路の素子間分離方法 | |
| JPS60121737A (ja) | 半導体装置の素子分離方法 | |
| JPS61168240A (ja) | 誘電体による半導体層の絶縁分離方法 | |
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS6226182B2 (ja) | ||
| JPH1126573A (ja) | 誘電体分離基板の製造方法 | |
| JPH08222625A (ja) | 誘電体分離基板の製造方法 | |
| JPH05190658A (ja) | 誘電体分離ウエハの製造方法 | |
| JPS6248040A (ja) | 絶縁分離基板及びその製造方法 | |
| JPS6252923A (ja) | 誘電体による半導体層の絶縁分離方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPH05175325A (ja) | 誘電体分離基板及びその製造方法 | |
| JPS6134954A (ja) | 半導体装置用材料の製法 | |
| JPS61174736A (ja) | 誘電体分離基板の製造方法 | |
| JPS6244411B2 (ja) | ||
| JPS6221269B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |