JPS6159852A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6159852A
JPS6159852A JP18181484A JP18181484A JPS6159852A JP S6159852 A JPS6159852 A JP S6159852A JP 18181484 A JP18181484 A JP 18181484A JP 18181484 A JP18181484 A JP 18181484A JP S6159852 A JPS6159852 A JP S6159852A
Authority
JP
Japan
Prior art keywords
insulating film
silicon substrate
isolation
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18181484A
Other languages
English (en)
Inventor
Tamotsu Ohata
大畑　有
Takeshi Kuramoto
倉本　毅
Yoshio Yamamoto
山本　善生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18181484A priority Critical patent/JPS6159852A/ja
Publication of JPS6159852A publication Critical patent/JPS6159852A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造方法に関する。
〔発明の技術的背景とその問題点〕　。
従来、モノリシックな半導体集積回路に用いられる素子
間分離法には、逆バイアスされたＰ−Ｎ接合によるもの
と、絶縁体によるものとがある。Ｐ−Ｎ接合を利用して
素子間分離を行うものは、例えば第５図に示す如く、Ｐ
″″型シリコン基板１上ＫＮ″″型のシリコン単結晶層
２をエピタキシャル成長させる。次いで、シリコン単結
晶層２の主面からシリコン基板ＩＫ達するＰ＋型拡散層
３を高濃度のＰ型不純物の選択拡散によ多形成する。こ
のようにして得られたＰ＋型拡散層３とシリコン基板１
で囲まれたＮ−型シリコン層４は、Ｐ−Ｎ接合に逆バイ
アスをかけるととによシ他の領域と電気的に分離される
。この方法は、安価に行なうことができるが、素子間分
離に要する面積が基板表面にて大きくなる問題がある。
この問題を解消するために、第６図に示す如く、Ｐ型シ
リコン基板１にＰ＋高濃度層５をイオン注入法で形成し
た後、前述と同様にその表面にエピタキシャル層６、Ｐ
＋型拡散層７の形成を順次行なうものがある。この方法
によるものでは、Ｐ　高濃度層５からの拡散層７によシ
エピタキシャル層表面からの拡散は前述のものに比べて
短かい時間で良く、シリコン基板１の表面に沿った横方
向の拡散体がシを縮め、素子間分離に必要な領域を小さ
くできる。しかしながら、このようなＰ−Ｎ接合による
素子分離は、逆バイアス電位を与える回路構成の制約が
あ、９、Ｐ−Ｎ接合の洩れ電流が欠点となって特性に現
われる。
更に、第６図に示す如く、双方向の拡散による分離にし
ても、いまだ分離上必要な領域を十分に小さくできず、
高耐圧素子には適さない欠点がある。
一方、絶縁体による素子分離を行なうものは、例えば第
７図に示す如く、Ｐ−型基板１１の上にＮ一層１２をエ
ピタキシャル成長させ、とのＮ一層１２の主面からＰ−
型基板１１に達する溝１３を形成する。次いで、溝１３
の内壁面に熱酸化膜１４を形成した後、溝１３内を不純
物をドープしていない多結晶シリコン部材１５で埋込み
、Ｐ−型基板１１の表面に沿った方向での素子間分離を
行なう。この方法では、拡散層によって素子分離をしな
いため、素子分離に要する領域を小さくできると共に１
バイアス電圧も不要になる利点がある。しかし、溝１３
で囲まれた素子領域１６は、Ｐ−型基板１１とはＰ−Ｎ
接合による分離を必要とする。このため、逆バイアス電
位を与える回路構成の制約があり、Ｐ−Ｎ接合の洩れ電
流が発生する問題がある。
ま虎１．絶縁体トでよる素子分離を行６５池の気ｊとし
て、第８図体）に示す如く、先ず、Ｎ型シリコン基板２
０の所定領域に選択的に蝕刻を施して溝２ノを形成した
後、その表面に熱酸化膜２２を形成する。次いで、熱酸
化膜２２上に不純物をドープしていない多結晶シリコン
層２３を堆積させる。次に、同図（Ｂ）に示す如く、Ｎ
型シリコン基板２０の裏面側を溝２１に達するまで研磨
して除去する。このようにして得られたＮ型層２４は、
多結晶シリコン層２３を充填した溝２ノで絶縁体分離さ
れた島領域となる。この方法では、分離耐圧が大きく、
バイアス圧電も不要であシ、シリコン基板の一方の表面
領域のみを使用する半導体装置には特に有効である。し
かし、半導体チップの製造に必要な各工程を経るために
は、適度な基板の厚さが必要である。
このため多結晶シリコン層を非常に厚く気相成長させる
必要があり、製造コストが高くなる。
また、シリコン基板２０の一方の主ｒが絶縁されでいる
ため、裏面を電流転路として使用することができない問
題がある。
〔発明の目的〕
本発明は、素子間の絶縁体分離を確実に行ない、かつ、
素子間分離に必要な領域を小さくして集積度を向上させ
ると共に、素子の大電力化を達成した半導体装置を容易
に得ることができる半導体装置の製造方法を提供するこ
とをその目的とするものである。
〔発明の概要〕
本発明は、少なくとも一生面に鏡面状の絶縁膜を形成し
たシリコン基板に、この絶縁膜をサンドインチ状に挾む
ようにして他のシリコン基板を接合した後、一方のシリ
コン基板の主面から絶縁膜に達する分離溝を形成する工
程を設けたことによシ、素子間の絶縁体分離を確実に行
ない、かつ、素子分離に必要な領域を小さくして集積度
を向上させると共に、素子の大電力化を達成した半導体
装置を容易に得ることができる半導体装置の製造方法で
ある。
〔発明の実施例〕
以下、本発明の実施例について図面を参照して説明する
。
先ず、第１図（Ａ）に示す如く、シリコン基板−３０の
一方の主面に鏡面研磨を施した後、熱酸化を施し所定の
膜厚の絶縁膜３１を形成する。
次に同図の）に示す如く、このシリコン基板３Ｑの絶縁
膜３１側に鏡面研磨された主面を有する・・他のシリコ
ン基板３２を、十分に清浄な雰囲気下で密着して夫々の
シリコン基板３０，３２１：絶縁膜３１をサンドイッチ
状に挾むように一体に接合する。この接合条件としては
、例えば２００Ｃ以上の加熱処理を採用するのが好まし
い。
次に、同図（Ｃ）に示す如く、一方のシリコン基板３２
に写真蝕刻処理とＲ，ＬＥ　（Ｒｅａｃｔｉｖｅ　Ｉｏ
ｎＥｔｃｈｉｎｇ　）処理を施し、絶縁膜３１に達する
分離溝３３を形成する。次いで、これに熱酸化を施し分
離溝３３及びシリコン基板３２の表面に絶縁被膜３４を
形成する。ここで、分離溝３３の幅りを例えば４〜５μ
ｍの小さな値に設定しておけば、不純物をドープしてい
ない多結晶シリコン部材の堆積を数μｍ行なうことによ
シ、同図■）に示す如く、分離溝３３を多結晶シリコン
層３５で埋めることができる。
次に、分離溝３３からはみ出た絶縁被膜３４及び多結晶
シリコン層３５を除去することによシ、同図＠）に示す
如く、分離溝３３と絶縁膜３１で他の領域と電気的に完
全に分離された素子領域３６を得ることができる。然る
後、素子領域３６内に所定の素子を形成して所望の仕様
を満す半導体装置を得る。
このようにこの半導体装置の製造方法によれば、Ｐ−Ｎ
接合を使用せずに各々の素子領域３６を電気的に完全に
絶縁体分離することができるので、回路構成上何らの制
約も受けず、また洩れ電流の発生を防止した半導体装置
を容易に得ることができる。
また、多結晶シリコンを厚肉に堆積する必要がないので
、製造コストを低減させることができる。また、分離溝
３３を形成する際の蝕刻条件及びエツチング条件を調節
することによシ、シリコン基板３２の横方向に分離溝３
３が広がるのを防止して、素子間分離に必要な領域を小
さくして集積度の向上を達成できる。
第２図は、実施例にて得られた素子領域３６に例えば、
ＮＰＮ　）ランジスタ、？７．０ＭＯ８型のトランジス
タ３８、ＰＮＰトランジスタ３９を形成した半導体装置
４０を示している。このような場合には、シリコン基板
３０は任意の導電性と不純物濃度を持つことができる。
次に絶縁膜をシリコン基板の主面の所定領域に形成する
場合について説明する。
先ず、第３図（Ａ）に示す如く、高濃度の不純物をもつ
シリコン基板３０の≧主面に熱酸化を施して薄肉の酸化
膜４ノを形成し、この酸化膜４１正に窒化シリコン膜４
２を形成する。次いで、窒化シリコン膜４２に蝕刻法に
て開口部を形成した後、これをマスクにして直下の酸化
膜４１及びシリコン基板３０に蝕刻を施して開口部４３
を形成する。
次に、同図０）に示す如く、再び熱酸化を施し、開口部
４３を塞ぐ酸化膜４４を形成する。ここで、この酸化膜
４４の厚さＸに対して酸イヒ前のシリコン基板３０上に
約０．５５　ｘの厚さの酸化膜４４が形成されることを
考慮して、前述の工程で開口部４３の形状を決定してお
くのが望ましい。
次に、同図（Ｃ）に示す如く、窒化シリコン膜４２゜酸
化膜４１．４４を除去して表面を平坦１ニジて、シリコ
ン基板３０の主面に部分的に絶縁膜４５が埋没したもの
を得る。
次に、同図０）に示す如く、上述の実施例と同様に他の
シリコン基板３２で絶縁膜４５をサンドイッチ状に挾む
ようにして、２枚のシリコン基板３０．３２を一体に接
合する。然る後、同図■）に示す如く、上述の実施例と
同様に分離溝３３の形成、絶縁被膜３４の形成、多結晶
シリコン層３５の充填を行ない、素子領域３６が完全に
電気的に絶縁体分離されたものを得ることができる。こ
のようにして得られた素子領域３６に第４図に示す如く
、ＮＰＮトランジスタ４６．０ＭＯ８型トランジスタ４
７、ＭＯＳトランジスタ４８を形成して所定の仕様を満
した半導体装置５０を得る。この場合には、シリコン基
板３０の裏面を電極５１として有効に活用して、素子の
大電力化を達成できる。
〔発明の効果〕
以上説明した如く、本発明に係る半導体装置の製造方法
によれば、素子間の絶縁体分離を確実に行ない、かつ、
素子間分離に必要な領域を小さくして集積度を向上させ
ると共に、素子の大電力化を達成した半導体装置を容易
に得ることができるものである。
【図面の簡単な説明】
第１図（Ａ）乃至同図＠）は、本発明方法を工程順に示
す説明図、第２図及び第４図は、本発明方法にて得られ
た半導体装置の構造を示す説明図、第３図（Ａ）乃至同
図■）は、本発明の他の例の半導体装置の製造方法を工
程順に示す説明図、第５図乃至第８図は、従来方法で得
られた半導体装置の構成を示す説明図である。 ３０・・・シリコン板、３１・・・絶縁膜、３２・・・
シリコン基板、３３・・・分離溝、３４・・・絶縁被膜
、３５・・・多結晶シリコン層、３６・・・素子領域、
３７・・・ＮＰＮ　）ランジスタ、３８・・・Ｃ０Ｍ５
型トランジスタ、３９・・・ＰＮＰ　）ランジスタ、４
０・・・半導体装置、４１・・・酸化膜、４２・・・窒
化シリコン膜、４３・・・開口部、４４・・・酸化膜、
４５・・・絶縁膜、４６・・・ＮＰＮ　）ランジスタ、
４７・・・０ＭＯ８型トランジスタ、４８・・・ＭＯＳ
　トランジスタ、互Ｊ・・・半導体装置、５１・・・電
極。 出願人代理人　　弁理士　鈴　江　武　彦第１ ＣＢ） ト

Claims (1)

    【特許請求の範囲】
  1. 　シリコン基板の少なくとも一主面の所定領域に平坦で
    かつ鏡面状態の絶縁膜を形成する工程と、該絶縁膜をサ
    ンドイッチ状に挾むように他のシリコン基板を前記シリ
    コン基板に接合する工程と、一方の前記シリコン基板の
    主面から前記絶縁膜に達する分離溝を形成する工程と、
    該分離溝の内壁面に絶縁被膜を形成する工程と、該分離
    溝内に前記絶縁被膜を介して多結晶シリコン部材を充填
    する工程とを具備することを特徴とする半導体装置の製
    造方法。
JP18181484A 1984-08-31 1984-08-31 半導体装置の製造方法 Pending JPS6159852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18181484A JPS6159852A (ja) 1984-08-31 1984-08-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18181484A JPS6159852A (ja) 1984-08-31 1984-08-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6159852A true JPS6159852A (ja) 1986-03-27

Family

ID=16107295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18181484A Pending JPS6159852A (ja) 1984-08-31 1984-08-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6159852A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6334949A (ja) * 1986-07-29 1988-02-15 Toshiba Corp 半導体装置及びその製造方法
JPH01112746A (ja) * 1987-10-27 1989-05-01 Nippon Denso Co Ltd 半導体装置
JPH01144665A (ja) * 1987-11-30 1989-06-06 Nippon Denso Co Ltd 半導体装置の製造方法
JPH02168646A (ja) * 1988-02-08 1990-06-28 Toshiba Corp 半導体装置およびその製造方法
JPH03290948A (ja) * 1989-12-20 1991-12-20 Nec Corp 半導体装置
JPH04134844A (ja) * 1990-09-27 1992-05-08 Toshiba Corp 半導体装置の素子間分離領域の形成方法
US5162254A (en) * 1989-10-31 1992-11-10 Fujitsu Limited Semiconductor device having a SOI substrate and fabrication method thereof
JPH04330765A (ja) * 1991-05-02 1992-11-18 Hitachi Ltd 誘電体基板の製造方法
US5223450A (en) * 1990-03-30 1993-06-29 Nippon Soken, Inc. Method of producing semiconductor substrate having dielectric separation region
JPH05343511A (ja) * 1992-06-09 1993-12-24 Nec Corp 半導体集積回路
JPH06163678A (ja) * 1992-11-25 1994-06-10 Nec Corp 半導体装置およびその製造方法
JPH06163684A (ja) * 1992-11-26 1994-06-10 Nec Corp 半導体装置の製造方法
JPH0778986A (ja) * 1993-09-09 1995-03-20 Nec Corp 半導体装置の製造方法
US5461253A (en) * 1988-09-30 1995-10-24 Nippon Steel Inc. Semiconductor substrate structure for producing two isolated circuits on a same substrate
US5480832A (en) * 1991-10-14 1996-01-02 Nippondenso Co., Ltd. Method for fabrication of semiconductor device
US6104078A (en) * 1994-03-09 2000-08-15 Denso Corporation Design for a semiconductor device having elements isolated by insulating regions
EP1617476A2 (en) * 2004-07-16 2006-01-18 Power Electronics Design Centre Vertical integration in power integrated circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5330283A (en) * 1976-09-01 1978-03-22 Hitachi Ltd Production of substrates for semiconductor integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5330283A (en) * 1976-09-01 1978-03-22 Hitachi Ltd Production of substrates for semiconductor integrated circuits

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6334949A (ja) * 1986-07-29 1988-02-15 Toshiba Corp 半導体装置及びその製造方法
JPH01112746A (ja) * 1987-10-27 1989-05-01 Nippon Denso Co Ltd 半導体装置
JPH01144665A (ja) * 1987-11-30 1989-06-06 Nippon Denso Co Ltd 半導体装置の製造方法
JPH02168646A (ja) * 1988-02-08 1990-06-28 Toshiba Corp 半導体装置およびその製造方法
US5461253A (en) * 1988-09-30 1995-10-24 Nippon Steel Inc. Semiconductor substrate structure for producing two isolated circuits on a same substrate
US5162254A (en) * 1989-10-31 1992-11-10 Fujitsu Limited Semiconductor device having a SOI substrate and fabrication method thereof
JPH03290948A (ja) * 1989-12-20 1991-12-20 Nec Corp 半導体装置
US5223450A (en) * 1990-03-30 1993-06-29 Nippon Soken, Inc. Method of producing semiconductor substrate having dielectric separation region
JPH04134844A (ja) * 1990-09-27 1992-05-08 Toshiba Corp 半導体装置の素子間分離領域の形成方法
JPH04330765A (ja) * 1991-05-02 1992-11-18 Hitachi Ltd 誘電体基板の製造方法
US5480832A (en) * 1991-10-14 1996-01-02 Nippondenso Co., Ltd. Method for fabrication of semiconductor device
JPH05343511A (ja) * 1992-06-09 1993-12-24 Nec Corp 半導体集積回路
JPH06163678A (ja) * 1992-11-25 1994-06-10 Nec Corp 半導体装置およびその製造方法
US5872388A (en) * 1992-11-25 1999-02-16 Nec Corporation Semiconductor device and method for fabricating the same
JPH06163684A (ja) * 1992-11-26 1994-06-10 Nec Corp 半導体装置の製造方法
JP2795107B2 (ja) * 1992-11-26 1998-09-10 日本電気株式会社 半導体装置の製造方法
JPH0778986A (ja) * 1993-09-09 1995-03-20 Nec Corp 半導体装置の製造方法
US6104078A (en) * 1994-03-09 2000-08-15 Denso Corporation Design for a semiconductor device having elements isolated by insulating regions
EP1617476A2 (en) * 2004-07-16 2006-01-18 Power Electronics Design Centre Vertical integration in power integrated circuits
EP1617476A3 (en) * 2004-07-16 2007-12-26 Power Electronics Design Centre Vertical integration in power integrated circuits

Similar Documents

Publication Publication Date Title
US4837186A (en) Silicon semiconductor substrate with an insulating layer embedded therein and method for forming the same
JPH04266047A (ja) 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置
JPS6159852A (ja) 半導体装置の製造方法
JP3014012B2 (ja) 半導体装置の製造方法
US5476809A (en) Semiconductor device and method of manufacturing the same
JPH025432A (ja) 半導体装置の製造方法
JP2654607B2 (ja) 半導体装置の製造方法
JPS61172346A (ja) 半導体集積回路装置
JPS5984435A (ja) 半導体集積回路及びその製造方法
JP3116609B2 (ja) 半導体装置の製造方法
JP3257523B2 (ja) 半導体装置の製造方法
JPS63199454A (ja) 半導体装置
KR100188093B1 (ko) 고속 바이 시 모스 트랜지스터 및 그 제조 방법
KR0137568B1 (ko) 바이폴라 트랜지스터의 제조방법
JPH02135755A (ja) 誘電体分離基板及び半導体装置
JPS61269373A (ja) 半導体装置
JPS5879735A (ja) 半導体集積回路
JPH0789564B2 (ja) 半導体装置の製造方法
JPS6095967A (ja) 半導体集積回路
JPS61269377A (ja) 半導体装置
JPH0637099A (ja) 半導体基体及びその製造方法
JPS62172757A (ja) バイポ−ラトランジスタ
JPH0582071B2 (ja)
JPH05304206A (ja) 半導体装置及びその製造方法
JPS6387740A (ja) 半導体装置の製造方法