JPS62172757A - バイポ−ラトランジスタ - Google Patents
バイポ−ラトランジスタInfo
- Publication number
- JPS62172757A JPS62172757A JP1497086A JP1497086A JPS62172757A JP S62172757 A JPS62172757 A JP S62172757A JP 1497086 A JP1497086 A JP 1497086A JP 1497086 A JP1497086 A JP 1497086A JP S62172757 A JPS62172757 A JP S62172757A
- Authority
- JP
- Japan
- Prior art keywords
- base
- emitter
- insulating film
- type
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 5
- 238000000605 extraction Methods 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000012808 vapor phase Substances 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 16
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001994 activation Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔１既 要〕
セルファライン形のバイポーラトランジスタにおいて、
エミソターベース間接合の終端部及び・く−ス引出し電
極の内側側面上を熱酸化による酸化シリコン膜で覆うご
とにより、接合終端部において基板面を介して生ずるエ
ミソターベース間の電流リークを防止し、且つベース引
出し電極とその内側に気相成長絶縁膜を介して配設され
るエミ。
エミソターベース間接合の終端部及び・く−ス引出し電
極の内側側面上を熱酸化による酸化シリコン膜で覆うご
とにより、接合終端部において基板面を介して生ずるエ
ミソターベース間の電流リークを防止し、且つベース引
出し電極とその内側に気相成長絶縁膜を介して配設され
るエミ。
夕電極との間の絶縁耐圧を向上させる。
本発明はセルファライン形バイポーラトランジスタの性
能を向上せしめる改良構造に関する。
能を向上せしめる改良構造に関する。
近時バイポーラＩＣの高集積化の要求に答えて、１枚の
マスクを用いて形成したパターンを基準にし、自己整合
（セルファライン）技術によって、ベース引出し電極、
外部ベース領域、内部ベース領域、エミッタ電極、エミ
ッタ領域等を形成することによってマスク工程を省略し
、これによって位置合わせ余裕寸法を除去して素子の微
細化を可能にした、セルファライン形のバイポーラトラ
ンジスタが提供されている。
マスクを用いて形成したパターンを基準にし、自己整合
（セルファライン）技術によって、ベース引出し電極、
外部ベース領域、内部ベース領域、エミッタ電極、エミ
ッタ領域等を形成することによってマスク工程を省略し
、これによって位置合わせ余裕寸法を除去して素子の微
細化を可能にした、セルファライン形のバイポーラトラ
ンジスタが提供されている。
このセルファライン形バイポーラトランジスタにおいて
はエミッターベース間の電流リークによる性能劣化の問
題や、エミッターベース間耐圧の低下の問題があり、こ
れらの改善が要望されている。
はエミッターベース間の電流リークによる性能劣化の問
題や、エミッターベース間耐圧の低下の問題があり、こ
れらの改善が要望されている。
第４図はセルファライン型バイポーラトランジスタの従
来構造の要部をｎｐｎ型について模式的例 に示す平面図（ａｌ及び／（／’＃Ｊ！断面図（ｂｌで
ある。
来構造の要部をｎｐｎ型について模式的例 に示す平面図（ａｌ及び／（／’＃Ｊ！断面図（ｂｌで
ある。
同図において、
１はベース領域を分離画定するフィールド酸化膜、
２は図示しないｎ゛現型埋没拡散領域上下面を接して形
成されているｎ型コレクク領域、３は例えばメタルシリ
サイド層と多結晶シリコン層の積層構造よりなり開孔４
を有する枠状のｐ゛型ベース引出し電極、 ５はベース引出し電極からの固相−固相拡散によりベー
ス引出し電極に自己整合して形成された枠状のｐ゛型外
部ベース領域、 ６はベース引出し電極とエミッタ電極間を絶縁する気相
成長酸化シリコン（ＣＶＤ−３ｉＯ□）絶縁膜、７は枠
状外部ベース領域に囲まれた基体面に上記側面にＣＶＤ
−５ｉ０２絶縁膜６を存するベース引出し電極３の開孔
４からの不純物イオン注入により、該ＣＶＤ−５ｉＯ□
絶縁膜６を存する開孔４に自己整合し、且つ該外部ベー
ス領域５と連通ずるように形成されたｐ型内部ベース領
域、 ８は多結晶シリコン若しくはメタルシリサイドよりなり
上記ＣＶＤ−３ｉＯｚ絶縁膜６を有するベース引出し電
極３の開孔４上に該開孔４を埋めて形成されたｎ −＋
型エミッタ電極、 ９は上記エミッタ電極８から固相−固相拡散により該Ｃ
ＶＤ−５ｉＯ□絶縁膜６を有する開孔４に自己整合して
形成されたｎ゛型エミッタ領域、１０はエミッターベー
ス（Ｅ−Ｂ）間接台の終端部を示す。
成されているｎ型コレクク領域、３は例えばメタルシリ
サイド層と多結晶シリコン層の積層構造よりなり開孔４
を有する枠状のｐ゛型ベース引出し電極、 ５はベース引出し電極からの固相−固相拡散によりベー
ス引出し電極に自己整合して形成された枠状のｐ゛型外
部ベース領域、 ６はベース引出し電極とエミッタ電極間を絶縁する気相
成長酸化シリコン（ＣＶＤ−３ｉＯ□）絶縁膜、７は枠
状外部ベース領域に囲まれた基体面に上記側面にＣＶＤ
−５ｉ０２絶縁膜６を存するベース引出し電極３の開孔
４からの不純物イオン注入により、該ＣＶＤ−５ｉＯ□
絶縁膜６を存する開孔４に自己整合し、且つ該外部ベー
ス領域５と連通ずるように形成されたｐ型内部ベース領
域、 ８は多結晶シリコン若しくはメタルシリサイドよりなり
上記ＣＶＤ−３ｉＯｚ絶縁膜６を有するベース引出し電
極３の開孔４上に該開孔４を埋めて形成されたｎ −＋
型エミッタ電極、 ９は上記エミッタ電極８から固相−固相拡散により該Ｃ
ＶＤ−５ｉＯ□絶縁膜６を有する開孔４に自己整合して
形成されたｎ゛型エミッタ領域、１０はエミッターベー
ス（Ｅ−Ｂ）間接台の終端部を示す。
第４図に示すように従来の構造においては、ベース引出
し電極３とエミッタ電極８間の絶縁がＣｖＤ−３ｉＯｚ
絶縁膜６のみによってなされ、且つ該ＣＶＤ−５ｉＯ□
絶縁膜６がエミッターベース（Ｅ−Ｂ）間接台の終端部
１０の上面に直に接触して形成されてなっていた。
し電極３とエミッタ電極８間の絶縁がＣｖＤ−３ｉＯｚ
絶縁膜６のみによってなされ、且つ該ＣＶＤ−５ｉＯ□
絶縁膜６がエミッターベース（Ｅ−Ｂ）間接台の終端部
１０の上面に直に接触して形成されてなっていた。
そのため、該ＣＶＤ−５ｉＯｚ絶縁膜６の膜質が劣るこ
とに起因してベース引出し電極３とエミッタ電極８間の
絶縁耐圧が低下し、且つ該ＣＶＤ−５ｉＯ２絶縁膜６と
直に接するＥ−Ｂ間接合の終端部１０上面の表面状態の
劣化によってエミッターベース間にリーク電流を生じて
、該トランジスタの性能が低下するという問題を生して
いた。
とに起因してベース引出し電極３とエミッタ電極８間の
絶縁耐圧が低下し、且つ該ＣＶＤ−５ｉＯ２絶縁膜６と
直に接するＥ−Ｂ間接合の終端部１０上面の表面状態の
劣化によってエミッターベース間にリーク電流を生じて
、該トランジスタの性能が低下するという問題を生して
いた。
上記問題点は第１図に示すように、絶縁膜（１）によっ
て分離された一導電型半導体基体（２）と、該半導体基
体（２）上に直に配設された開孔（４）を有する枠状の
、メタルシリサイド層（３ｂ）単体、若しくは多結晶シ
リコンＦ３ （３ａ）とメタルシリサイド層（３ｂ）と
の積層体よりなる反対導電型ベース引出し電極（３）と
、該半導体基体（２）内に該反対導電 。
て分離された一導電型半導体基体（２）と、該半導体基
体（２）上に直に配設された開孔（４）を有する枠状の
、メタルシリサイド層（３ｂ）単体、若しくは多結晶シ
リコンＦ３ （３ａ）とメタルシリサイド層（３ｂ）と
の積層体よりなる反対導電型ベース引出し電極（３）と
、該半導体基体（２）内に該反対導電 。
型ベース引出し電極（３）に自己整合して枠状に形成さ
れた反対導電型外部ベース領域（５）と、該枠状外部ベ
ース領域（５）の上部及び開孔（４）の側面部に配設さ
れた気相成長絶縁膜（６）と、該枠状の外部ベース領域
（５）に囲まれた領域に、該気相成長絶縁膜（６）を側
面に有する該枠状ベース引出し電極（３）の開孔（４）
に自己整合し、且つ該外部ベース領域（５）と連通して
形成された反対導電型内部ベース領域（７）と、該外部
ベース領域（５）の該気相成長絶縁膜（６）を有する開
孔（４）に自己整合して該内部ベース領域（７）内に形
成された一導電型エミンタ領域（９）とを有し、且つ該
エミ・ツタ領域（９）と該内部ベース領域（７）間の接
合の終端部（１０）上面及び該枠状ベース引出し電極（
３）の開孔（４）の側面上を、該気相成長絶縁膜（６）
との間に介在して直に覆う熱酸化による酸化シリコン膜
（１１ａ） （１１ｂ） （１１ｃ）を有してなる本発
明によるバイポーラトランジスタによって醒決される。
れた反対導電型外部ベース領域（５）と、該枠状外部ベ
ース領域（５）の上部及び開孔（４）の側面部に配設さ
れた気相成長絶縁膜（６）と、該枠状の外部ベース領域
（５）に囲まれた領域に、該気相成長絶縁膜（６）を側
面に有する該枠状ベース引出し電極（３）の開孔（４）
に自己整合し、且つ該外部ベース領域（５）と連通して
形成された反対導電型内部ベース領域（７）と、該外部
ベース領域（５）の該気相成長絶縁膜（６）を有する開
孔（４）に自己整合して該内部ベース領域（７）内に形
成された一導電型エミンタ領域（９）とを有し、且つ該
エミ・ツタ領域（９）と該内部ベース領域（７）間の接
合の終端部（１０）上面及び該枠状ベース引出し電極（
３）の開孔（４）の側面上を、該気相成長絶縁膜（６）
との間に介在して直に覆う熱酸化による酸化シリコン膜
（１１ａ） （１１ｂ） （１１ｃ）を有してなる本発
明によるバイポーラトランジスタによって醒決される。
即ち本発明はエミッターベース間接合が終端する半導体
基体面に膜質が優れ且つ準位の形成されない界面が得ら
れる該半導体の熱酸化膜を形成して、該熱酸化膜を気相
成長絶縁膜との間に介在せしめることによりエミッター
ベース間の電流リークを防止し、且つメタルシリサイド
、多結晶シリコン等よりなるベース引出し電極の側面に
も同様に半導体熱酸化膜を形成して気相成長絶縁膜との
間に介在せしめることによりエミッタ電極とベース電極
間の絶縁耐圧を向上せしめるものである。
基体面に膜質が優れ且つ準位の形成されない界面が得ら
れる該半導体の熱酸化膜を形成して、該熱酸化膜を気相
成長絶縁膜との間に介在せしめることによりエミッター
ベース間の電流リークを防止し、且つメタルシリサイド
、多結晶シリコン等よりなるベース引出し電極の側面に
も同様に半導体熱酸化膜を形成して気相成長絶縁膜との
間に介在せしめることによりエミッタ電極とベース電極
間の絶縁耐圧を向上せしめるものである。
以下本発明を図示実施例により、具体的に説明する。
第１図は本発明の第１の実施例における要部を模式的に
示す平面図（ａｌ及びＡ−Ａ矢視断面図（ｂｌ、第２図
は第２の実施例における要部の模式側断面図で、第３図
（ａ）〜（ｅｌは第１の実施例の製造方法を示す工程断
面図である。
示す平面図（ａｌ及びＡ−Ａ矢視断面図（ｂｌ、第２図
は第２の実施例における要部の模式側断面図で、第３図
（ａ）〜（ｅｌは第１の実施例の製造方法を示す工程断
面図である。
全図を通じ同一対象物は同一符合で示す。
本発明に係るセルファライン形バイポーラトランジスタ
は、例えば第１図（ａ）、 （ｂｌに示すように形成さ
れる。
は、例えば第１図（ａ）、 （ｂｌに示すように形成さ
れる。
同図において、工はベース領域を分離画定するフィール
ド酸化膜、 ２は図示しないｎ゛型埋没拡散領域に下面が接している
ｎ型コレクタ領域、 ３は厚さ３０００〜４０００人程度のｐ゛型多結晶シリ
コンｆＦｆｌ ３ ａと厚さ１０００〜３０００人程度
のｐ＋＋型タングステンシリサイド［３ｂとの積層構造
よりなり開孔４を有する枠状のｐ”型ベース引出し電極
、５はベース引出し電極３からの固相−固相拡散により
ベース引出し電極３に自己整合して形成されたｐ゛梨型
外ベース領域、 ６はベース引出し電極３とエミッタ電極間を絶縁する厚
さ３０００〜５０００人程度のＣＶローＳｉＯ□絶縁膜
、７は枠状外部ベース領域５に囲まれた基体面に上記側
面にＣＶＤ−３ｉＯ□絶縁膜６を有する開孔４からのイ
オン注入によって、３ｇＣＶＤ−５ｉＯ□絶縁膜６を有
する開孔４に自己整合し、且つ該外部ベース領域５と連
通ずるように形成されたｐ型内部ベース領域、 ８は多結晶シリコン若しくはメタルシリサイドよりなり
上記ＣＶＯ−５ｉＯｚ絶縁膜６を有する開孔４上に該開
孔４を埋めて形成されたｎ”型エミッタ電極、 ９は上記エミッタ電極８から固相−固相拡散によりに該
ＣＶＤ−５ｉＯ□絶縁膜６を有する開孔４に自己整合し
て形成されたｎ゛型エミッタ領域、１０はエミッターベ
ース（Ｅ−８）間接合の終端部、１１ａはシリコン基体
面に熱酸化法により形成された５００〜１０００人程度
の厚さを有する第１の熱酸化ＳｉＯ□膜、 １１ｂは多結晶シリコン層の側面に第１の熱酸化５ｉｎ
２膜と同時に形成された厚さ１０００〜２０００人程度
の第２の熱酸化５ｉｎ２膜、 １１Ｃはタングステンシリサイドの側面に前記第１、第
２の熱酸化５ｉ０２膜と同時に形成された厚さ５００〜
１０００人程度の第３の熱酸化Ｓｉ０ｇ膜である。
ド酸化膜、 ２は図示しないｎ゛型埋没拡散領域に下面が接している
ｎ型コレクタ領域、 ３は厚さ３０００〜４０００人程度のｐ゛型多結晶シリ
コンｆＦｆｌ ３ ａと厚さ１０００〜３０００人程度
のｐ＋＋型タングステンシリサイド［３ｂとの積層構造
よりなり開孔４を有する枠状のｐ”型ベース引出し電極
、５はベース引出し電極３からの固相−固相拡散により
ベース引出し電極３に自己整合して形成されたｐ゛梨型
外ベース領域、 ６はベース引出し電極３とエミッタ電極間を絶縁する厚
さ３０００〜５０００人程度のＣＶローＳｉＯ□絶縁膜
、７は枠状外部ベース領域５に囲まれた基体面に上記側
面にＣＶＤ−３ｉＯ□絶縁膜６を有する開孔４からのイ
オン注入によって、３ｇＣＶＤ−５ｉＯ□絶縁膜６を有
する開孔４に自己整合し、且つ該外部ベース領域５と連
通ずるように形成されたｐ型内部ベース領域、 ８は多結晶シリコン若しくはメタルシリサイドよりなり
上記ＣＶＯ−５ｉＯｚ絶縁膜６を有する開孔４上に該開
孔４を埋めて形成されたｎ”型エミッタ電極、 ９は上記エミッタ電極８から固相−固相拡散によりに該
ＣＶＤ−５ｉＯ□絶縁膜６を有する開孔４に自己整合し
て形成されたｎ゛型エミッタ領域、１０はエミッターベ
ース（Ｅ−８）間接合の終端部、１１ａはシリコン基体
面に熱酸化法により形成された５００〜１０００人程度
の厚さを有する第１の熱酸化ＳｉＯ□膜、 １１ｂは多結晶シリコン層の側面に第１の熱酸化５ｉｎ
２膜と同時に形成された厚さ１０００〜２０００人程度
の第２の熱酸化５ｉｎ２膜、 １１Ｃはタングステンシリサイドの側面に前記第１、第
２の熱酸化５ｉ０２膜と同時に形成された厚さ５００〜
１０００人程度の第３の熱酸化Ｓｉ０ｇ膜である。
同図に示すように本発明の構造においては、従来ＣＶＤ
−５ｉＯ２絶１＆ｆＪｕ６と直に接していたＥ−Ｂ間接
合の終端部１０を有するシリコン基体１面と、ｐ゛・型
ベース引出し電極３の側面に表出する多結晶シリコンＮ
３ ａ及びタングステンシリサイド層３ｂの側面に、同
時に形成した第１．第２．第３の熱酸化Ｓｉｎ□膜１１
ａ、 １１ｂ、 １１ｃをそれぞれ配設してＣＶＤ−５
ｉ０２絶縁膜５との間に介在せしめる。
−５ｉＯ２絶１＆ｆＪｕ６と直に接していたＥ−Ｂ間接
合の終端部１０を有するシリコン基体１面と、ｐ゛・型
ベース引出し電極３の側面に表出する多結晶シリコンＮ
３ ａ及びタングステンシリサイド層３ｂの側面に、同
時に形成した第１．第２．第３の熱酸化Ｓｉｎ□膜１１
ａ、 １１ｂ、 １１ｃをそれぞれ配設してＣＶＤ−５
ｉ０２絶縁膜５との間に介在せしめる。
そしてこれによってＥ−Ｂ間接合の終端部１０を有する
シリコン基体面の界面準位をなくし、且つ直に接する絶
縁膜の膜質を改善してエミッターベース間の電流リーク
を防止し、更にエミッタ電極８とベース引出し電極３間
の絶縁耐圧を向上する。
シリコン基体面の界面準位をなくし、且つ直に接する絶
縁膜の膜質を改善してエミッターベース間の電流リーク
を防止し、更にエミッタ電極８とベース引出し電極３間
の絶縁耐圧を向上する。
第２図はベース引出し電極３がタングステンシリサイド
層３ｂのみからなる第２の実施例の側断面構造を示した
もので、各部は第１図と同符号で表しである。
層３ｂのみからなる第２の実施例の側断面構造を示した
もので、各部は第１図と同符号で表しである。
この構造による効果も前記第１の実施例と同様である。
次ぎに本発明に係るセルファライン形バイポーラトラン
ジスタの製造方法を、第１の実施例の構造についてその
要部を示す工程断面図である第３図（ａｌ〜（ｅｌを参
照して説明する。
ジスタの製造方法を、第１の実施例の構造についてその
要部を示す工程断面図である第３図（ａｌ〜（ｅｌを参
照して説明する。
第３図（ａｌ参！１．（
即ち通常の方法により、図示しないｐ型シリコン基板面
に図示しないｎ゛型埋没拡散領域を形成し、該基板上に
ｎ型エピタキシャル層を形成し、選択酸化等の方法によ
り該ｎ型エピタキシャル層に選択的にフィールド酸化膜
１を形成して該エピタキシャル層よりなるｎ型コレクタ
領域２を分離してなる被加工基板上に、 化学気相成長（ＣＶ Ｄ）法により厚さ３０００〜４０
００人程度の多結晶シサイン層３ａを形成し、イオン注
入法等により冑濃度に不純物を導入して該多結晶シリコ
ン層３ａをｐ ＋＋型となし、次いでスパッタ法等によ
り該ｐ″＋型多結晶シリコン層３ａ上に厚さ１０００〜
３０００人程度のタングスサイシリサイド層３ｂを形成
し、 イオン注入法等により高濃度に不純物を導入し該タング
ステンシリサイドＪｉ３ｂをｐ°゛型となし、次いで該
ｐ＋４型タングステンシリサイド層３ｂ上にＣＶＤ法に
より厚さ例えば３０００人程度０第１のＣＶＤ−５ｉ（
ｈ膜６ａを形成する。
に図示しないｎ゛型埋没拡散領域を形成し、該基板上に
ｎ型エピタキシャル層を形成し、選択酸化等の方法によ
り該ｎ型エピタキシャル層に選択的にフィールド酸化膜
１を形成して該エピタキシャル層よりなるｎ型コレクタ
領域２を分離してなる被加工基板上に、 化学気相成長（ＣＶ Ｄ）法により厚さ３０００〜４０
００人程度の多結晶シサイン層３ａを形成し、イオン注
入法等により冑濃度に不純物を導入して該多結晶シリコ
ン層３ａをｐ ＋＋型となし、次いでスパッタ法等によ
り該ｐ″＋型多結晶シリコン層３ａ上に厚さ１０００〜
３０００人程度のタングスサイシリサイド層３ｂを形成
し、 イオン注入法等により高濃度に不純物を導入し該タング
ステンシリサイドＪｉ３ｂをｐ°゛型となし、次いで該
ｐ＋４型タングステンシリサイド層３ｂ上にＣＶＤ法に
より厚さ例えば３０００人程度０第１のＣＶＤ−５ｉ（
ｈ膜６ａを形成する。
第３図（ｂｌ参照
次いで、図示しないレジストマスクの開孔を介し、リア
クティブ・イオンエツチング（ＲＩ Ｅ）手段を用いる
通常のりソグラフィ技術により、上記第１のＣＶＤ−５
ｉｎ２膜５ ａ 、 ｐ −＋型タングステンシリサ
イド層３ｂ及びｐ”型多結晶シリコン層３ａを貫通しｎ
型コレクタ領域２面を表出する内部ベース形成用の開孔
４を形成し、これによってｐ”型多結晶シリコン層３ａ
とｐ＋゛型タングステンシリサイド層３ｂとの積層構造
を有する枠状のｐ”型ベース引出し電極３が完成する。
クティブ・イオンエツチング（ＲＩ Ｅ）手段を用いる
通常のりソグラフィ技術により、上記第１のＣＶＤ−５
ｉｎ２膜５ ａ 、 ｐ −＋型タングステンシリサ
イド層３ｂ及びｐ”型多結晶シリコン層３ａを貫通しｎ
型コレクタ領域２面を表出する内部ベース形成用の開孔
４を形成し、これによってｐ”型多結晶シリコン層３ａ
とｐ＋゛型タングステンシリサイド層３ｂとの積層構造
を有する枠状のｐ”型ベース引出し電極３が完成する。
この開孔４は例えば１〜１．５μｍ角程度の大きさであ
る。
る。
なおここで開孔４側面に表出するｐ゛型タングステンシ
リサイド層３ｂ及びｐ”型多結晶シリコン層３ ａの側
面をウェットエツチング手段により１０００人程度サイ
１；エツチングしても良い。
リサイド層３ｂ及びｐ”型多結晶シリコン層３ ａの側
面をウェットエツチング手段により１０００人程度サイ
１；エツチングしても良い。
第３図（Ｃ）参照
次いて乾燥酸素中で９００°Ｃ程度の温度で熱酸化を行
い上記開孔４内に表出しているｎ型コレクタ領域２の上
面とｐ゛型タングステンシリサイド層３ｂ及びｐ＋＋型
多結晶シリコンＮ３ａの側面に熱酸化ＳｉＯ□膜を同時
に形成する。ここでｎ型コレクタ領域２上には厚さ５０
０−１０００人程度０第１の熱酸化５ｉＯｚ膜１１ａが
、ｐ ＋１型多結晶シリコン層３ａの側面には１０００
〜２０００人程度の第２の熱サイＳｉＯ□膜１１ｂが、
またｐ“型タングステンシリサイド層３ｂの側面には５
００〜１０００人程度の第３のサイ化Ｓｉ０ｇ膜１１Ｃ
が形成される。
い上記開孔４内に表出しているｎ型コレクタ領域２の上
面とｐ゛型タングステンシリサイド層３ｂ及びｐ＋＋型
多結晶シリコンＮ３ａの側面に熱酸化ＳｉＯ□膜を同時
に形成する。ここでｎ型コレクタ領域２上には厚さ５０
０−１０００人程度０第１の熱酸化５ｉＯｚ膜１１ａが
、ｐ ＋１型多結晶シリコン層３ａの側面には１０００
〜２０００人程度の第２の熱サイＳｉＯ□膜１１ｂが、
またｐ“型タングステンシリサイド層３ｂの側面には５
００〜１０００人程度の第３のサイ化Ｓｉ０ｇ膜１１Ｃ
が形成される。
なお該熱処理によりｐ”型多結晶シリコン層３ａからｎ
型コレクタ領域２にｐ型不純物が拡散し、該ｎ型コレク
タ領域２内にベース引出し電極３に自己整合する枠状の
ｐ゛梨型外ベース領域５が形成される。
型コレクタ領域２にｐ型不純物が拡散し、該ｎ型コレク
タ領域２内にベース引出し電極３に自己整合する枠状の
ｐ゛梨型外ベース領域５が形成される。
次いで上記枠状のｐ”型ベース引出し電極３の開孔４か
ら第１の熱酸化５ｉＯｚ膜１１ａを通してｎ型コレクタ
領域２内に硼素を所定濃度でイオン注入し、所定の活性
化処理を行って、該枠状のｐ゛梨型外ベース領域５に囲
まれたｎ型コレクタ領域２面に該ｐ゛現型外ベース領域
５に連通ずるｐ型内部ベース領域７を形成する。
ら第１の熱酸化５ｉＯｚ膜１１ａを通してｎ型コレクタ
領域２内に硼素を所定濃度でイオン注入し、所定の活性
化処理を行って、該枠状のｐ゛梨型外ベース領域５に囲
まれたｎ型コレクタ領域２面に該ｐ゛現型外ベース領域
５に連通ずるｐ型内部ベース領域７を形成する。
第３図（ｄ）参照
次いで上記開孔４の内面を含む該基板上に、厚さ１００
０〜３０００人程度の第２ ノサイＤ−５ｉ（ｈ膜６ｂ
を形成する。
０〜３０００人程度の第２ ノサイＤ−５ｉ（ｈ膜６ｂ
を形成する。
第３図（ｅ）参照
次いでｔＥ法による全面エツチング手段により上記第２
のＣＶＤ−５ｉＯ□膜６ｂを、前記ベース引出し電極３
の開孔４の底部にｐ型内部ベース領域７面が表出するま
で上部より順次除去し、見掛は上厚く形成されていた上
記開孔４の側面部に第１．第２、第３の熱酸化５ｉ（ｈ
膜１１ａ、 １１ｂ、 １１ｃに接する第２のＣＶＤ−
５ｉＯｚ膜６ｂの側壁を形成する。
のＣＶＤ−５ｉＯ□膜６ｂを、前記ベース引出し電極３
の開孔４の底部にｐ型内部ベース領域７面が表出するま
で上部より順次除去し、見掛は上厚く形成されていた上
記開孔４の側面部に第１．第２、第３の熱酸化５ｉ（ｈ
膜１１ａ、 １１ｂ、 １１ｃに接する第２のＣＶＤ−
５ｉＯｚ膜６ｂの側壁を形成する。
ついで気相成長或いはスバツタ工程、イオン注入工程及
びリソグラフィ工程を経て、上記側面に第２のＣＶＤ−
５ｉ（ｈ膜６ｂを有するベース引出し電極３の開孔４上
に該開孔４を埋めるｎ”型多結晶シリコン若しくはｎ”
型メタルシリサイドよりなるｎ゛型エミッタ電極８を形
成し、所定の熱処理を行って該、−５エミソク電極８か
らｐ型内部ベース領域７内にｎ型不純物を同和−固相拡
散してｎ゛型エミソク領域９を形成する。ここで、図示
のようにＥ−Ｂ間接合の終端部１０は、第１の熱５ｉＯ
ｚ絶縁膜１１ａの下部に形成される。
びリソグラフィ工程を経て、上記側面に第２のＣＶＤ−
５ｉ（ｈ膜６ｂを有するベース引出し電極３の開孔４上
に該開孔４を埋めるｎ”型多結晶シリコン若しくはｎ”
型メタルシリサイドよりなるｎ゛型エミッタ電極８を形
成し、所定の熱処理を行って該、−５エミソク電極８か
らｐ型内部ベース領域７内にｎ型不純物を同和−固相拡
散してｎ゛型エミソク領域９を形成する。ここで、図示
のようにＥ−Ｂ間接合の終端部１０は、第１の熱５ｉＯ
ｚ絶縁膜１１ａの下部に形成される。
なお本発明は上記ｎｐｎ型に限らずｐｎｐ型のセルファ
ライン形バイポーラトランジスタにも勿論適用される。
ライン形バイポーラトランジスタにも勿論適用される。
またベース引出し電極が多結晶シリコン単体である場合
、及び該ベース引出し電極にタングステンシリサイド以
外のメタルシリサイドが用いられる場合においても勿論
有効である。
、及び該ベース引出し電極にタングステンシリサイド以
外のメタルシリサイドが用いられる場合においても勿論
有効である。
以上説明のように、本発明に係るセルファライン形バイ
ポーラトランジスタにおいては、エミッターベース間の
電流リークが防止され、且つエミッタ電極とベース電極
との耐圧が向上されるので、素子性能が向上する。
ポーラトランジスタにおいては、エミッターベース間の
電流リークが防止され、且つエミッタ電極とベース電極
との耐圧が向上されるので、素子性能が向上する。
第１図は本発明の第１の実施例における要部を模式的に
示す平面図（ａｌ及びＡ−Ａ矢視断面図（ｂ）、第２図
は第２の実施例における要部の模式側断面図、 第３図（ａｌ〜（Ｑ）は第１の実施例の製造方法を示す
工程断面図、 第４図は従来構造の要部を模式的に示す平面図（ａｌ及
び側断面図（ｂ）である。 図において、 １はフィールド酸化膜、 ２はｎ型コレクタ領域、 ３はｐ”型ベース引出し電極、 ３ａは多結晶シリコン層、 ３ｂはタングステンシリサイド層、 ４は開花、 ５はｐ°型外部ベース領域、 ６はＣＣＶＤ−５ｉＯｚ色縁膜、 ７はｐ型内部ベース領域、 ８はｎ”型エミッタ電極、 ９はｎ゛型エミッタ領域、 １０はＥ−Ｂ間接合の終端部、 １１ａは第１の熱酸化Ｓｉ０ｇ膜、 １１ｂは第２の熱酸化５ｉｎ２膜、 １１Ｃは第３の熱酸化ＳｉＯ□膜 を示す。 （ａ−）平曲図 （し）Ａ−Ａ椅見断面冒 未発日日の＃１の尖肩辷イ列の槙べ図 ）卜 １ 図
示す平面図（ａｌ及びＡ−Ａ矢視断面図（ｂ）、第２図
は第２の実施例における要部の模式側断面図、 第３図（ａｌ〜（Ｑ）は第１の実施例の製造方法を示す
工程断面図、 第４図は従来構造の要部を模式的に示す平面図（ａｌ及
び側断面図（ｂ）である。 図において、 １はフィールド酸化膜、 ２はｎ型コレクタ領域、 ３はｐ”型ベース引出し電極、 ３ａは多結晶シリコン層、 ３ｂはタングステンシリサイド層、 ４は開花、 ５はｐ°型外部ベース領域、 ６はＣＣＶＤ−５ｉＯｚ色縁膜、 ７はｐ型内部ベース領域、 ８はｎ”型エミッタ電極、 ９はｎ゛型エミッタ領域、 １０はＥ−Ｂ間接合の終端部、 １１ａは第１の熱酸化Ｓｉ０ｇ膜、 １１ｂは第２の熱酸化５ｉｎ２膜、 １１Ｃは第３の熱酸化ＳｉＯ□膜 を示す。 （ａ−）平曲図 （し）Ａ−Ａ椅見断面冒 未発日日の＃１の尖肩辷イ列の槙べ図 ）卜 １ 図
Claims (1)
- 【特許請求の範囲】 絶縁膜（１）によって分離された一導電型半導体基体（
２）と、 該半導体基体（２）上に直に配設された開孔（４）を有
する枠状の、メタルシリサイド層（３ｂ）単体、若しく
は多結晶シリコン層（３ａ）とメタルシリサイド層（３
ｂ）との積層体よりなる反対導電型ベース引出し電極（
３）と、 該半導体基体（２）内に該反対導電型ベース引出し電極
（３）に自己整合して枠状に形成された反対導電型外部
ベース領域（５）と、 該枠状外部ベース領域（５）の上部及び開孔（４）の側
面部に配設された気相成長絶縁膜（６）と、該枠状の外
部ベース領域（５）に囲まれた領域に該気相成長絶縁膜
（６）を側面に有する該枠状ベース引出し電極（３）の
開孔（４）に自己整合し、且つ該外部ベース領域（５）
と連通して形成された反対導電型内部ベース領域（７）
と、 該外部ベース領域（５）の該気相成長絶縁膜（６）を有
する開孔（４）に自己整合して該内部ベース領域（７）
内に形成された一導電型エミッタ領域（９）とを有し、 且つ該エミッタ領域（９）と該内部ベース領域（７）間
の接合の終端部（１０）上面及び該枠状ベース引出し電
極（３）の開孔（４）の側面上を、該気相成長絶縁膜（
６）との間に介在して直に覆う熱酸化による酸化シリコ
ン膜（１１ａ）（１１ｂ）（１１ｃ）を有してなること
を特徴とするバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014970A JPH0693458B2 (ja) | 1986-01-27 | 1986-01-27 | バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014970A JPH0693458B2 (ja) | 1986-01-27 | 1986-01-27 | バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62172757A true JPS62172757A (ja) | 1987-07-29 |
| JPH0693458B2 JPH0693458B2 (ja) | 1994-11-16 |
Family
ID=11875833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61014970A Expired - Lifetime JPH0693458B2 (ja) | 1986-01-27 | 1986-01-27 | バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693458B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02129959A (ja) * | 1988-11-09 | 1990-05-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063962A (ja) * | 1984-08-06 | 1985-04-12 | Fujitsu Ltd | バイポ−ラトランジスタの製造方法 |
-
1986
- 1986-01-27 JP JP61014970A patent/JPH0693458B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063962A (ja) * | 1984-08-06 | 1985-04-12 | Fujitsu Ltd | バイポ−ラトランジスタの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02129959A (ja) * | 1988-11-09 | 1990-05-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0693458B2 (ja) | 1994-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0548936B2 (ja) | ||
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JP2654607B2 (ja) | 半導体装置の製造方法 | |
| JPS62172757A (ja) | バイポ−ラトランジスタ | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JPS58107645A (ja) | 半導体装置の製法 | |
| JPH1098111A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JPS59215741A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62141768A (ja) | 半導体装置およびその製造方法 | |
| JP2002083877A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2631673B2 (ja) | 半導体装置とその製造方法 | |
| JP2718101B2 (ja) | 半導体装置の製造方法 | |
| JP2000114267A (ja) | 半導体装置の製造方法 | |
| JPS61269373A (ja) | 半導体装置 | |
| JPH03175639A (ja) | 半導体装置 | |
| JPS62123762A (ja) | 半導体装置の製造方法 | |
| JPH03246947A (ja) | 半導体装置 | |
| JPS629226B2 (ja) | ||
| JPH02337A (ja) | 半導体集積回路装置の製造法 | |
| JPH02338A (ja) | 半導体集積回路装置の製造法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH03201442A (ja) | 半導体装置及びその製造方法 | |
| JPS61290763A (ja) | 半導体装置の製造方法 | |
| JPS6095967A (ja) | 半導体集積回路 | |
| JPH01103868A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |