JPH03175639A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03175639A JPH03175639A JP31555089A JP31555089A JPH03175639A JP H03175639 A JPH03175639 A JP H03175639A JP 31555089 A JP31555089 A JP 31555089A JP 31555089 A JP31555089 A JP 31555089A JP H03175639 A JPH03175639 A JP H03175639A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- epitaxial layer
- region
- type epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、高速高集積のバイポーラトランジスタおよび
集積回路に関する。
集積回路に関する。
〈従来の技術〉
第３図は、従来例でＮＰＮＩ−ランジスタの模式断面図
である。Ｐ型基板２１に選択的にＮ型不純物を拡散する
ことによって形成されたＮ゛埋込層２２、およびそのＮ
゛埋込層２２に隣接し、Ｐ型基板２１全面にエピタキシ
ャル戊辰させることにより形成されたＮ型エピタキシャ
ル層２４、および選択的に形成されたＰ°分離拡散層２
３、およびＮ型エピタキシャル層２４表面からＮ°理込
み層２２に達するようにＮ゛拡散行うことにより形成さ
れたトランジスタのコレクタ領域２７、および酸化膜２
８の開口部の拡散によりベースＰ型拡散領域２５および
エミッタＮ型拡散領域２６、およびベース電極３０、エ
ミッタ電極３１、コレツタ電極３２により形成されてい
る。
である。Ｐ型基板２１に選択的にＮ型不純物を拡散する
ことによって形成されたＮ゛埋込層２２、およびそのＮ
゛埋込層２２に隣接し、Ｐ型基板２１全面にエピタキシ
ャル戊辰させることにより形成されたＮ型エピタキシャ
ル層２４、および選択的に形成されたＰ°分離拡散層２
３、およびＮ型エピタキシャル層２４表面からＮ°理込
み層２２に達するようにＮ゛拡散行うことにより形成さ
れたトランジスタのコレクタ領域２７、および酸化膜２
８の開口部の拡散によりベースＰ型拡散領域２５および
エミッタＮ型拡散領域２６、およびベース電極３０、エ
ミッタ電極３１、コレツタ電極３２により形成されてい
る。
従来の技術では、Ｐ°分離拡散層２３およびコレクタ領
域２７の形成にはエピタキシャル層２４を貫通するよう
拡散するため、横方向へも不純物拡散が行われる。また
ベース電極３０の形成にはベースのコンタクト領域が必
要とされていた。
域２７の形成にはエピタキシャル層２４を貫通するよう
拡散するため、横方向へも不純物拡散が行われる。また
ベース電極３０の形成にはベースのコンタクト領域が必
要とされていた。
〈発明が解決しようとする課題〉
以上述べたように、本発明では従来、半導体装置の縮小
化の妨げとなっていた分離拡散およびコレクタ補償拡散
における横方向への不純物拡散、ベースのコンタクト領
域Ｕ域の必要性等、デバイスの縮小化の妨げとなってい
る問題を解決する。
化の妨げとなっていた分離拡散およびコレクタ補償拡散
における横方向への不純物拡散、ベースのコンタクト領
域Ｕ域の必要性等、デバイスの縮小化の妨げとなってい
る問題を解決する。
〈課題を解決するための手段〉
本発明の半導体装置は、ベース領域、工ごツタ領域、コ
レクタ領域を縦型に形成してなる半導体装置において、
第１導電型基板上に選択的に形成された第２導電型拡散
層と、その拡散層と分離して形成された第１導電型拡散
層と、上記第２導電型拡散層上の所定部分に形成された
第１４電型エピタキシヤル層と、その第１導電型エピタ
キシャル層上全面に積層された第２導電型エピタキシャ
ル層と、第１導電型エピタキシャル層表面を除くその基
板の全表面に形成されてなる第１絶縁膜と、上記第１導
電型エピタキシャル層側壁に設けられたベースコンタク
トと、その状態で基板全面に形成された第２絶縁膜と、
上記ベースコンタクト上の第２絶縁１模の開口部に形成
されたベース電極と、上記第２導電型エピタキシャル層
上および第２導電型拡ｎシ層上の第１絶縁膜および第２
絶縁膜の開口部にそれぞれ形成されたエミッタ電極およ
びコレクタ電極よりなることを特徴とする。
レクタ領域を縦型に形成してなる半導体装置において、
第１導電型基板上に選択的に形成された第２導電型拡散
層と、その拡散層と分離して形成された第１導電型拡散
層と、上記第２導電型拡散層上の所定部分に形成された
第１４電型エピタキシヤル層と、その第１導電型エピタ
キシャル層上全面に積層された第２導電型エピタキシャ
ル層と、第１導電型エピタキシャル層表面を除くその基
板の全表面に形成されてなる第１絶縁膜と、上記第１導
電型エピタキシャル層側壁に設けられたベースコンタク
トと、その状態で基板全面に形成された第２絶縁膜と、
上記ベースコンタクト上の第２絶縁１模の開口部に形成
されたベース電極と、上記第２導電型エピタキシャル層
上および第２導電型拡ｎシ層上の第１絶縁膜および第２
絶縁膜の開口部にそれぞれ形成されたエミッタ電極およ
びコレクタ電極よりなることを特徴とする。
く作用〉
本発明の半導体装置によれば、Ｐ型エピタキシャル層側
壁部分からベースコンタクトを取り出すため、ベースコ
ンタクト領域が不要となり、またコレクタのコンタクト
も直接Ｎ゛拡散層から取り出すため、コレクタ補償拡散
も不要となる。さらにエミッタ、ベースはセルファライ
ンで形成される。また上下対称構造となっているため、
トランジスタを逆方向に動作させたときの電流増幅率が
大きくなる。
壁部分からベースコンタクトを取り出すため、ベースコ
ンタクト領域が不要となり、またコレクタのコンタクト
も直接Ｎ゛拡散層から取り出すため、コレクタ補償拡散
も不要となる。さらにエミッタ、ベースはセルファライ
ンで形成される。また上下対称構造となっているため、
トランジスタを逆方向に動作させたときの電流増幅率が
大きくなる。
〈実施例〉
第１図は、本発明の実施例の半導体装置の模式断面図で
ある。
ある。
この半導体装置は、Ｐ型基板１上に選択的に形成された
Ｎ゛拡散領域２と、そのＮ゛拡散領域２と分離して形成
された分ＡＲＰ ”拡散領域７と、上記Ｎ゛拡ＰＩｉ’
ｐＭ域２の所定部分に積層されたＰ型エピタキシャル領
域３と、そのＰ型エビクキシャル領域３上全面に積層さ
れたＮ°型エピタキシャル領域４と、Ｐ型エピタキシャ
ル領域３表面を除くＰ型基板１全表面に形成されてなる
熱酸化膜５と、上記Ｐ型エピタキシャル領域３側壁に設
けられたポリシリコンベース電極６と、さらにその状態
で基板全面に積層されたＣＶＤ酸化膜８と、ポリシリコ
ンベース電極６上のＣＶＤＭ化膜８の開口部に形成され
たベース電極９ａと、Ｎ゛型エピタキシャル領域４上お
よびＮ゛拡散領域２上の熱酸化膜５およびその熱酸化膜
５上のＣＶＤ酸化膜８の開口部にそれぞれ形成されたエ
ミッタ電極９ｂおよびコレクタ電極９Ｃよりなる。これ
らの電極はメタルにより形成されている。
Ｎ゛拡散領域２と、そのＮ゛拡散領域２と分離して形成
された分ＡＲＰ ”拡散領域７と、上記Ｎ゛拡ＰＩｉ’
ｐＭ域２の所定部分に積層されたＰ型エピタキシャル領
域３と、そのＰ型エビクキシャル領域３上全面に積層さ
れたＮ°型エピタキシャル領域４と、Ｐ型エピタキシャ
ル領域３表面を除くＰ型基板１全表面に形成されてなる
熱酸化膜５と、上記Ｐ型エピタキシャル領域３側壁に設
けられたポリシリコンベース電極６と、さらにその状態
で基板全面に積層されたＣＶＤ酸化膜８と、ポリシリコ
ンベース電極６上のＣＶＤＭ化膜８の開口部に形成され
たベース電極９ａと、Ｎ゛型エピタキシャル領域４上お
よびＮ゛拡散領域２上の熱酸化膜５およびその熱酸化膜
５上のＣＶＤ酸化膜８の開口部にそれぞれ形成されたエ
ミッタ電極９ｂおよびコレクタ電極９Ｃよりなる。これ
らの電極はメタルにより形成されている。
以上の構造よりなる本発明のトランジスタ、はぼ上下対
称構造となっている。またＩ”Ｌを作る場合には、新た
にベース形成をすることなく、１２Ｌをリニアのトラン
ジスタと共在させることにより形成することができる。
称構造となっている。またＩ”Ｌを作る場合には、新た
にベース形成をすることなく、１２Ｌをリニアのトラン
ジスタと共在させることにより形成することができる。
以上の構成および特性を有する本発明の半導体装置は次
に説明する方法により形成される。
に説明する方法により形成される。
第２図は本発明の半導体装置の製造方法の一実施例であ
る。
る。
まずＰ型基板１のコレクタ領域となる所定の領域に例え
ば、イオン注入法によりリン（” Ｐ ）を加速エネル
ギ６０Ｋｅｖ、ドーズ１５． ＯＥ ｌ ５７ｃｍ２
の条イ牛で注入し、Ｎ゛拡散領域２を形成する。
ば、イオン注入法によりリン（” Ｐ ）を加速エネル
ギ６０Ｋｅｖ、ドーズ１５． ＯＥ ｌ ５７ｃｍ２
の条イ牛で注入し、Ｎ゛拡散領域２を形成する。
（ａ図）
次に、上記Ｐ型基板１にアニールを行った後、ボロン（
１Ｂ）を不純物としてＰ型のエピタキシャル成長を行い
、膜厚３０００人のＰ型エピタキシャル層を形成し、続
いてリン（ｌｌｐ）を不純物としてＮ型のエピタキシャ
ル成長を行い、膜厚２０００人のＮ型エピタキシャル層
を形成する。その後レジスト（図示セず）をマスクにエ
ミッタ領域、ベース領域となる所以外のエピタキシャル
層をエツチングし、除去することによって所定の形状の
Ｐ型エピタキシャル領域３およびＮ型エピタキシャル領
域４が形成される。（ｂ図）次に、上記Ｐ型基板１に夕
、さ酸化法で熱酸化膜５を褪板全面に形成する。このと
きコレクタ領域となるＮ″拡散領域２をおよびエミッタ
領域となるＮ型エピタキシャル領域４は、リン（”Ｐ）
が高濃度で含まれているため酸化レートが高くなり、Ｎ
型領域とＰ型領域表面間に形成された熱酸化膜５は段差
が生しる。例えば、ｌ）型エピタキシャル１；ｎ域３の
側壁部分に酸化膜が約１０００人成長した場合、Ｎ型領
域では約２０００Åの酸化膜が成長する。（０図） 次に、熱酸化膜５をフッ酸でＰ型エピタキシャル領域３
の側壁部分に酸化膜が無くなるまでエツチングし、ベー
スのコンタクトを形成する。この場合、Ｎ型領域には熱
酸化膜５が残在した状態にある。（ｄ図） 次に、基板１全面にシリコン窒化ｌ模１０を堆積後、レ
ジスト（図示せず）をマスクにして分ＩＰ”拡散領域７
上のシリコン窒化膜１０を開口し、ボロンをエネルギ５
０Ｋｅｖ、 ドーズ量３．０Ｅ１４／ｃｍ２の条件で
Ｐ型基板１中にイオン注入し、分離Ｐ゛拡散領域７を形
成する。（０図）続いて、約３０００人の選択酸化を行
い、基板１全面のシリコン窒化膜１０を除去する。（ｆ
図）次に、基板１全面にポリシリコンを約２００００人
堆積した後、エッチバックを行い、ボロンをエネルギ３
０Ｋｅｖ、ドーズｆｆ１３． 、ＯＥ １５／ｃｍ２の
条件でＰ型基板１中にイオン注入した後、フォト工程お
よびドライエツチングによりポリシリコンベース電極６
を形成する。（ｇ図） 次に第１図に示すように、基板１全面にＣＶＤ酸化膜８
を約３０００人の厚さに堆積し、フォト工程およびトラ
イエツチングによりポリシリコンベース電極６およびＮ
型エピタキシャル領域４およびコレクタ領域のＮ゛拡散
領域２上のＣＶＤＭ化膜８ならびに熱酸化膜５の窓開け
によりコンタクトホールを形成し、それぞれメタル電極
よりなるベース電極９ａ、エミッタ電極９ｂ、コレクタ
電極９Ｃを形成する。 この実施例では、分離をボロン
のイオン注入とロコスで形１戊したが、その他の分離方
法を、例えばトレンチによる分離方法等も（工用できる
。
１Ｂ）を不純物としてＰ型のエピタキシャル成長を行い
、膜厚３０００人のＰ型エピタキシャル層を形成し、続
いてリン（ｌｌｐ）を不純物としてＮ型のエピタキシャ
ル成長を行い、膜厚２０００人のＮ型エピタキシャル層
を形成する。その後レジスト（図示セず）をマスクにエ
ミッタ領域、ベース領域となる所以外のエピタキシャル
層をエツチングし、除去することによって所定の形状の
Ｐ型エピタキシャル領域３およびＮ型エピタキシャル領
域４が形成される。（ｂ図）次に、上記Ｐ型基板１に夕
、さ酸化法で熱酸化膜５を褪板全面に形成する。このと
きコレクタ領域となるＮ″拡散領域２をおよびエミッタ
領域となるＮ型エピタキシャル領域４は、リン（”Ｐ）
が高濃度で含まれているため酸化レートが高くなり、Ｎ
型領域とＰ型領域表面間に形成された熱酸化膜５は段差
が生しる。例えば、ｌ）型エピタキシャル１；ｎ域３の
側壁部分に酸化膜が約１０００人成長した場合、Ｎ型領
域では約２０００Åの酸化膜が成長する。（０図） 次に、熱酸化膜５をフッ酸でＰ型エピタキシャル領域３
の側壁部分に酸化膜が無くなるまでエツチングし、ベー
スのコンタクトを形成する。この場合、Ｎ型領域には熱
酸化膜５が残在した状態にある。（ｄ図） 次に、基板１全面にシリコン窒化ｌ模１０を堆積後、レ
ジスト（図示せず）をマスクにして分ＩＰ”拡散領域７
上のシリコン窒化膜１０を開口し、ボロンをエネルギ５
０Ｋｅｖ、 ドーズ量３．０Ｅ１４／ｃｍ２の条件で
Ｐ型基板１中にイオン注入し、分離Ｐ゛拡散領域７を形
成する。（０図）続いて、約３０００人の選択酸化を行
い、基板１全面のシリコン窒化膜１０を除去する。（ｆ
図）次に、基板１全面にポリシリコンを約２００００人
堆積した後、エッチバックを行い、ボロンをエネルギ３
０Ｋｅｖ、ドーズｆｆ１３． 、ＯＥ １５／ｃｍ２の
条件でＰ型基板１中にイオン注入した後、フォト工程お
よびドライエツチングによりポリシリコンベース電極６
を形成する。（ｇ図） 次に第１図に示すように、基板１全面にＣＶＤ酸化膜８
を約３０００人の厚さに堆積し、フォト工程およびトラ
イエツチングによりポリシリコンベース電極６およびＮ
型エピタキシャル領域４およびコレクタ領域のＮ゛拡散
領域２上のＣＶＤＭ化膜８ならびに熱酸化膜５の窓開け
によりコンタクトホールを形成し、それぞれメタル電極
よりなるベース電極９ａ、エミッタ電極９ｂ、コレクタ
電極９Ｃを形成する。 この実施例では、分離をボロン
のイオン注入とロコスで形１戊したが、その他の分離方
法を、例えばトレンチによる分離方法等も（工用できる
。
〈発明の効果〉
以上説門した本発明による半導体装置は、電極形成にお
いて、・＼−スコンタク］−領域が不要となり、またコ
レクタのコンタクトも直接Ｋｔｌｋ層から取り出すこと
よりコレクタ補償ＩＣＥ ｉＩ’ｔ、も不要となり、さ
らにエミッタ、ベースはセルファラインで形成されるこ
とよりｌ・ランジスタの大幅な縮小化が実現でき、また
その工程数も大幅に削減される。
いて、・＼−スコンタク］−領域が不要となり、またコ
レクタのコンタクトも直接Ｋｔｌｋ層から取り出すこと
よりコレクタ補償ＩＣＥ ｉＩ’ｔ、も不要となり、さ
らにエミッタ、ベースはセルファラインで形成されるこ
とよりｌ・ランジスタの大幅な縮小化が実現でき、また
その工程数も大幅に削減される。
さらに、ｌ・ランジスタを逆方ｌすに動作させたときの
定流増幅率が大きくなることより、１２Ｌを形成づ−る
場合、リニア部とは別にそのベース形成を行う必要がな
く、新たなベース形成をすることなくＩ”Ｌをリニアの
トランジスタに共存させた半導体装置が実現できる。
定流増幅率が大きくなることより、１２Ｌを形成づ−る
場合、リニア部とは別にそのベース形成を行う必要がな
く、新たなベース形成をすることなくＩ”Ｌをリニアの
トランジスタに共存させた半導体装置が実現できる。
第１図は本発明の実施例の模式断面図、第２図は本発明
の実施例の製造方法を経時的に示す模式断面図、第３図
は従来例の模式断面図である。 １・・・Ｐ型基板 ２・・・Ｎ゛拡散領域 ３・・・Ｐ型エピタキシャル領域 ４・・・Ｎ型エピタキシャル領域 ５・・・熱酸化膜 ６・・・ポリシリコンベース１ ７・・・分離Ｐ゛拡散領域 ８・・・ＣＶＤ酸化膜 ９ａ・・・ベース電極 ９ｂ・・・エミッタ電極 ９Ｃ・・・コレクタ電極
の実施例の製造方法を経時的に示す模式断面図、第３図
は従来例の模式断面図である。 １・・・Ｐ型基板 ２・・・Ｎ゛拡散領域 ３・・・Ｐ型エピタキシャル領域 ４・・・Ｎ型エピタキシャル領域 ５・・・熱酸化膜 ６・・・ポリシリコンベース１ ７・・・分離Ｐ゛拡散領域 ８・・・ＣＶＤ酸化膜 ９ａ・・・ベース電極 ９ｂ・・・エミッタ電極 ９Ｃ・・・コレクタ電極
Claims (1)
- ベース領域、エミッタ領域、コレクタ領域を縦型に形
成してなる半導体装置において、第１導電型基板上に選
択的に形成された第２導電型拡散層と、その拡散層と分
離して形成された第１導電型拡散層と、上記第２導電型
拡散層上の所定部分に形成された第１導電型エピタキシ
ャル層と、その第１導電型エピタキシャル層上全面に積
層された第２導電型エピタキシャル層と、第１導電型エ
ピタキシャル層表面を除くその基板の全表面に形成され
てなる第１絶縁膜と、上記第１導電型エピタキシャル層
側壁に設けられたベースコンタクトと、その状態で基板
全面に形成された第２絶縁膜と、上記ベースコンタクト
上の第２絶縁膜の開口部に形成されたベース電極と、上
記第２導電型エピタキシャル層上および第２導電型拡散
層上の第１絶縁膜および第２絶縁膜の開口部にそれぞれ
形成されたエミッタ電極およびコレクタ電極よりなるこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31555089A JPH03175639A (ja) | 1989-12-04 | 1989-12-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31555089A JPH03175639A (ja) | 1989-12-04 | 1989-12-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03175639A true JPH03175639A (ja) | 1991-07-30 |
Family
ID=18066693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31555089A Pending JPH03175639A (ja) | 1989-12-04 | 1989-12-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03175639A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102171A (ja) * | 1991-10-08 | 1993-04-23 | Nec Corp | 半導体装置およびその製造方法 |
| DE4211050A1 (de) * | 1992-04-02 | 1993-10-07 | Siemens Ag | Verfahren zur Herstellung eines Bipolartransistors in einem Substrat |
-
1989
- 1989-12-04 JP JP31555089A patent/JPH03175639A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102171A (ja) * | 1991-10-08 | 1993-04-23 | Nec Corp | 半導体装置およびその製造方法 |
| DE4211050A1 (de) * | 1992-04-02 | 1993-10-07 | Siemens Ag | Verfahren zur Herstellung eines Bipolartransistors in einem Substrat |
| US5358882A (en) * | 1992-04-02 | 1994-10-25 | Siemens Aktiengesellschaft | Method for manufacturing a bipolar transistor in a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02264437A (ja) | 半導体デバイスの製造方法 | |
| JPH0793315B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0669431A (ja) | Ｓｏｉ基板上にバイポーラトランジスタとｃｍｏｓトランジスタを製造する方法及びそれらのトランジスタ | |
| JPH0340938B2 (ja) | ||
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03175639A (ja) | 半導体装置 | |
| JP3011729B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| KR100259586B1 (ko) | 반도체장치 제조방법 | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| KR950010878B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JP2615641B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03163832A (ja) | 半導体装置 | |
| JPS63122239A (ja) | 半導体装置の製造方法 | |
| JP3068733B2 (ja) | 半導体装置の製造方法 | |
| JP2812282B2 (ja) | 半導体装置の製造方法 | |
| JPS60186061A (ja) | 半導体装置の製造方法 | |
| JPH02265247A (ja) | 半導体装置 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JP2001068478A (ja) | 半導体装置およびその製造方法 | |
| JPH03191565A (ja) | 半導体装置 | |
| JPH0783025B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6346769A (ja) | 半導体装置の製造方法 | |
| JPH05347312A (ja) | 半導体装置の製造方法 |