JPH03163832A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03163832A
JPH03163832A JP3143090A JP3143090A JPH03163832A JP H03163832 A JPH03163832 A JP H03163832A JP 3143090 A JP3143090 A JP 3143090A JP 3143090 A JP3143090 A JP 3143090A JP H03163832 A JPH03163832 A JP H03163832A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
emitter
opening
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3143090A
Other languages
English (en)
Inventor
Hiroomi Nakajima
博臣 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3143090A priority Critical patent/JPH03163832A/ja
Publication of JPH03163832A publication Critical patent/JPH03163832A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置に係わり、特にバイポーラトラン
ジスタのエミッタ引き出し電極部の改良をはかった半導
体装置に関する。
(従来の技術) 近年、電子計算機,光通信,各種アナログ同路等の様々
な応用分野で、バイポーラトランジスタの高性能化が要
求されている。そして最近、ベース領域とエミッタ領域
の自己整合技術がいくつか提案され、試作されたバイポ
ーラ1一ランジスタの遮断周波数は30GHzに達しよ
うとしている。(例えば、■IEEE Trans. 
on Electron Device, Vol.E
D−33, Apr.1986, p.526,■特開
昭54−155778号公報、■IEDM’ 86, 
1986, p. 420)以下に、代表的な従来技術
を説明し、その問題点を明らかにする。
第3図(a)〜(d)は、従来の高性能バイポーラトラ
ンジスタの製造工程を示す断面図である。p型シリコン
基板101上にn十型埋め込み層102を介してn型エ
ピタキシャル層103を形成したウェハを用いている。
このウェハの素子分離領域にはチャネル・ストツパとな
るp型層104が形成され、また選択酸化による酸化膜
105が形成される。 このウェハの素子領域表面に薄
い酸化膜106を形成した後、全面に耐酸化性マスクと
なる窒化膜(Si3N43一 膜)107を堆積し、続いて第1の多結晶シリコン膜1
08を堆積する。この第1の多結晶シリコン膜108の
うち素子分離領域上の不要な部分は熱酸化により熱酸化
膜109に変える。次いで、第1の多結晶シリコン膜1
08にボロンをイオン注入して添加し、ホトエッチング
によりエミッタ形成領域上の第1の多結晶シリコン膜1
08をエッチングして開口を設ける。(第3図(a))
次いで、酸化性雰囲気中で熱処理して多結品シリコン膜
108の表面に熱酸化膜110を形成し、この酸化膜1
10をマスクとして開口部の窒化膜107を加熱リン酸
水溶液でエッチング除去する。そして、露出した熱酸化
膜106をN04F水溶液で除去してウェハ面を露出さ
せる。このとき、開口部の窒化膜107のエッチングを
意図的にオーバー・エッチングすることによって、オー
バーハング部111 を形成し、第1の多結晶シリコン
膜108の一部を露出させる(第3図(b))。
次いで、オーバーハング部1Hの下の空胴部を理め込む
ために第2の多結品シリコン膜112を全4− 面に堆積した後、その第2の多結晶シリコン膜112を
エッチングして酸化膜109及び開口部のウェハ面を露
出させる(第3図(C))。
次いで、露出させたウェハ表面及び多結晶シリコン膜1
12の側面に熱酸化による酸化膜113を形成する。 
このとき、第1の多結晶シリコン膜108に予めドープ
しておいたボロンを、前記オーバーハング部111の第
2の多結晶シリコン膜112を介してウェハ面に拡散さ
せ、 p型の外部ベース層114を形成する。この後、
ボロンのイオン注入によりp型の内部ベース層115を
形成する。次いで、CvD絶縁膜116と第3の多結晶
シリコン膜117を堆積し、反応性イオンエッチングに
よりこれらをエッチングして開口部側壁にのみこれらを
残し、第3の多結晶シリコン膜117をマスクとして開
口部のウェハ表面の熱酸化膜を除去する。そして、高濃
度に砒素をイオン注入した第4の多結品シリコン膜11
8を堆積し、熱処理により砒素を拡散させてn型エミッ
タ層119を形成する(第3図(d))。
次いで、多結晶シリコン膜118にパターン形成を施し
、電極配線加工を行い、次いで全面にアルミニウム12
0を被着し、電極配線加工を行い完成する(第3図(e
))。なお、第1,第2の多結晶シリコン膜108, 
112はベース電極として用いられ、第4の多結晶シリ
コン膜118はエミッタ電極として用いられる。
上述の従来技術によると、ベースとエミッタが自己整合
で形成され、しかもエミッタ拡散窓が幅0.35gnと
いう微細構造が可能になる。これにより、高速動作のバ
イポーラトランジスタが得られる。
しかしながら、この種の方法によって作成されたバイポ
ーラトランジスタでは、次のような問題があった。即ち
、第3図(e)に示すようにエミッタ形成領域上の開口
部にはエミッタボリシリコンが均一に被着するため、開
口部の中央にはポリシリコンの溝が形成されている。こ
のような段差構造の上にアルミニウムをスパッタリング
すると、基板表面では厚く開口部底部では薄く被着され
段差構造はさらに増大する。そして、段差構造の上に層
間絶縁膜を厚く被着すると開口部周辺にはストレスが集
中し、そのため電極配線形成における熱工程により、エ
ミッタポリシリコンとアルミニウムの相互拡散が容易に
誘発され、pn接合が破壊されることになる。
(発明が解決しようとする課題) このように、従来の高性能バイポーラトランジスタにあ
っては、層間絶緑膜又は表面保護絶縁膜を被着する前に
下地の段差構造、特にエミッタ形成領域直上の電極配線
材の溝による段差形状が生じ、この段差によりエミッタ
ポリシリコンと配線アルミニウムの相互拡散が起こり、
pn接合が容易に破壊される問題があった。
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、エミッタポリシリコンとアルミニウ
ム配線との相互拡散を抑制することができ、pn接合破
壊の低減をはかり得る半導体装置を提供することにある
〔発明の構威〕
(課題を解決するための手段) 本発明の骨子は、エミッタボリシリコンとア−7ー ルミニウム配線との相互拡散を抑制するために、エミッ
タ形成領域直上の電極配線材の溝による段差形状を低減
することにある。
即ち本発明は、半導体基板の表面部に、第1導電型コレ
クタ層、第2導電型内部ベース層及び第工導電型エミッ
タ層を積層形成し、且つ内部ペース層及びエミッタ層の
外周部に外部ベース層を形成してなるバイポーラトラン
ジスタ領域と、前記外部ベース層に接するように前記基
板上に形成された第1の多結晶シリコン膜と、前記基板
上に堆積され且つエミッタ層上に開口部が設けられた絶
縁膜と、この絶縁膜上及び開口部内に設けられた第2の
多結晶シリコン膜と、この第2の多結晶シリコン膜上に
堆積された配線用金属膜とを備えた半導体装置において
、前記第2の多結晶シリコン膜と配線用金属膜との間に
CVD法による高融点金属膜を設け、この金属膜により
第2の多結晶シリコン膜の段差凹部を埋め込むようにし
たものである。
また本発明は、上記高融点金属膜を第2の多結−8− 晶シリコン膜の段差四部のみに設けるようにしたもので
ある。さらに本発明は、高融点金属膜の上に絶縁膜を設
け、高融点金属膜と配線用金属膜との接続をエミッタ開
口以外の領域で行うようにしたものである。
(作用) 本発明によれば、配線用金属層(例えばアルミニウム)
を被着する前にエミッタ形成領域上の段差部を高融点金
属(例えばタングステン)又は酸化膜により埋め込むこ
とにより、エミッタ形成領域上の段差構造を平滑化する
ことができる。従って、従来のようなエミッタ引出し電
極の溝による段差構造によるストレスは低減し、高融点
金属はエミッタポリシリコンとアルミニウムの相互拡散
に耐し障壁となり、ポリシリコンエミッタにより形成さ
れた浅い接合がポリシリコンとアルミニウムの相互拡散
により破壊されることはない。
(実施例) 以下、この発明の詳細を図示の実施例によって説明する
第1図は本発明の一実施例に係わるバイポーラトランジ
スタの製造工程を示す断面図である。
まず、第1図(a)に示す如く、p型シリコン基板10
に高濃度不純物層11を形成し、さらにn型の比較的低
濃度層(〜I X 10’F′cm−3)のエビタキシ
ャル層12を気層成長法で形成する。バイポーラトラン
ジスタの素子分離としては、トレンチ技術及び選択酸化
技術を用いて、素子間分離としてトレンチ領域13及び
ペースエミッタ領域とコレクタコンタクト部を分離する
電極間分離領域14に絶縁酸化膜15を形戒する。また
、n型の高濃度不純物層11はコレクタコンタクトに接
続されており(図示せず)、従って低濃度エビタキシャ
ル層からなるエビタキシャル層l2はコレクタの一部を
形成している。次いで、基板上の全面に熱酸化により厚
さ500 A程度の熱酸化膜2lを形成し、 さらにそ
の上に1−レンチ領域及び分離用絶縁膜の領域を含めて
全面に耐酸化或絶縁膜としてシリコン窒化膜(Si3N
.膜)22を1000人堆積する。その後、全面に第1
の導電体として多結品シリコン膜23を厚さ4000人
程度或長させる。
次いで、多結晶シリコン膜23にボロン50KeV ,
I XIO”cm−3の条件でイオン注入する。次いで
,第1図(b)に示す如く、全面に第2の絶縁膜として
CVDシリコン酸化膜24を3000λ程度積層して被
着する。続いて、後にエミッタ拡散領域に対応していく
領域上の酸化膜24と多結晶シリコン膜23を下地のシ
リコン窒化膜22が露出するまで写真蝕刻法及びエッチ
ング法により除去し、開口幅1μmの開口部25を形成
する。
次いで、第1図(c)に示す如く、950℃ウエット酸
化を行い、多結晶シリコン膜23の側面に熱酸化膜26
を2000人程度形成する。次いで、この熱酸化膜26
をマスクに開口部のシリコン窒化膜22を加熱リン酸に
より下地の第1の酸化膜2lが露出するまで除去する。
このエッチングは下地の酸化膜21が露出した後も意図
的にオーバーエッチングを行い、シリコン窒化膜22を
3000人程度サイドエッチングし、多結晶シリコン直
下に空洞27を形戒する。その後、露出した第1の熱酸
化膜21をNH.F溶液等で11ー エッチング除去する。
次いで、第上図(d)に示す如く、第2の導電体として
多結晶シリコン膜28を全面に3000人程度被着し、
オーバーハング部に露出している多結晶シリコン直下の
空洞27を完全に埋め込み、多結晶シリコン膜28をオ
ーバーハング部に残したまま酸化膜26及びシリコン基
板表面が露出するまで除去する。
次いで、第1−図(e)に示す如く、露出したシリコン
基板表面と多結晶シリコンの側壁部に700人程度の熱
酸化膜29を形成する。このとき、予め第1の導電性材
料に添加しておいたボロンをオーバーハング部の多結晶
シリコンを通じて下地のシリコン基板に拡散しp型の外
部ベース拡散領域l6を形成する。次いで、ボロンを2
00eV, 2 XIO13cm−”の条件でイオン注
入し、p型の内部ベース領域17をシリコン基板に形成
する。続いて、前記開口部に形成した熱酸化膜29を方
向性エッチングにより除去し、シリコン基板表面を露出
させ、エミッタ開口を形成する。
12− その後、第3の導電体として多結晶シリコン膜31をL
PCVD法により厚さ2000 A程度全面に被着し、
砒素を50keV, I XIO”cm−”の条件でイ
オン注入し、さらに所望の熱処理を施して第3の導電体
となる多結晶シリコンに添加した砒素をシリコン基板に
拡散して、n型エミッタ領域18を形成すると同時に最
終的な外部ベース領域と内部ベース領域とを形成する。
LPCVD法にょり被着したポリシリコンはステップカ
バーレッジが良く段差コーナ一部にも均一な厚さで被着
されるため、この段階で開口部25における溝幅は40
00λ程度になる。
次いで、第1図(f)に示す如く、高融点金属としてタ
ングステン膜32をCVD法により全面に2000人程
度被着する。CVD法により被着されるタングステンは
ステップカバーレッジが良く、段差コーナ一部にも均一
に被着されるため、この段階で開口部25の溝は埋め込
まれる。その後、第1の配線金属なるアルミニウム膜3
3を基板表面に4000A程度被着する。これにより、
エミッタ形成領域」二で電極配線材と層間絶縁膜の接触
面は平坦になる。これ以降は、写真蝕刻法及びエッチン
グ法を用いて電極配線等を形成することによりバイポー
ラトランジスタが完威される。
かくして本実施例によれば、多結晶シリコン膜3lの上
にタングステン膜32をCVD法で形成しているので、
多結晶シリコン膜31の開口部25における段差凹部が
タングステン膜32で埋め込まれることになり、アルミ
ニウム膜33の下地が平坦となる。
このため、エミッタ形成領域上でアルミニウム膜33等
の電極配線材とその上に形成する層間絶縁膜の接触面も
平坦になる。従って、従来のような電極配線材の溝によ
る段差構造の上に層間絶縁膜を厚く被着したことによる
ストレスは低減し、さらにタングステンのバリア効果に
よりエミッタボリシリコンとアルミニウムの相互拡散は
抑えられ、ポリシリコンエミッタにより形成された浅い
接合が破壊されることはない。
尚、タングステン膜32のがわりにチタン膜とチタンナ
イトライト膜の積層膜をスパッタにより各々200入,
700λ程度披着してもよい。
また、第1図(g)に示す様に、チタン膜36とチタン
ナイトライド膜37被着後、多結晶シリコン膜38をL
PCVD法によりzooo人程度被着し、これを開口部
25にのみ残置し、チタンナイトライト膜37を露出し
、その後配線金属なるアルミニウム膜33を基板表面に
被着してもよい。
次に、本発明の他の実施例について、第2図を参照して
説明する。
先に説明した実施例では、開口部25の幅が比較的狭く
これを高融点金属で十分に埋め込むことが可能であった
が、開口部250幅が広く高融点金属だけでは段差形状
を埋め込むことが困難な場合がある。この場合は、第2
図(a)のようにすればよい。開口部25の開口幅が2
μmの場合はタングステンをCVD法で堆積した段階で
開口部25は開口幅1Innで残っている。この段階で
、第2図(a)に示す如く、酸化膜34を5000λ程
度被着し開口部25を埋め込む。この酸化膜34はステ
ップ力バレージが良く段差コーナ一部にも均一に被着さ
れることが−15 必要で、例えばLiquid−Phase−Depos
ition (以下LPDと略す)による酸化膜が有効
である。LPDによる酸化膜の或膜方法について以下に
具体的に説明する。
室温状態のケイフッ化水素酸(H2 SiF6)水溶液
にシリカ(SiOz )が飽和していると、次の平衡式
が或り立つ。
?1■SiFG+ 2H.O   Sin2+ 6HF
      ・・・ ■この式の平衡を右にずらすため
にケイフッ化水素酸水溶液にアルミニウムを添加し、シ
リコン基板上に酸化膜を成長させる。この時は式の■式
に示す反応を利用する。
2AQ + 6}IF→2AQF3+3H2     
  ・・・ ■LPDでは、一時的にケイフッ化水素酸
より弗酸が発生するためタングステン上に直接戒長させ
ることは好ましくないので、まずIOOOA程度の常圧
CDVによる酸化膜を予め被着しておく方がよい。その
後、酸化膜34にコンタクトホールを形成16ー し、第1の配線金属なるアルミニウム膜33を4000
人程度被着し、写真蝕刻法及びエッチング法を用いて電
極配線を形成してバイポーラトランジスタを形成する。
なお、高融点金属を被着せず、第4の導電体を被着した
後に酸化膜34を被着し開口部を埋め込み、コンタクト
ホールを形成した場合でも(図示せず)エミッタ領域上
の段差構造は低減され、即ちストレスは低減されエミッ
タボリシリコントとアルミニウムの相互拡散の抑制に対
し効果がある。
また、上記実施例ではタングステンをCVD法により全
面被着していたが、第2図(b)に示す如く、段差構造
を低減するためにタングステンをエッチバックして多結
晶シリコン膜31の上面を露出させ、溝部にのみタング
ステン膜32を残置してバイポーラトランジスタを形成
することもできる。
また、上記実施例では酸化膜34をLPD法により形成
したステップ力バレージが良く段差コーナ部にも均一に
被着可能であれば他の方法を用いることも可能で、例え
ばプラズマC.VD法やLPGVD法による酸化膜を用
いることもできる。さらに、実施例では内部ベース層の
形成は、シリコン窒化膜22及びシリコン酸化膜21を
エッチング除去し、改めて薄い熱酸化膜を形成した状態
で行ったが,シリコン窒化膜22を除去した後、或いは
シリコン酸化膜2lを除去した後にイオン注入して形成
することもできる。
エミッタ耐圧改善等を目的として外部ベース層拡散領域
とエミッタ層拡散領域の大きさの関係を制御したい場合
、またエミッタ接合容量をより小さくするため、或いは
エミッタ・クラウンディング効果をより小さくするため
にエミッタ拡散幅を小さくする場合には次のようにすれ
ばよい。即ち、第2図(Q)に示すように内部ベース層
17を形成した後、前記開口部25の側壁に多結晶シリ
コン膜35を選択的に残置させて開口を狭める。この状
態は、内部ベース層17を形成するイオン注入を行った
後、所定の厚みの多結晶シリコン膜を堆積し、これを反
応性イオンエッチングにより全面エッチングすることに
より得られる。これにより狭いエミッタ拡散用開口部が
得られる。また、開口部側壁に残置する材料に比誘電率
の小さい材料を選択することによって、エミッタベース
間の寄生容量を小さくすることもできる。さらに、この
側壁残し技術と第2図(a)とを組み合わせて、第2図
(d)に示すように構或にしてもよい。
また、エミッタボリシリコンの溝を高融点金屈で埋め込
む代わりに、アルミニウム配線で埋め込むことも可能で
ある。第2図(e)に示す如く、エミッタボリシリコン
からエミッタ拡散領域を形成した後、Tiを20OA 
, TiNを700λ順次スパッタしてバッファ層35
を形成した後、基板を5oo℃程度に加熱しながらアル
ミニウムを約8000λスパッタする。この場合、アル
ミニウムが流動しなから被着されるので、エミッタポリ
シリコン上のv字型の溝は平坦化される。なお、アルミ
ニウムの融点は660℃である。 この場合、エミッタ
ポリシリコン上の溝が埋め込まれ、ストレスの集中がな
くなり、アルミニウムとエミッタポリシリコンとの反応
が抑えられる。また、高温アルミスパッタの場− 19 合、アルミのグレインが戒長し、エレクトロマイグレー
ション耐性が上がる。
なお、本発明は−L連した各実胞例に眼定されるもので
はない。実施例では高融点金属としてCVD法によるタ
ングステンを用いたが、第3の導電体なるエミッタボリ
シリコン31の段差形状を埋め込むことが可能で、且つ
アルミニウムとポリシリコンの反応温度(約200℃)
より融点が高い金属であれば他の物質を用いることが可
能である。例えば、CVD法によるタングステンシリサ
イド,タングステンナイトライド,チタンシリサイド,
チタン,チタンナイトライド、スパッタによるタングス
テン,タングステンシリサイド,タングステンナイ1−
ライド,チタンタングステン,チタン,チタンナイトラ
イド,チタンシリサイド等を用いることができる。また
、」二記の物質による複合膜を用いることも可能である
また、実施例ではエミッタ層を第3の導電体である多結
晶シリコン膜31からの固相拡散により形成したが、直
接イオン注入により形成することもー20− できる。その場合、内部ベース層形戊の際にイオン注入
のバッファ層として用いた700人程度のシリコン酸化
膜をそのまま用いて、この酸化膜を通してエミッタ層形
成のイオン注入を行ってもよいし、この酸化膜を除去し
てイオン注入を行ってもよい。さらに、イオン注入の加
速電圧を調整して、エミッタ形成用の第3の導電体なる
多結晶シリコン膜、を通してイオン注入を行ってもよい
また、実施例では、第1,第2及び第3の導電体として
全て多結晶シリコン膜を用いたが、これらは不純物の固
相拡散源として用いるのでなければ、他の材料を用いる
ことができる。但し実施例の構造では、第1及び第2の
導電体は熱酸化膜が形成できるものであることが必要で
、例えばモリブデンシリサイド、タングステンシリサイ
ド等の高融点金属シリサイドが有用である。その他、本
発明の要旨を逸脱しない範囲で、種々変形して実施例す
ることができる。
〔発明の効果〕
以上詳述したように本発明によれば、エミッ夕引出し電
極材の段差形状を高融点金属又は酸化膜により埋め込み
平滑化しているので、エミッタ形成領域上の段差構造に
よるストレスより誘発されるエミッタボリシリコンとア
ルミニウムとの相互拡散は抑えられ、ポリシリコンエミ
ッタにより形成された浅い接合が破壊されることはない
。従って、接合耐圧や遮断周波数等の諸特性に優れた、
高性能かつ高信頼性のバイポーラトランジスタが得られ
る。
【図面の簡単な説明】
第1図は本発明の一実施例に係わるバイポーラ1一ラン
ジスタの製造工程を示す断面図、第2図は本発明の他の
実施例を説明するための断面図、第3図は従来のバイポ
ーラトランジスタの製造工程を示す断面図である。 10・・・p型シリコン基板、 11・・・n型高濃度不純物層、 12・・・エビタキシャル層、l5・・・酸化膜、16
・・・外部ベース領域、 17・・内部ベース領域、l
8・・エミッタ領域、  21, 26. 29・・熱
酸化膜22・・・シリコン窒化膜、 23, 28. 31・・・多結晶シリコン膜、24・
・・CVD酸化膜、  25・・開口部、27・・空洞
、 32・・・タングステン膜(高融点金属)、33・・・
アルミニウム膜(金ノρ【配線)、34・・・酸化膜、
     35・・・多結晶シリコン膜、36・・・チ
タン膜、 37・・・チタンナイトライド膜、 38・・・多結晶シリコン膜。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板の表面部に、第1導電型コレクタ層、
    第2導電型内部ベース層及び第1導電型エミッタ層を積
    層形成し、且つ内部ベース層及びエミッタ層の外周部に
    外部ベース層を形成してなるバイポーラトランジスタ領
    域と、前記外部ベース層に接するように前記基板上に形
    成された第1の多結晶シリコン膜と、前記基板上に堆積
    され且つエミッタ層上に開口部が設けられた絶縁膜と、
    この絶縁膜上及び開口部内に設けられた第2の多結晶シ
    リコン膜と、この第2の多結晶シリコン膜上にCVD法
    で設けられ該シリコン膜の段差凹部を埋め込む高融点金
    属膜と、この高融点金属膜上に堆積された配線用金属膜
    とを具備してなることを特徴とする半導体装置。
  2. (2)半導体基板の表面部に、第1導電型コレクタ層、
    第2導電型内部ベース層及び第1導電型エミッタ層を積
    層形成し、且つ内部ベース層及びエミッタ層の外周部に
    外部ベース層を形成してなるバイポーラトランジスタ領
    域と、前記外部ベース層に接するように前記基板上に形
    成された第1の多結晶シリコン膜と、前記基板上に堆積
    され且つエミッタ層上に開口部が設けられた絶縁膜と、
    この絶縁膜上及び開口部内に設けられた第2の多結晶シ
    リコン膜と、この第2の多結晶シリコン膜上に設けられ
    た高融点金属膜と、この高融点金属膜上に堆積され前記
    開口部以外の位置に開口が設けられた絶縁膜と、この絶
    縁膜上及び該絶縁膜の開口部内に設けられた配線用金属
    膜とを具備してなることを特徴とする半導体装置。
JP3143090A 1989-08-31 1990-02-14 半導体装置 Pending JPH03163832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3143090A JPH03163832A (ja) 1989-08-31 1990-02-14 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22543689 1989-08-31
JP1-225436 1989-08-31
JP3143090A JPH03163832A (ja) 1989-08-31 1990-02-14 半導体装置

Publications (1)

Publication Number Publication Date
JPH03163832A true JPH03163832A (ja) 1991-07-15

Family

ID=26369902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3143090A Pending JPH03163832A (ja) 1989-08-31 1990-02-14 半導体装置

Country Status (1)

Country Link
JP (1) JPH03163832A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd SiC電界効果トランジスタ
US8872263B2 (en) 2008-12-25 2014-10-28 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US9293575B2 (en) 2008-12-25 2016-03-22 Rohm Co., Ltd. Semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872263B2 (en) 2008-12-25 2014-10-28 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US9293575B2 (en) 2008-12-25 2016-03-22 Rohm Co., Ltd. Semiconductor device
US9406757B2 (en) 2008-12-25 2016-08-02 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US9837531B2 (en) 2008-12-25 2017-12-05 Rohm Co., Ltd. Semiconductor device
US10693001B2 (en) 2008-12-25 2020-06-23 Rohm Co., Ltd. Semiconductor device
USRE48072E1 (en) 2008-12-25 2020-06-30 Rohm Co., Ltd. Semiconductor device
USRE48289E1 (en) 2008-12-25 2020-10-27 Rohm Co., Ltd. Semiconductor device
US11152501B2 (en) 2008-12-25 2021-10-19 Rohm Co., Ltd. Semiconductor device
US11804545B2 (en) 2008-12-25 2023-10-31 Rohm Co., Ltd. Semiconductor device
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd SiC電界効果トランジスタ
US9219127B2 (en) 2009-12-24 2015-12-22 Rohm Co., Ltd. SiC field effect transistor

Similar Documents

Publication Publication Date Title
JP2629644B2 (ja) 半導体装置の製造方法
JPH06342802A (ja) 高性能半導体装置及びその製造方法
JPH01274470A (ja) バイポーラ・トランジスタ装置及びその製造方法
JPH03286536A (ja) 半導体装置およびその製造方法
JP3346348B2 (ja) 半導体装置の製造方法
JPS63257231A (ja) 半導体装置の製造方法
JPH0199257A (ja) シリサイド接触を有するバイポーラ半導体デバイスの製造方法
JP3142336B2 (ja) 半導体装置及びその製造方法
JPH03163832A (ja) 半導体装置
JPH06204167A (ja) 半導体装置の製造方法
JP3456864B2 (ja) 半導体装置及びその製造方法
JPH02153534A (ja) 半導体装置の製造方法
JP2842075B2 (ja) 半導体装置の製造方法
JP2000068368A (ja) 半導体装置の製造方法
JP3816746B2 (ja) Mos型電界効果トランジスタ及びその製造方法
JPH01112770A (ja) 半導体装置の製造方法
JPH01108772A (ja) バイポーラトランジスタの製造方法
JPH0621072A (ja) 半導体装置及びその製造方法
JPH11289082A (ja) 半導体装置及び半導体装置の製造方法
JP2718102B2 (ja) 半導体装置の製造方法
JP2600972B2 (ja) 半導体装置の製造方法
JPS63119264A (ja) 半導体装置
JP2002231932A (ja) バイポーラ型半導体装置及びその製造方法
JPH02304932A (ja) 半導体装置及びその製造方法
JPH0571191B2 (ja)