JPH06342802A - 高性能半導体装置及びその製造方法 - Google Patents
高性能半導体装置及びその製造方法Info
- Publication number
- JPH06342802A JPH06342802A JP3144277A JP14427791A JPH06342802A JP H06342802 A JPH06342802 A JP H06342802A JP 3144277 A JP3144277 A JP 3144277A JP 14427791 A JP14427791 A JP 14427791A JP H06342802 A JPH06342802 A JP H06342802A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- forming
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 35
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000013078 crystal Substances 0.000 claims abstract description 19
- 239000002019 doping agent Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 36
- 150000004767 nitrides Chemical class 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims 4
- 230000001590 oxidative effect Effects 0.000 claims 3
- 230000000873 masking effect Effects 0.000 claims 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 69
- 239000007943 implant Substances 0.000 description 18
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000002253 acid Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- WTDRDQBEARUVNC-LURJTMIESA-N L-DOPA Chemical compound OC(=O)[C@@H](N)CC1=CC=C(O)C(O)=C1 WTDRDQBEARUVNC-LURJTMIESA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WYFCZWSWFGJODV-MIANJLSGSA-N 4-[[(1s)-2-[(e)-3-[3-chloro-2-fluoro-6-(tetrazol-1-yl)phenyl]prop-2-enoyl]-5-(4-methyl-2-oxopiperazin-1-yl)-3,4-dihydro-1h-isoquinoline-1-carbonyl]amino]benzoic acid Chemical compound O=C1CN(C)CCN1C1=CC=CC2=C1CCN(C(=O)\C=C\C=1C(=CC=C(Cl)C=1F)N1N=NN=C1)[C@@H]2C(=O)NC1=CC=C(C(O)=O)C=C1 WYFCZWSWFGJODV-MIANJLSGSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000035943 smell Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/6628—Inverse transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 集積度を増加させ、容量を減少させた高性能
バイポーラトランジスタ２及びその製造方法を提供す
る。 【構成】 外因的ベースの単結晶領域１８ｂ，１８ｃ，
１８ｄ内に形成した自己整合型シリサイド２６ａ，２６
ｃによってベース抵抗が減少されており、その際にポリ
シリコン対単結晶コンタクト抵抗を除去すると共に該抵
抗を単結晶外因的ベース領域へシャントさせている。ポ
リシリコン局所的相互接続体１６の側壁から酸化物を、
シリサイド形成の前に、選択的に除去する。従って、ポ
リシリコン相互接続層の選択した側壁もシリサイド化さ
れる２６ｄ。その結果、相互接続体の抵抗は著しく減少
され、特にサブミクロンの形状の場合にそのことがいえ
る。
バイポーラトランジスタ２及びその製造方法を提供す
る。 【構成】 外因的ベースの単結晶領域１８ｂ，１８ｃ，
１８ｄ内に形成した自己整合型シリサイド２６ａ，２６
ｃによってベース抵抗が減少されており、その際にポリ
シリコン対単結晶コンタクト抵抗を除去すると共に該抵
抗を単結晶外因的ベース領域へシャントさせている。ポ
リシリコン局所的相互接続体１６の側壁から酸化物を、
シリサイド形成の前に、選択的に除去する。従って、ポ
リシリコン相互接続層の選択した側壁もシリサイド化さ
れる２６ｄ。その結果、相互接続体の抵抗は著しく減少
され、特にサブミクロンの形状の場合にそのことがいえ
る。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関するものである。更に詳細には、一実施形態に
おいては、本発明は例えばバイポーラトランジスタ等の
ような高性能半導体装置を提供すると共にその改良した
製造方法を提供するものである。 【０００２】 【従来の技術】バイポーラ半導体装置及びその製造方法
は公知である。このような装置は、例えば、米国特許第
４，６０９，５６８号（Ｋｏｈ ｅｔ ａｌ．）及び米
国特許第４，７６４，４８０号（Ｖｏｒａ）等に記載さ
れている。しかしながら、従来技術に基づく半導体装置
の製造において幾つかの問題が発生した。例えば、フィ
ールド酸化物のエンクローチメント即ち侵食がデバイス
（装置）面積を増加させ、従ってデバイスの寄生容量及
び抵抗を増加させる。更に、従来の単結晶バイポーラ装
置は、外因的ベース抵抗が高く且つコレクタ・ベース容
量が大きいものであった。更に、従来のバイポーラ装置
は、局所的相互接続のために使用されるポリシリコン領
域の上部部分上にのみシリサイドを有するものである。
このことは、特に、ポリシリコンのライン幅が減少する
と、許容不可能な抵抗値となる。更に、既存のプロセス
即ち方法における熱サイクルは、比較的深い接合を形成
し、そのことは装置の速度を限定的なものとしている。
更に、従来のバイポーラ装置の集積度は、相互接続のた
めに必要とされる面積によって制限されている。 【０００３】 【発明が解決しようとする課題】従って、改良した半導
体装置及び改良した製造方法が提供されることが所望さ
れている。 【０００４】 【課題を解決するための手段】本発明によれば、改良し
た半導体装置及び改良した半導体装置の製造方法が提供
される。本発明の改良した分離プロセス即ち方法は、酸
化物エンクローチメントを減少させており、そのことは
密度即ち集積度を増加させ、容量を減少させ、且つ信頼
性を増加させている。外因的ベースの単結晶領域内に形
成した自己整合型シリサイドによってベース抵抗が減少
されており、その際に、ポリシリコンと単結晶シリコン
との間のコンタクト抵抗を除去すると共に単結晶シリコ
ンの外因的ベース領域の抵抗をシャントしている。この
ことは、更に、外因的ベース上へのポリシリコンのオー
バーラップを減少させることを可能としており、その結
果、外因的ベース区域を減少させており、従ってベース
とコレクタとの間の容量を減少させている。ベース領域
を形成する改良した方法も提供される。 【０００５】従って、一実施形態においては、本発明
は、バイポーラトランジスタ用のベース領域を形成する
方法を提供している。この方法は、基板上に第一導電型
の単結晶領域を設け、第二導電型の単結晶領域上にドー
プした多結晶領域を形成し、第二導電型のドーパントを
前記単結晶領域内に拡散させて前記単結晶領域内にベー
ス領域を形成する、上記各ステップを有するものであ
る。 【０００６】本発明によれば、更に、半導体基板におい
て活性領域に隣接して分離酸化物領域を形成する方法が
提供される。この方法は、活性領域に亘って第一表面上
に第一保護領域を形成すると共に第一領域を露出し、前
記第一領域において半導体基板をエッチングして側壁と
実質的に水平な領域とを持った凹設領域を形成し、前記
半導体基板上に絶縁領域を形成し、前記水平領域から前
記絶縁領域を実質的に除去するが、前記側壁からは、除
去しないように前記絶縁領域をエッチングし、前記水平
領域を酸化して前記基板内に分離酸化物領域を形成す
る、上記各ステップを有している。 【０００７】本発明によれば、更に、エミッタ領域とベ
ース領域とコレクタ領域とを持ったバイポーラトランジ
スタを製造する方法が提供される。この方法は、第一表
面を持ったシリコン基板上に第一領域において第一導電
型のドーパントを注入し、尚前記第一領域は前記コレク
タの一部を形成し、前記第一表面上にエピタキシャルシ
リコン層を形成し、尚前記エピタキシャル層は第一導電
型へドープされており、前記エピタキシャル層上に第一
酸化物層を形成し、前記第一酸化物層上に第一窒化物層
を形成し、ベース領域及びコレクタシンク領域を画定す
るために前記第一窒化物層をマスキングし、前記第一窒
化物層上で前記マスクによって保護されていない領域に
おいて前記エピタキシャル層をエッチングして実質的に
水平な表面と側壁とを持った凹所を前記エピタキシャル
層内に形成し、前記第一窒化物層上の前記マスクを除去
し、前記基板上に第二酸化物層を形成し、前記第二酸化
物層上に第２窒化物層を形成し、マスクなしで前記第二
酸化物層及び窒化物層をエッチングして前記水平表面か
ら酸化物を除去すると共に前記側壁及び前記ベース及び
コレクタ領域からは除去せず、前記水平表面を酸化して
フィールド酸化物領域を形成し、前記基板上にポリシリ
コン層を形成し、前記シンクを第一導電型のドーパント
で高度にドーピングし、前記ポリシリコン層内に第二導
電型のドーパントを注入し、第二導電型のドーパントを
前記ベース領域内に拡散させ、前記ベース領域に亘って
前記ポリシリコン領域の少なくとも一部の中に第一導電
型のドーパントを注入して第一導電型のエミッタ領域を
形成し、前記ポリシリコン領域をエッチングしてエミッ
タ、ベースコンタクト及びシンクコンタクトを形成し、
前記エミッタ及びベースコンタクトとの間のベース領域
においてドーパント濃度を増加させるために第二導電型
のドーパントを注入する、上記各ステップを有してい
る。 【０００８】 【実施例】一般的説明 図１は、本発明の第一実施例に基づくバイポーラトラン
ジスタ２及び抵抗４の概略断面図である。注意すべきこ
とであるが、本発明を主にバイポーラトランジスタに関
して説明するが、本発明はそのようなものにのみ限定さ
れるべきものではない。本発明は、容易に、電界効果型
装置、金属−半導体装置等に適用可能なものであるある
ことは勿論である。更に、本発明を主にＮＰＮ装置に関
して説明するが、当業者にとって明らかな如く、Ｎ型及
びＰ型領域は本発明の技術的範囲を逸脱することなしに
容易に逆にすることが可能である。更に、本発明は、横
方向又は縦方向の何れの装置にも適用可能なものであ
る。 【０００９】バイポーラトランジスタ４は、Ｐ−基板８
内にＮ＋埋込層６を有している。埋込層６は、バイポー
ラトランジスタ構成体のコレクタ領域における可動電荷
キャリアに対する低抵抗経路として作用する。好適実施
例においては、埋込層６のピークのドーパント濃度は約
１０１７乃至１０２０原子数／ｃｍ３の間であるが、約
１０１８乃至１０１９原子数／ｃｍ３の間のドーパント
濃度が好適である。基板の固有抵抗は、好適には、約３
０乃至５０Ω・ｃｍの間である。 【００１０】バイポーラトランジスタに隣接して、フィ
ールド酸化物領域１０ａ及び１０ｂの下側にＰ＋チャン
ネルストップ１２ａ及び１２ｂが設けられている。これ
らのフィールド酸化物領域及びチャンネルストップは、
該トランジスタを隣接するトランジスタから分離すべく
作用しており、且つ、同時に、基板と、フィールド酸化
物領域と何らかのその上に存在する相互接続領域とによ
って形成される寄生電界効果構成に対して非常に高いス
レッシュホールド電圧を形成している。好適実施例にお
いては、該チャンネルストップにおけるピークのドーパ
ント濃度は、約１０１７乃至１０１８原子数／ｃｍ３の
間である。酸化物領域１０ｃは、該トランジスタの活性
領域からコレクタシンク１４を離隔させている。該トラ
ンジスタのコレクタ領域は、埋込層のみならず、埋込層
と同一の程度の大きさのドーパント濃度を有するコレク
タシンク領域１４から構成されている。該シンクは、高
度にドープしたＮ＋コレクタコンタクト１６に到達する
迄延在しており且つそれとコンタクトしている。尚、コ
レクタコンタクト１６は該構成体上のその他のデバイス
への相互接続として作用する。 【００１１】埋込層６は、好適には約１×１０１６乃至
１×１０１７原子数／ｃｍ３の間のピークのドーパント
濃度を有するより軽度にドープされたＮ型コレクタ領域
２０を介してバイポーラトランジスタのベース領域１８
へコンタクトしている。該ベース領域は、浅く軽度にド
ープした領域１８ａを有しており、該領域１８ａはＮ＋
エミッタコンタクト２２と実質的に自己整合されてい
る。該ベースの軽度にドープされた領域は、特に浅く且
つエミッタコンタクトから約１８００乃至２２００Åだ
け延在しているにすぎない。該ベースの軽度にドープし
た領域に隣接して、中程度にドープした領域１８ｂ（約
１０１８原子数／ｃｍ３）が側壁酸化物領域２８の下側
を延在している。この中程度にドープした領域に隣接し
て、より高度にドープした領域１８ｃが、該側壁酸化物
の下側から延在しており且つＰ＋多結晶シリコン（ポリ
シリコン）ベースコンタクト２４ａ及び２４ｂと自己整
合されている。一層高度にドープされた領域１８ｃは、
好適には、約５×１０１８乃至５×１０１９の間の範囲
であって好適には８×１０１８乃至２×１０１９の間の
範囲の濃度へドープされる。領域１８ｂ及び１８ｃは、
好適には、エミッタの底部から基板内に約０．２０乃至
０．２５ミクロンの間の距離延在している。領域１８ｄ
は、上側に存在するＰ＋ベースコンタクトから拡散され
たものである。領域１８ｂ，１８ｃ，１８ｄは、集約的
に、該トランジスタの外因的ベース領域を形成してい
る。 【００１２】例えばチタンシリサイドコンタクト等のよ
うな耐火性金属シリサイドコンタクト２６ａ，２６ｂ，
２６ｃ，２６ｄが、夫々、ベースコンタクト、エミッタ
コンタクト及びコレクタコンタクトのために使用されて
いる。ベースコンタクトシリサイド２６ａ／２６ｃは、
ベースコンタクトポリシリコン２４ａ／２４ｂの上部部
分に沿って延在し、その側壁に沿って下方に延在し、且
つ単結晶ベース領域１８の上部部分に沿ってエミッタコ
ンタクト上の側壁酸化物２８に至る迄延在している。エ
ミッタコンタクト上のシリサイドコンタクト２６ｂは、
一方の側壁から反対側の側壁にかけてエミッタコンタク
ト２２の上表面に沿って延在している。コレクタコンタ
クト１６は、その上表面及び側壁に沿って、シリサイド
領域２６ｄで被覆されている。ここに示した如く、シリ
サイドコンタクトは、例えばエミッタ、ベース及びコレ
クタコンタクト等のような多結晶及び単結晶特徴部に対
して、及びベース領域それ自身に対して著しく減少した
抵抗を与えている。 【００１３】抵抗４、ベースコンタクト２４ａ、エミッ
タコンタクト２２、ベースコンタクト２４ｂ、コレクタ
コンタクト１６は全てポリシリコンの単一の層から形成
されている。抵抗４及びその他の選択した領域は、シリ
サイド排除酸化物２９を有しており、且つ本装置の全表
面はキャップ酸化物層３０が付着形成されている。コン
タクト金属層３２は、本装置の相互接続に対する選択し
た位置においてキャップ酸化物層に沿って延在してい
る。好適実施例においては、タングステンプラグ３１が
該キャップ酸化物内の孔を充填している。図２は、本発
明の別の実施例を示している。この実施例によれば、コ
ンタクト金属は、ＴｉＷ層３６上にＡｌＳｉ層３４を有
している。該コンタクト層は、酸化物層３０内の孔を介
して延在しており、ＴｉＷ３６は選択したシリサイド領
域２６とコンタクトしている。製造方法の説明 図３乃至２２は、本発明の一実施例に基づいてバイポー
ラを製造する方法を示している。図３に示した如く、初
期的な熱酸化物層をＰ型基板上に形成する。好適実施例
においては、Ｐ基板は約３０乃至５０Ω・ｃｍの間の固
有抵抗を有している。１０ミクロン乃至２０ミクロン基
板内に入った削剥ゾーン（酸素汚染物等が除去されてい
る）及び薄いスクリーン酸化物領域４０を、従来の熱処
理技術を使用して同時的に形成する。次いで、基板上に
マスク３８を形成して、トランジスタの埋込層６を画定
する。注意すべきことであるが、「マスク」という用語
は、選択した領域を保護するために基板上に形成される
物質のことを意味することを意図している（従って、基
板上にマスクを形成するために使用されるリソグラフィ
要素とは異なる）。 【００１４】砒素を使用してＮ＋注入を行なって、バイ
ポーラトランジスタの埋込層を形成し、次いでマスク３
８を除去する。好適実施例においては、この埋込層は、
約１０１９乃至１０２０原子数／ｃｍ３の間の濃度で好
適には約５×１０１９原子数／ｃｍ３のドーパント濃度
へドープする。この埋込層注入は、約７５乃至１５０Ｋ
ｅＶの間の注入エネルギを使用するが、好適には約７５
乃至１００ＫｅＶである。図４を参照すると、その後
に、該埋込層を約８０分間の時間に亘って約１１００℃
の温度でアニールし、且つ本装置の表面上に別の酸化物
層４２を形成する。Ｎ＋及びＰ−シリコンの差動的な酸
化率のために、埋込層上に成長される酸化物の厚さは該
表面の残りのＰ−部分に亘っての厚さの約２倍である。
このことは、シリコン内にステップ、即ち段差を決定
し、それが爾後の層に対してアライメント、即ち整合を
とることを可能とする。 【００１５】図５に示した如く、次いで、本装置のチャ
ンネルストップを画定するために本装置上にマスク４４
を形成し、且つイオン注入を行なってＰ＋チャンネルス
トップ１２ａ及び１２ｂを形成する。尚、この場合に、
ボロンを使用することが望ましい。好適実施例において
は、Ｐ＋チャンネルストップは、約１０１６乃至１０
１９原子数／ｃｍ３の間のドーパント濃度を有してお
り、好適にはそのドーパント濃度は約１０１７原子数／
ｃｍ３である。チャンネルストップを形成するために使
用されたＰ＋注入は、約１００乃至２００ＫｅＶの間の
注入エネルギを使用し、尚好適な注入エネルギは約１２
５乃至１７５ＫｅＶの間である。 【００１６】図６において、基板上のマスク４４及び酸
化物層４２を除去する。約５×１０１５乃至５×１０
１６原子数／ｃｍ３のドーパント濃度を持ったＮ型エピ
タキシャルシリコン層４６を本装置上に成長させ、且つ
その上に酸化物層４８を形成し、又Ｎ＋及びＰ＋ドーパ
ントを下側に存在する基板から該エピタキシャル層内に
拡散させる。好適実施例においては、Ｎエピタキシャル
層は、約１×１０１６乃至３×１０１６原子数／ｃｍ３
の間のドーパント濃度を有している。窒化物層５０を酸
化物層４８の上に付着形成し、それは好適には約１５０
０Åの厚さを有している。好適実施例においては、該エ
ピタキシャルシリコン層は、約０．８乃至１．５ミクロ
ンの間の厚さを有しており、好適な厚さは約１．０乃至
１．２ミクロンの間である。 【００１７】図７を参照すると、本装置の表面上に活性
区域マスク４９が形成されており、それは、究極的にト
ランジスタのベース及びコレクタシンクを形成する本装
置の領域を保護する。次いで、露出された窒化物、酸化
物及びシリコンのエッチングを行なって図７に示した構
成とさせる。好適には、シリコンはその下の表面の下側
約０．３ミクロンエッチングされる。マスクを除去した
後に、本装置上に成長させた酸化物／室化物／付着させ
た酸化物からなるサンドイッチ構成を形成する。図８を
参照すると、熱成長された酸化物５１は好適には約４０
０Åの厚さを有しており、一方付着形成した窒化物５３
は好適には６００Åの厚さであり、且つ付着形成した酸
化物５５は最初に１８００Åの厚さである。この酸化物
／窒化物／酸化物のサンドイッチ構成をマスクなしでエ
ッチングすることにより、露出されたシリコンエッチの
側壁上に酸化物／窒化物／酸化物のサンドイッチ構成が
残存され且つ前にマスクした領域上には第一窒化物／酸
化物が残存される。該シリコンは、プラズマエッチング
により、その前のレベルから約７５０Å下側にエッチン
グされる。図８は、その結果得られる構成を示してい
る。次いで、残存する酸化物スペーサ５３をＢＯＥを使
用して除去し、図９に示した構成とさせる。 【００１８】図１０を参照すると、次いで、高圧（例え
ば、１０気圧）蒸気酸化によってフィールド酸化を行な
う。フィールド酸化物の上部はベース／コレクタシンク
の上部と実質的に同一面となるように成長される。この
フィールド酸化は、好適は、約１ミクロンの酸化物が形
成されるか、又はフィールド酸化物が基板の表面と同一
レベルとなる迄、約１０００℃の温度で行なわれる。次
いで、残存する露出された窒化物を本装置から剥離す
る。 【００１９】図１１を参照すると、次いで、バイポーラ
トランジスタのベース及びコレクタ領域上にスクリーン
酸化物５２を形成する。本装置をフオトレジストでマス
クして本装置のシンク領域１４のみを露出させ、且つＮ
＋注入を燐を使用すると共に約１００乃至２００ＫｅＶ
の間の注入エネルギを使用して実施し、前記シンク領域
を約１×１０１９乃至１×１０２１原子数／ｃｍ３の間
の濃度へドープする。次いで、該シンクマスクを除去す
る。 【００２０】別の実施例においては、選択したエミッタ
領域のみを露出させるために付加的なマスクを形成す
る。エミッタコンタクト下側のエピタキシャル層ドーピ
ングを約１０１６乃至１０１７原子数／ｃｍ３の間のレ
ベルへ上昇させるために付加的なＮ＋注入を行なう。こ
のことは、高い電流密度で動作した場合に、トランジス
タの性能を向上させる。更に、この注入は、同一のウエ
ハ上での低電流及び高電流動作のために最適化したトラ
ンジスタを形成することを可能とする。 【００２１】図１２を参照すると、本装置の表面上に真
性ポリシリコン層５４を形成する。本装置の全表面に亘
ってボロンを使用してマスクなしでのＰ注入を行なう。
酸化物５６を形成するように酸素雰囲気中においてＰ型
物質をアニールし、且つＰ型物質が該ポリシリコンから
単結晶ベース領域内に拡散されて、ベース領域１８内の
平均的ドーパント濃度が約１×１０１７乃至２×１０
１８原子数／ｃｍ３の間となり、好適にはこの平均ドー
パント濃度は約１×１０１８原子数／ｃｍ３である。こ
のベース注入は、約２０乃至６０ＫｅＶの間の注入エネ
ルギを使用し、尚好適なエネルギは約３０乃至５０Ｋｅ
Ｖの間である。好適実施例においては、この拡散ステッ
プによって、バイポーラエミッタの下側のべース厚さは
約０．１５乃至０．２５ミクロンの間となり好適な厚さ
は約０．２０ミクロンである。この注入は、更に、例え
ば抵抗として作用する軽度にドープしたポリシリコン領
域を形成するために使用される。 【００２２】図１３に示した如く、次いで、ベースコン
タクト領域２４ａ及び２４ｂ及び抵抗４のコンタクト部
分を画定するために本装置の上にマスクを形成する。ボ
ロンを使用してＰ＋注入を行なって、これらの領域を約
１×１０２０原子数／ｃｍ３の濃度へドープする。該Ｐ
＋マスクを除去し、且つＮ＋マスク及び注入を使用し
て、エミッタコンタクト領域２２及びコレクタコンタク
ト領域１６を形成する。次いで該Ｎ＋マスクを除去し、
且つ窒化物層５７を付着形成させる。これらのＮ＋及び
Ｐ＋注入は、好適には、約４０乃至１００ＫｅＶの間の
注入エネルギを使用する。 【００２３】次いで、Ｐ＋抵抗／ベースコンタクト２４
ａ、ベースコンタクト２４ｂ、エミッタコンタクト２２
及びコレクタコンタクト１６を保護するように本装置を
マスクする。露出したポリシリコンをエッチングして図
１４に示したポリシリコン構成体を与える。次いで、該
レジストを除去し、且つ露出したシリコン区域を酸化し
て、約１５０Åの厚さを持った酸化物層５９を形成す
る。この熱サイクルは、更に、ポリシリコンエミッタ／
ベースコンタクトから及びエミッタ領域２３からＮ＋／
Ｐ＋ドーパントを拡散させるべく作用する。ポリシリコ
ンオーバーエッチ（過剰エッチ）をエミッタ・ベース容
量を減少させるために、エミッタ拡散深さよりも多少大
きくなるように制御する。好適実施例においては、エミ
ッタ２３は約１０００Åの長さエピタキシャル層内に延
在しており、一方該シリコンはエピタキシャル層の表面
から約１２００Åオーバーエッチ即ち過剰エッチされ
る。次いで、ＢＦ２を使用してＰ型注入を行ない、中程
度にドープしたリンクベース領域を形成し、その領域は
エミッタコンタクトと自己整合されており且つエミッタ
コンタクトからベースコンタクトへ延在している。該ポ
リシリコンの上の窒化物は、この注入のマスクとして作
用する。露出されたベース領域のドーピングレベルは、
ベース抵抗を最小とし且つエミッタ・ベースブレークダ
ウン特性を改善するように調節される。好適実施例にお
いては、エミッタコンタクトとベースコンタクトとの間
の領域は、約１×１０１７乃至１×１０１９原子数／ｃ
ｍ３の間の平均ドーパント濃度へドープされるが、好適
なドーパント濃度は約５×１０１８原子数／ｃｍ３であ
る。このベース注入は、約３０乃至５０ＫｅＶの間の注
入エネルギを使用し、尚好適な注入エネルギは約４０Ｋ
ｅＶである。エミッタ下側のベース領域１８ａは非常に
浅い状態のままであり従って（好適実施例においては約
０．１５乃至０．２５ミクロンの程度）、一方リンクベ
ース１８ｃは一層厚い。（好適実施例においては０．２
５乃至０．３０ミクロンの程度）。 【００２４】図１５を参照すると、注入損傷をアニール
するために外因的ベースキャップ酸化を行なう。ポリシ
リコン上の窒化物を選択的エッチングによって除去す
る。約０．４ミクロンの厚さを有する酸化物層６０を本
装置の表面上に付着形成し、且つマスク６１を形成し
て、究極的にシリサイド相互接続を形成することが所望
されない箇所（例えば、抵抗の中央部分の上側）の酸化
物の区域を保護し、且つ当業者に公知の手段を使用して
スペーサエッチを行なって、ベースコンタクト、エミッ
タ及びコレクタコンタクト上に酸化物側壁を残存させ
る。次いで、マスク６１を除去する。ポリシリコンによ
って被覆されていない（活性トランジスタ区域を除い
て）ウエハ（不図示）の領域上に酸化物を残存させるよ
うに該酸化物をマスクする。このことは、金属層と基板
との間の究極的な酸化物の厚さを増加させ、そのことは
装置の容量を減少させ、且つ爾後のレベルの酸化物／相
互接続の形成のためにほぼ平坦な表面を発生させる。 【００２５】図１６において、本装置上にレジストマス
ク６２を形成し、それは、抵抗等の上の酸化物シリサイ
ド排除領域を保護すると共に、バイポーラトランジスタ
のエミッタ領域の側壁上の酸化物を保護する。次いで、
スペーサ除去エッチを行なって、ベースコンタクト２４
及びコレクタコンタクト１６の側壁から酸化物を除去
し、エミッタコンタクト２２上に酸化物側壁を残存させ
るが、ベースコンタクト及びコレクタコンタクトの側壁
上には残存させない。注意すべきことであるが、本明細
書においては、本発明を主にポリシリコンコンタクト層
の側壁から選択的に酸化物を除去するためにマスクを使
用することに関して説明しているが、例えば、本願出願
人の別の特許出願（代理人番号８３３２−２３２）に開
示される如く、Ｐ＋及びＮ＋コンタクトの選択的な成長
及びエッチングを使用することも可能である。 【００２６】次いで、図１６に示したマスクを除去し、
且つ図１７に示した如く、付加的ブランケット（一様）
Ｐ＋注入を行なう。この注入は、シリサイド排除酸化物
によって抵抗からマスクされており、且つ抵抗の端部及
び外因的ベース領域における濃度を増加させるべく作用
し、その際に究極的なシリサイド対シリコン／ポリシリ
コンコンタクト抵抗を減少させる。該注入は、約４０Ｋ
ｅＶにおいてＢＦ２を使用し、且つ露出表面において、
約１×１０１９乃至１×１０２０原子数／ｃｍ３のドー
パント濃度が得られ且つ約０．２５乃至０．３０ミクロ
ンの接合深さが得られる。次いで、最終的なアニールを
約１０５０℃の温度で約２０秒間の間行なう。迅速熱ア
ニール（ＲＴＡ）を使用するとドーパントの活性化が改
善され且つエミッタ下側の外因的ベースのエンクローチ
メント、即ち侵食が最小化される。 【００２７】図１８において、シリサイドプレクリーン
（予備クリーニング）ステップを行なって、シリサイド
化されるべき領域から酸化物を除去する。その後に、例
えばチタン等のような耐火性金属からなる耐火性金属層
６４を本装置の表面上に付着形成する。図１９に示した
如く、次いで、一番目のシリサイド反応ステップが実行
されて、露出されたシリコン／ポリシリコン上にＴｉＳ
ｉが形成される。次いで、余分のチタンが本装置から剥
離され、且つ二番目のシリサイド反応ステップをより高
い温度（例えば、８００℃）で実施し、それによりシリ
サイドのシート抵抗が減少される。これにより、ベース
コンタクト２４の上部部分及び側壁上にシリサイドスト
ラップ２６ａ及び２６ｃが残存され、該ストラップは、
更に、エミッタの側壁酸化物に到達する迄外因的単結晶
ベース領域の表面に沿って延在する。シリサイド２６ｂ
は、エミッタコンタクト２２の上表面上に残存されてお
り、それは一方の側壁から反対側の側壁へ延在してい
る。同様に、シリサイドストラップ２６ｄがコレクタコ
ンタクトの上表面上及び側壁上に形成されている。 【００２８】図２０は、コンタクト酸化物層３０を形成
する状態を示している。該酸化物層は、ＣＶＤ酸化物の
付着及び例えば米国特許第４，８０６，５０４号に記載
される如き公知の技術を使用してＳＯＧ（スピン・ガラ
ス）スピンコーティングによって形成される。その後
に、平坦化用のエッチバックを行なって本装置の表面を
平坦化させる。次いで、ＣＶＤキャップ酸化物を形成
し、且つ本装置のコンタクト領域を画定するためにコン
タクトマスクを形成する。 【００２９】図２１は、図１に示したコンタクト構成及
びその製造方法を示している。図２１において、タング
ステンを付着形成し且つプラズマエッチングによってエ
ッチバックしてタングステンプラグ６５を形成する。こ
のことは、２よりも大きなアスペクト比（高さ対幅）を
有するコンタクト／ビア（ｖｉａｓ）を形成することを
可能とし、従って必要とされるコンタクト寸法を減少さ
せ、且つ減少された容量に対してより厚い金属間酸化物
を使用することを可能とする。該表面の全体的な平坦性
が改善され、且つ金属のステップカバレッジ即ち段差被
覆の問題が除去される。その後に、ＡｌＳｉ（アルミニ
ウムシリコン）層２６を付着形成し且つエッチングして
第一層コンタクト金属を形成する。 【００３０】図２２は、図２に示したコンタクト構成を
形成する場合を示している。この実施例によれば、本装
置上にＴｉＷ層３４を形成し、次いでＡｌＳｉ（アルミ
ニウムシリコン）層３６を形成する。この２層金属相互
接続体は、シート抵抗の低い相互接続体を提供する。本
装置の上に金属マスクを形成して、金属コンタクトの領
域間のショートを除去し、且つ金属エッチを行なう。そ
の後に、逐次、酸化物の付着、コンタクト孔の形成、金
属の付着及び金属のエッチングを行なうことによって、
複数個の金属相互接続層（例えば、５つのレベルのメタ
リゼーション）を形成する。性能特性 上述した本発明の例示的なデバイスを実際に製造した。
該デバイス即ち装置は、所謂バードヘッドが減少されて
おり且つ１．０ミクロンの厚さのフィールド酸化膜に対
して最小の活性区域寸法が１．６ミクロンであるフィー
ルド酸化膜領域を有していた。共拡散エミッタ・ベース
分布は、狭い（７００Å）中性ベース幅を与えており、
Ｉｃｅｏ漏れ電流は無視可能であり６インチのウエハに
亘って一様性は良好であった。外因的ベース領域は、横
方向分布を有しており、それはエミッタポリシリコンに
対して自己整合されており、エミッタ下側の外因的ベー
スエンクローチメント（侵食）は最小とされている。ベ
ースポリシリコンからのスペーサ酸化物は、シリサイド
によって外因的ベース領域への直接的接続を与えるため
に選択的に除去した。このことは、外因的ベース区域を
減少させると共にベース抵抗を低下させることを可能と
する。Ｒｂ×ＣＪＣの積は約２５％減少されており、ゲ
ート遅延において１３％の減少が得られた。ポリシリコ
ン抵抗に関して高い公差が維持され、エンクローチメン
トを最小とし且つ端部効果変動を最小とすることによっ
て抵抗寸法が減少された。同様の値の拡散抵抗と結合さ
せた三個のポリシリコン抵抗は簡単化した回路設計及び
レイアウトを提供した。メタル１、メタル２及びメタル
３に対して、４ｆＦ／ｍｉｌのメタル容量は、６００μ
Ａスイッチング電流において１．０ｐＳ／ｍｉｌへ変換
され且つ２００μＡにおいて２．５ｐＳ／ｍｉｌへ変換
される。本プロセスは、ポリシリコン抵抗の３つの値の
場合、メタル４に対して１７個のマスクを必要とする。 【００３１】以下の表１は、このようにして製造した装
置の全体的な特性を示している。図２３は、０．８×
２．５μｍ２のエミッタを有する装置に対するガンメル
（Ｇｕｍｍｅｌ）プロットを示している。ほぼ理想的な
装置特性及び約１００のβ値が得られている。 【００３２】 当初は「ＡＳＰＥＣＴ−Ｉ」プロセス（２μｍ特徴寸
法）を使用して設計し且つ約６０００個の等価ゲートを
有する１６ビット乗算器を比較対象として使用し、本発
明を使用して設計の拡縮性能力をチェックした。レイア
ウトは、付加的なカスタムレイアウトを必要とすること
なしに、ソフトウエアの操作によって縮小された。最終
的なレイアウト面積は元の面積の４０％である。本発明
を使用して、２ワットにおいて８．３ｎｓの遅延が得ら
れた。これは、最初のレイアウトと比較して速度におい
て２５％の改善であり且つパワーにおいて５０％の改善
であって、パワー／遅延積のスケーリング即ち拡縮性と
一貫している。 【００３３】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明はこれら具体例にのみ限定さ
れるべきものではなく、本発明の技術的範囲を逸脱する
ことなしに種々の変形が可能であることは勿論である。
例えば、本発明をＭＯＳ装置又はバイポーラ装置とＭＯ
Ｓ装置の両方を有する構成体内に組込むことが可能であ
る。例えば、本発明をＢｉＣＭＯＳ構成内に組込むこと
も可能である。
方法に関するものである。更に詳細には、一実施形態に
おいては、本発明は例えばバイポーラトランジスタ等の
ような高性能半導体装置を提供すると共にその改良した
製造方法を提供するものである。 【０００２】 【従来の技術】バイポーラ半導体装置及びその製造方法
は公知である。このような装置は、例えば、米国特許第
４，６０９，５６８号（Ｋｏｈ ｅｔ ａｌ．）及び米
国特許第４，７６４，４８０号（Ｖｏｒａ）等に記載さ
れている。しかしながら、従来技術に基づく半導体装置
の製造において幾つかの問題が発生した。例えば、フィ
ールド酸化物のエンクローチメント即ち侵食がデバイス
（装置）面積を増加させ、従ってデバイスの寄生容量及
び抵抗を増加させる。更に、従来の単結晶バイポーラ装
置は、外因的ベース抵抗が高く且つコレクタ・ベース容
量が大きいものであった。更に、従来のバイポーラ装置
は、局所的相互接続のために使用されるポリシリコン領
域の上部部分上にのみシリサイドを有するものである。
このことは、特に、ポリシリコンのライン幅が減少する
と、許容不可能な抵抗値となる。更に、既存のプロセス
即ち方法における熱サイクルは、比較的深い接合を形成
し、そのことは装置の速度を限定的なものとしている。
更に、従来のバイポーラ装置の集積度は、相互接続のた
めに必要とされる面積によって制限されている。 【０００３】 【発明が解決しようとする課題】従って、改良した半導
体装置及び改良した製造方法が提供されることが所望さ
れている。 【０００４】 【課題を解決するための手段】本発明によれば、改良し
た半導体装置及び改良した半導体装置の製造方法が提供
される。本発明の改良した分離プロセス即ち方法は、酸
化物エンクローチメントを減少させており、そのことは
密度即ち集積度を増加させ、容量を減少させ、且つ信頼
性を増加させている。外因的ベースの単結晶領域内に形
成した自己整合型シリサイドによってベース抵抗が減少
されており、その際に、ポリシリコンと単結晶シリコン
との間のコンタクト抵抗を除去すると共に単結晶シリコ
ンの外因的ベース領域の抵抗をシャントしている。この
ことは、更に、外因的ベース上へのポリシリコンのオー
バーラップを減少させることを可能としており、その結
果、外因的ベース区域を減少させており、従ってベース
とコレクタとの間の容量を減少させている。ベース領域
を形成する改良した方法も提供される。 【０００５】従って、一実施形態においては、本発明
は、バイポーラトランジスタ用のベース領域を形成する
方法を提供している。この方法は、基板上に第一導電型
の単結晶領域を設け、第二導電型の単結晶領域上にドー
プした多結晶領域を形成し、第二導電型のドーパントを
前記単結晶領域内に拡散させて前記単結晶領域内にベー
ス領域を形成する、上記各ステップを有するものであ
る。 【０００６】本発明によれば、更に、半導体基板におい
て活性領域に隣接して分離酸化物領域を形成する方法が
提供される。この方法は、活性領域に亘って第一表面上
に第一保護領域を形成すると共に第一領域を露出し、前
記第一領域において半導体基板をエッチングして側壁と
実質的に水平な領域とを持った凹設領域を形成し、前記
半導体基板上に絶縁領域を形成し、前記水平領域から前
記絶縁領域を実質的に除去するが、前記側壁からは、除
去しないように前記絶縁領域をエッチングし、前記水平
領域を酸化して前記基板内に分離酸化物領域を形成す
る、上記各ステップを有している。 【０００７】本発明によれば、更に、エミッタ領域とベ
ース領域とコレクタ領域とを持ったバイポーラトランジ
スタを製造する方法が提供される。この方法は、第一表
面を持ったシリコン基板上に第一領域において第一導電
型のドーパントを注入し、尚前記第一領域は前記コレク
タの一部を形成し、前記第一表面上にエピタキシャルシ
リコン層を形成し、尚前記エピタキシャル層は第一導電
型へドープされており、前記エピタキシャル層上に第一
酸化物層を形成し、前記第一酸化物層上に第一窒化物層
を形成し、ベース領域及びコレクタシンク領域を画定す
るために前記第一窒化物層をマスキングし、前記第一窒
化物層上で前記マスクによって保護されていない領域に
おいて前記エピタキシャル層をエッチングして実質的に
水平な表面と側壁とを持った凹所を前記エピタキシャル
層内に形成し、前記第一窒化物層上の前記マスクを除去
し、前記基板上に第二酸化物層を形成し、前記第二酸化
物層上に第２窒化物層を形成し、マスクなしで前記第二
酸化物層及び窒化物層をエッチングして前記水平表面か
ら酸化物を除去すると共に前記側壁及び前記ベース及び
コレクタ領域からは除去せず、前記水平表面を酸化して
フィールド酸化物領域を形成し、前記基板上にポリシリ
コン層を形成し、前記シンクを第一導電型のドーパント
で高度にドーピングし、前記ポリシリコン層内に第二導
電型のドーパントを注入し、第二導電型のドーパントを
前記ベース領域内に拡散させ、前記ベース領域に亘って
前記ポリシリコン領域の少なくとも一部の中に第一導電
型のドーパントを注入して第一導電型のエミッタ領域を
形成し、前記ポリシリコン領域をエッチングしてエミッ
タ、ベースコンタクト及びシンクコンタクトを形成し、
前記エミッタ及びベースコンタクトとの間のベース領域
においてドーパント濃度を増加させるために第二導電型
のドーパントを注入する、上記各ステップを有してい
る。 【０００８】 【実施例】一般的説明 図１は、本発明の第一実施例に基づくバイポーラトラン
ジスタ２及び抵抗４の概略断面図である。注意すべきこ
とであるが、本発明を主にバイポーラトランジスタに関
して説明するが、本発明はそのようなものにのみ限定さ
れるべきものではない。本発明は、容易に、電界効果型
装置、金属−半導体装置等に適用可能なものであるある
ことは勿論である。更に、本発明を主にＮＰＮ装置に関
して説明するが、当業者にとって明らかな如く、Ｎ型及
びＰ型領域は本発明の技術的範囲を逸脱することなしに
容易に逆にすることが可能である。更に、本発明は、横
方向又は縦方向の何れの装置にも適用可能なものであ
る。 【０００９】バイポーラトランジスタ４は、Ｐ−基板８
内にＮ＋埋込層６を有している。埋込層６は、バイポー
ラトランジスタ構成体のコレクタ領域における可動電荷
キャリアに対する低抵抗経路として作用する。好適実施
例においては、埋込層６のピークのドーパント濃度は約
１０１７乃至１０２０原子数／ｃｍ３の間であるが、約
１０１８乃至１０１９原子数／ｃｍ３の間のドーパント
濃度が好適である。基板の固有抵抗は、好適には、約３
０乃至５０Ω・ｃｍの間である。 【００１０】バイポーラトランジスタに隣接して、フィ
ールド酸化物領域１０ａ及び１０ｂの下側にＰ＋チャン
ネルストップ１２ａ及び１２ｂが設けられている。これ
らのフィールド酸化物領域及びチャンネルストップは、
該トランジスタを隣接するトランジスタから分離すべく
作用しており、且つ、同時に、基板と、フィールド酸化
物領域と何らかのその上に存在する相互接続領域とによ
って形成される寄生電界効果構成に対して非常に高いス
レッシュホールド電圧を形成している。好適実施例にお
いては、該チャンネルストップにおけるピークのドーパ
ント濃度は、約１０１７乃至１０１８原子数／ｃｍ３の
間である。酸化物領域１０ｃは、該トランジスタの活性
領域からコレクタシンク１４を離隔させている。該トラ
ンジスタのコレクタ領域は、埋込層のみならず、埋込層
と同一の程度の大きさのドーパント濃度を有するコレク
タシンク領域１４から構成されている。該シンクは、高
度にドープしたＮ＋コレクタコンタクト１６に到達する
迄延在しており且つそれとコンタクトしている。尚、コ
レクタコンタクト１６は該構成体上のその他のデバイス
への相互接続として作用する。 【００１１】埋込層６は、好適には約１×１０１６乃至
１×１０１７原子数／ｃｍ３の間のピークのドーパント
濃度を有するより軽度にドープされたＮ型コレクタ領域
２０を介してバイポーラトランジスタのベース領域１８
へコンタクトしている。該ベース領域は、浅く軽度にド
ープした領域１８ａを有しており、該領域１８ａはＮ＋
エミッタコンタクト２２と実質的に自己整合されてい
る。該ベースの軽度にドープされた領域は、特に浅く且
つエミッタコンタクトから約１８００乃至２２００Åだ
け延在しているにすぎない。該ベースの軽度にドープし
た領域に隣接して、中程度にドープした領域１８ｂ（約
１０１８原子数／ｃｍ３）が側壁酸化物領域２８の下側
を延在している。この中程度にドープした領域に隣接し
て、より高度にドープした領域１８ｃが、該側壁酸化物
の下側から延在しており且つＰ＋多結晶シリコン（ポリ
シリコン）ベースコンタクト２４ａ及び２４ｂと自己整
合されている。一層高度にドープされた領域１８ｃは、
好適には、約５×１０１８乃至５×１０１９の間の範囲
であって好適には８×１０１８乃至２×１０１９の間の
範囲の濃度へドープされる。領域１８ｂ及び１８ｃは、
好適には、エミッタの底部から基板内に約０．２０乃至
０．２５ミクロンの間の距離延在している。領域１８ｄ
は、上側に存在するＰ＋ベースコンタクトから拡散され
たものである。領域１８ｂ，１８ｃ，１８ｄは、集約的
に、該トランジスタの外因的ベース領域を形成してい
る。 【００１２】例えばチタンシリサイドコンタクト等のよ
うな耐火性金属シリサイドコンタクト２６ａ，２６ｂ，
２６ｃ，２６ｄが、夫々、ベースコンタクト、エミッタ
コンタクト及びコレクタコンタクトのために使用されて
いる。ベースコンタクトシリサイド２６ａ／２６ｃは、
ベースコンタクトポリシリコン２４ａ／２４ｂの上部部
分に沿って延在し、その側壁に沿って下方に延在し、且
つ単結晶ベース領域１８の上部部分に沿ってエミッタコ
ンタクト上の側壁酸化物２８に至る迄延在している。エ
ミッタコンタクト上のシリサイドコンタクト２６ｂは、
一方の側壁から反対側の側壁にかけてエミッタコンタク
ト２２の上表面に沿って延在している。コレクタコンタ
クト１６は、その上表面及び側壁に沿って、シリサイド
領域２６ｄで被覆されている。ここに示した如く、シリ
サイドコンタクトは、例えばエミッタ、ベース及びコレ
クタコンタクト等のような多結晶及び単結晶特徴部に対
して、及びベース領域それ自身に対して著しく減少した
抵抗を与えている。 【００１３】抵抗４、ベースコンタクト２４ａ、エミッ
タコンタクト２２、ベースコンタクト２４ｂ、コレクタ
コンタクト１６は全てポリシリコンの単一の層から形成
されている。抵抗４及びその他の選択した領域は、シリ
サイド排除酸化物２９を有しており、且つ本装置の全表
面はキャップ酸化物層３０が付着形成されている。コン
タクト金属層３２は、本装置の相互接続に対する選択し
た位置においてキャップ酸化物層に沿って延在してい
る。好適実施例においては、タングステンプラグ３１が
該キャップ酸化物内の孔を充填している。図２は、本発
明の別の実施例を示している。この実施例によれば、コ
ンタクト金属は、ＴｉＷ層３６上にＡｌＳｉ層３４を有
している。該コンタクト層は、酸化物層３０内の孔を介
して延在しており、ＴｉＷ３６は選択したシリサイド領
域２６とコンタクトしている。製造方法の説明 図３乃至２２は、本発明の一実施例に基づいてバイポー
ラを製造する方法を示している。図３に示した如く、初
期的な熱酸化物層をＰ型基板上に形成する。好適実施例
においては、Ｐ基板は約３０乃至５０Ω・ｃｍの間の固
有抵抗を有している。１０ミクロン乃至２０ミクロン基
板内に入った削剥ゾーン（酸素汚染物等が除去されてい
る）及び薄いスクリーン酸化物領域４０を、従来の熱処
理技術を使用して同時的に形成する。次いで、基板上に
マスク３８を形成して、トランジスタの埋込層６を画定
する。注意すべきことであるが、「マスク」という用語
は、選択した領域を保護するために基板上に形成される
物質のことを意味することを意図している（従って、基
板上にマスクを形成するために使用されるリソグラフィ
要素とは異なる）。 【００１４】砒素を使用してＮ＋注入を行なって、バイ
ポーラトランジスタの埋込層を形成し、次いでマスク３
８を除去する。好適実施例においては、この埋込層は、
約１０１９乃至１０２０原子数／ｃｍ３の間の濃度で好
適には約５×１０１９原子数／ｃｍ３のドーパント濃度
へドープする。この埋込層注入は、約７５乃至１５０Ｋ
ｅＶの間の注入エネルギを使用するが、好適には約７５
乃至１００ＫｅＶである。図４を参照すると、その後
に、該埋込層を約８０分間の時間に亘って約１１００℃
の温度でアニールし、且つ本装置の表面上に別の酸化物
層４２を形成する。Ｎ＋及びＰ−シリコンの差動的な酸
化率のために、埋込層上に成長される酸化物の厚さは該
表面の残りのＰ−部分に亘っての厚さの約２倍である。
このことは、シリコン内にステップ、即ち段差を決定
し、それが爾後の層に対してアライメント、即ち整合を
とることを可能とする。 【００１５】図５に示した如く、次いで、本装置のチャ
ンネルストップを画定するために本装置上にマスク４４
を形成し、且つイオン注入を行なってＰ＋チャンネルス
トップ１２ａ及び１２ｂを形成する。尚、この場合に、
ボロンを使用することが望ましい。好適実施例において
は、Ｐ＋チャンネルストップは、約１０１６乃至１０
１９原子数／ｃｍ３の間のドーパント濃度を有してお
り、好適にはそのドーパント濃度は約１０１７原子数／
ｃｍ３である。チャンネルストップを形成するために使
用されたＰ＋注入は、約１００乃至２００ＫｅＶの間の
注入エネルギを使用し、尚好適な注入エネルギは約１２
５乃至１７５ＫｅＶの間である。 【００１６】図６において、基板上のマスク４４及び酸
化物層４２を除去する。約５×１０１５乃至５×１０
１６原子数／ｃｍ３のドーパント濃度を持ったＮ型エピ
タキシャルシリコン層４６を本装置上に成長させ、且つ
その上に酸化物層４８を形成し、又Ｎ＋及びＰ＋ドーパ
ントを下側に存在する基板から該エピタキシャル層内に
拡散させる。好適実施例においては、Ｎエピタキシャル
層は、約１×１０１６乃至３×１０１６原子数／ｃｍ３
の間のドーパント濃度を有している。窒化物層５０を酸
化物層４８の上に付着形成し、それは好適には約１５０
０Åの厚さを有している。好適実施例においては、該エ
ピタキシャルシリコン層は、約０．８乃至１．５ミクロ
ンの間の厚さを有しており、好適な厚さは約１．０乃至
１．２ミクロンの間である。 【００１７】図７を参照すると、本装置の表面上に活性
区域マスク４９が形成されており、それは、究極的にト
ランジスタのベース及びコレクタシンクを形成する本装
置の領域を保護する。次いで、露出された窒化物、酸化
物及びシリコンのエッチングを行なって図７に示した構
成とさせる。好適には、シリコンはその下の表面の下側
約０．３ミクロンエッチングされる。マスクを除去した
後に、本装置上に成長させた酸化物／室化物／付着させ
た酸化物からなるサンドイッチ構成を形成する。図８を
参照すると、熱成長された酸化物５１は好適には約４０
０Åの厚さを有しており、一方付着形成した窒化物５３
は好適には６００Åの厚さであり、且つ付着形成した酸
化物５５は最初に１８００Åの厚さである。この酸化物
／窒化物／酸化物のサンドイッチ構成をマスクなしでエ
ッチングすることにより、露出されたシリコンエッチの
側壁上に酸化物／窒化物／酸化物のサンドイッチ構成が
残存され且つ前にマスクした領域上には第一窒化物／酸
化物が残存される。該シリコンは、プラズマエッチング
により、その前のレベルから約７５０Å下側にエッチン
グされる。図８は、その結果得られる構成を示してい
る。次いで、残存する酸化物スペーサ５３をＢＯＥを使
用して除去し、図９に示した構成とさせる。 【００１８】図１０を参照すると、次いで、高圧（例え
ば、１０気圧）蒸気酸化によってフィールド酸化を行な
う。フィールド酸化物の上部はベース／コレクタシンク
の上部と実質的に同一面となるように成長される。この
フィールド酸化は、好適は、約１ミクロンの酸化物が形
成されるか、又はフィールド酸化物が基板の表面と同一
レベルとなる迄、約１０００℃の温度で行なわれる。次
いで、残存する露出された窒化物を本装置から剥離す
る。 【００１９】図１１を参照すると、次いで、バイポーラ
トランジスタのベース及びコレクタ領域上にスクリーン
酸化物５２を形成する。本装置をフオトレジストでマス
クして本装置のシンク領域１４のみを露出させ、且つＮ
＋注入を燐を使用すると共に約１００乃至２００ＫｅＶ
の間の注入エネルギを使用して実施し、前記シンク領域
を約１×１０１９乃至１×１０２１原子数／ｃｍ３の間
の濃度へドープする。次いで、該シンクマスクを除去す
る。 【００２０】別の実施例においては、選択したエミッタ
領域のみを露出させるために付加的なマスクを形成す
る。エミッタコンタクト下側のエピタキシャル層ドーピ
ングを約１０１６乃至１０１７原子数／ｃｍ３の間のレ
ベルへ上昇させるために付加的なＮ＋注入を行なう。こ
のことは、高い電流密度で動作した場合に、トランジス
タの性能を向上させる。更に、この注入は、同一のウエ
ハ上での低電流及び高電流動作のために最適化したトラ
ンジスタを形成することを可能とする。 【００２１】図１２を参照すると、本装置の表面上に真
性ポリシリコン層５４を形成する。本装置の全表面に亘
ってボロンを使用してマスクなしでのＰ注入を行なう。
酸化物５６を形成するように酸素雰囲気中においてＰ型
物質をアニールし、且つＰ型物質が該ポリシリコンから
単結晶ベース領域内に拡散されて、ベース領域１８内の
平均的ドーパント濃度が約１×１０１７乃至２×１０
１８原子数／ｃｍ３の間となり、好適にはこの平均ドー
パント濃度は約１×１０１８原子数／ｃｍ３である。こ
のベース注入は、約２０乃至６０ＫｅＶの間の注入エネ
ルギを使用し、尚好適なエネルギは約３０乃至５０Ｋｅ
Ｖの間である。好適実施例においては、この拡散ステッ
プによって、バイポーラエミッタの下側のべース厚さは
約０．１５乃至０．２５ミクロンの間となり好適な厚さ
は約０．２０ミクロンである。この注入は、更に、例え
ば抵抗として作用する軽度にドープしたポリシリコン領
域を形成するために使用される。 【００２２】図１３に示した如く、次いで、ベースコン
タクト領域２４ａ及び２４ｂ及び抵抗４のコンタクト部
分を画定するために本装置の上にマスクを形成する。ボ
ロンを使用してＰ＋注入を行なって、これらの領域を約
１×１０２０原子数／ｃｍ３の濃度へドープする。該Ｐ
＋マスクを除去し、且つＮ＋マスク及び注入を使用し
て、エミッタコンタクト領域２２及びコレクタコンタク
ト領域１６を形成する。次いで該Ｎ＋マスクを除去し、
且つ窒化物層５７を付着形成させる。これらのＮ＋及び
Ｐ＋注入は、好適には、約４０乃至１００ＫｅＶの間の
注入エネルギを使用する。 【００２３】次いで、Ｐ＋抵抗／ベースコンタクト２４
ａ、ベースコンタクト２４ｂ、エミッタコンタクト２２
及びコレクタコンタクト１６を保護するように本装置を
マスクする。露出したポリシリコンをエッチングして図
１４に示したポリシリコン構成体を与える。次いで、該
レジストを除去し、且つ露出したシリコン区域を酸化し
て、約１５０Åの厚さを持った酸化物層５９を形成す
る。この熱サイクルは、更に、ポリシリコンエミッタ／
ベースコンタクトから及びエミッタ領域２３からＮ＋／
Ｐ＋ドーパントを拡散させるべく作用する。ポリシリコ
ンオーバーエッチ（過剰エッチ）をエミッタ・ベース容
量を減少させるために、エミッタ拡散深さよりも多少大
きくなるように制御する。好適実施例においては、エミ
ッタ２３は約１０００Åの長さエピタキシャル層内に延
在しており、一方該シリコンはエピタキシャル層の表面
から約１２００Åオーバーエッチ即ち過剰エッチされ
る。次いで、ＢＦ２を使用してＰ型注入を行ない、中程
度にドープしたリンクベース領域を形成し、その領域は
エミッタコンタクトと自己整合されており且つエミッタ
コンタクトからベースコンタクトへ延在している。該ポ
リシリコンの上の窒化物は、この注入のマスクとして作
用する。露出されたベース領域のドーピングレベルは、
ベース抵抗を最小とし且つエミッタ・ベースブレークダ
ウン特性を改善するように調節される。好適実施例にお
いては、エミッタコンタクトとベースコンタクトとの間
の領域は、約１×１０１７乃至１×１０１９原子数／ｃ
ｍ３の間の平均ドーパント濃度へドープされるが、好適
なドーパント濃度は約５×１０１８原子数／ｃｍ３であ
る。このベース注入は、約３０乃至５０ＫｅＶの間の注
入エネルギを使用し、尚好適な注入エネルギは約４０Ｋ
ｅＶである。エミッタ下側のベース領域１８ａは非常に
浅い状態のままであり従って（好適実施例においては約
０．１５乃至０．２５ミクロンの程度）、一方リンクベ
ース１８ｃは一層厚い。（好適実施例においては０．２
５乃至０．３０ミクロンの程度）。 【００２４】図１５を参照すると、注入損傷をアニール
するために外因的ベースキャップ酸化を行なう。ポリシ
リコン上の窒化物を選択的エッチングによって除去す
る。約０．４ミクロンの厚さを有する酸化物層６０を本
装置の表面上に付着形成し、且つマスク６１を形成し
て、究極的にシリサイド相互接続を形成することが所望
されない箇所（例えば、抵抗の中央部分の上側）の酸化
物の区域を保護し、且つ当業者に公知の手段を使用して
スペーサエッチを行なって、ベースコンタクト、エミッ
タ及びコレクタコンタクト上に酸化物側壁を残存させ
る。次いで、マスク６１を除去する。ポリシリコンによ
って被覆されていない（活性トランジスタ区域を除い
て）ウエハ（不図示）の領域上に酸化物を残存させるよ
うに該酸化物をマスクする。このことは、金属層と基板
との間の究極的な酸化物の厚さを増加させ、そのことは
装置の容量を減少させ、且つ爾後のレベルの酸化物／相
互接続の形成のためにほぼ平坦な表面を発生させる。 【００２５】図１６において、本装置上にレジストマス
ク６２を形成し、それは、抵抗等の上の酸化物シリサイ
ド排除領域を保護すると共に、バイポーラトランジスタ
のエミッタ領域の側壁上の酸化物を保護する。次いで、
スペーサ除去エッチを行なって、ベースコンタクト２４
及びコレクタコンタクト１６の側壁から酸化物を除去
し、エミッタコンタクト２２上に酸化物側壁を残存させ
るが、ベースコンタクト及びコレクタコンタクトの側壁
上には残存させない。注意すべきことであるが、本明細
書においては、本発明を主にポリシリコンコンタクト層
の側壁から選択的に酸化物を除去するためにマスクを使
用することに関して説明しているが、例えば、本願出願
人の別の特許出願（代理人番号８３３２−２３２）に開
示される如く、Ｐ＋及びＮ＋コンタクトの選択的な成長
及びエッチングを使用することも可能である。 【００２６】次いで、図１６に示したマスクを除去し、
且つ図１７に示した如く、付加的ブランケット（一様）
Ｐ＋注入を行なう。この注入は、シリサイド排除酸化物
によって抵抗からマスクされており、且つ抵抗の端部及
び外因的ベース領域における濃度を増加させるべく作用
し、その際に究極的なシリサイド対シリコン／ポリシリ
コンコンタクト抵抗を減少させる。該注入は、約４０Ｋ
ｅＶにおいてＢＦ２を使用し、且つ露出表面において、
約１×１０１９乃至１×１０２０原子数／ｃｍ３のドー
パント濃度が得られ且つ約０．２５乃至０．３０ミクロ
ンの接合深さが得られる。次いで、最終的なアニールを
約１０５０℃の温度で約２０秒間の間行なう。迅速熱ア
ニール（ＲＴＡ）を使用するとドーパントの活性化が改
善され且つエミッタ下側の外因的ベースのエンクローチ
メント、即ち侵食が最小化される。 【００２７】図１８において、シリサイドプレクリーン
（予備クリーニング）ステップを行なって、シリサイド
化されるべき領域から酸化物を除去する。その後に、例
えばチタン等のような耐火性金属からなる耐火性金属層
６４を本装置の表面上に付着形成する。図１９に示した
如く、次いで、一番目のシリサイド反応ステップが実行
されて、露出されたシリコン／ポリシリコン上にＴｉＳ
ｉが形成される。次いで、余分のチタンが本装置から剥
離され、且つ二番目のシリサイド反応ステップをより高
い温度（例えば、８００℃）で実施し、それによりシリ
サイドのシート抵抗が減少される。これにより、ベース
コンタクト２４の上部部分及び側壁上にシリサイドスト
ラップ２６ａ及び２６ｃが残存され、該ストラップは、
更に、エミッタの側壁酸化物に到達する迄外因的単結晶
ベース領域の表面に沿って延在する。シリサイド２６ｂ
は、エミッタコンタクト２２の上表面上に残存されてお
り、それは一方の側壁から反対側の側壁へ延在してい
る。同様に、シリサイドストラップ２６ｄがコレクタコ
ンタクトの上表面上及び側壁上に形成されている。 【００２８】図２０は、コンタクト酸化物層３０を形成
する状態を示している。該酸化物層は、ＣＶＤ酸化物の
付着及び例えば米国特許第４，８０６，５０４号に記載
される如き公知の技術を使用してＳＯＧ（スピン・ガラ
ス）スピンコーティングによって形成される。その後
に、平坦化用のエッチバックを行なって本装置の表面を
平坦化させる。次いで、ＣＶＤキャップ酸化物を形成
し、且つ本装置のコンタクト領域を画定するためにコン
タクトマスクを形成する。 【００２９】図２１は、図１に示したコンタクト構成及
びその製造方法を示している。図２１において、タング
ステンを付着形成し且つプラズマエッチングによってエ
ッチバックしてタングステンプラグ６５を形成する。こ
のことは、２よりも大きなアスペクト比（高さ対幅）を
有するコンタクト／ビア（ｖｉａｓ）を形成することを
可能とし、従って必要とされるコンタクト寸法を減少さ
せ、且つ減少された容量に対してより厚い金属間酸化物
を使用することを可能とする。該表面の全体的な平坦性
が改善され、且つ金属のステップカバレッジ即ち段差被
覆の問題が除去される。その後に、ＡｌＳｉ（アルミニ
ウムシリコン）層２６を付着形成し且つエッチングして
第一層コンタクト金属を形成する。 【００３０】図２２は、図２に示したコンタクト構成を
形成する場合を示している。この実施例によれば、本装
置上にＴｉＷ層３４を形成し、次いでＡｌＳｉ（アルミ
ニウムシリコン）層３６を形成する。この２層金属相互
接続体は、シート抵抗の低い相互接続体を提供する。本
装置の上に金属マスクを形成して、金属コンタクトの領
域間のショートを除去し、且つ金属エッチを行なう。そ
の後に、逐次、酸化物の付着、コンタクト孔の形成、金
属の付着及び金属のエッチングを行なうことによって、
複数個の金属相互接続層（例えば、５つのレベルのメタ
リゼーション）を形成する。性能特性 上述した本発明の例示的なデバイスを実際に製造した。
該デバイス即ち装置は、所謂バードヘッドが減少されて
おり且つ１．０ミクロンの厚さのフィールド酸化膜に対
して最小の活性区域寸法が１．６ミクロンであるフィー
ルド酸化膜領域を有していた。共拡散エミッタ・ベース
分布は、狭い（７００Å）中性ベース幅を与えており、
Ｉｃｅｏ漏れ電流は無視可能であり６インチのウエハに
亘って一様性は良好であった。外因的ベース領域は、横
方向分布を有しており、それはエミッタポリシリコンに
対して自己整合されており、エミッタ下側の外因的ベー
スエンクローチメント（侵食）は最小とされている。ベ
ースポリシリコンからのスペーサ酸化物は、シリサイド
によって外因的ベース領域への直接的接続を与えるため
に選択的に除去した。このことは、外因的ベース区域を
減少させると共にベース抵抗を低下させることを可能と
する。Ｒｂ×ＣＪＣの積は約２５％減少されており、ゲ
ート遅延において１３％の減少が得られた。ポリシリコ
ン抵抗に関して高い公差が維持され、エンクローチメン
トを最小とし且つ端部効果変動を最小とすることによっ
て抵抗寸法が減少された。同様の値の拡散抵抗と結合さ
せた三個のポリシリコン抵抗は簡単化した回路設計及び
レイアウトを提供した。メタル１、メタル２及びメタル
３に対して、４ｆＦ／ｍｉｌのメタル容量は、６００μ
Ａスイッチング電流において１．０ｐＳ／ｍｉｌへ変換
され且つ２００μＡにおいて２．５ｐＳ／ｍｉｌへ変換
される。本プロセスは、ポリシリコン抵抗の３つの値の
場合、メタル４に対して１７個のマスクを必要とする。 【００３１】以下の表１は、このようにして製造した装
置の全体的な特性を示している。図２３は、０．８×
２．５μｍ２のエミッタを有する装置に対するガンメル
（Ｇｕｍｍｅｌ）プロットを示している。ほぼ理想的な
装置特性及び約１００のβ値が得られている。 【００３２】 当初は「ＡＳＰＥＣＴ−Ｉ」プロセス（２μｍ特徴寸
法）を使用して設計し且つ約６０００個の等価ゲートを
有する１６ビット乗算器を比較対象として使用し、本発
明を使用して設計の拡縮性能力をチェックした。レイア
ウトは、付加的なカスタムレイアウトを必要とすること
なしに、ソフトウエアの操作によって縮小された。最終
的なレイアウト面積は元の面積の４０％である。本発明
を使用して、２ワットにおいて８．３ｎｓの遅延が得ら
れた。これは、最初のレイアウトと比較して速度におい
て２５％の改善であり且つパワーにおいて５０％の改善
であって、パワー／遅延積のスケーリング即ち拡縮性と
一貫している。 【００３３】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明はこれら具体例にのみ限定さ
れるべきものではなく、本発明の技術的範囲を逸脱する
ことなしに種々の変形が可能であることは勿論である。
例えば、本発明をＭＯＳ装置又はバイポーラ装置とＭＯ
Ｓ装置の両方を有する構成体内に組込むことが可能であ
る。例えば、本発明をＢｉＣＭＯＳ構成内に組込むこと
も可能である。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づくバイポーラ装置の
概略断面図。 【図２】 本発明の別の実施例に基づくバイポーラ装置
の概略断面図。 【図３】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図４】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図５】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図６】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図７】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図８】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図９】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図１０】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１１】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１２】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１３】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１４】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１５】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１６】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１７】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１８】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１９】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図２０】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図２１】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図２２】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図２３】 本発明の一側面に基づいて製造された半導
体装置に対するガンメル（ｇｕｍｍｅｌ）プロットのグ
ラフ図。 【符号の説明】 ２ バイポーラトランジスタ ６ 埋込層 １０ フィールド酸化膜領域 １２ チャンネルストップ １８ ベース領域 ２０ コレクタ領域 ２２ エミッタ領域 ２６ シリサイド領域 ２８ 側壁酸化物領域
概略断面図。 【図２】 本発明の別の実施例に基づくバイポーラ装置
の概略断面図。 【図３】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図４】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図５】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図６】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図７】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図８】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図９】 本発明の一実施例に基づく半導体装置の製造
方法における一つのステップにおける概略断面図。 【図１０】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１１】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１２】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１３】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１４】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１５】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１６】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１７】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１８】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図１９】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図２０】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図２１】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図２２】 本発明の一実施例に基づく半導体装置の製
造方法における一つのステップにおける概略断面図。 【図２３】 本発明の一側面に基づいて製造された半導
体装置に対するガンメル（ｇｕｍｍｅｌ）プロットのグ
ラフ図。 【符号の説明】 ２ バイポーラトランジスタ ６ 埋込層 １０ フィールド酸化膜領域 １２ チャンネルストップ １８ ベース領域 ２０ コレクタ領域 ２２ エミッタ領域 ２６ シリサイド領域 ２８ 側壁酸化物領域
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 バムダッド バスターミ
アメリカ合衆国， カリフォルニア
94506，ダンビル， キル ラン ドライ
ブ 4254
(72)発明者 ジェームズ エル． ブークナイト
アメリカ合衆国， ワシントン 98374,
ピューヤラップ， サーティーセブンス
アベニュー サウスイースト 2208
(72)発明者 ジョージ イー． ガンスチョー
アメリカ合衆国， ワシントン 98374,
ピューヤラップ， トゥエンテイーファ
ースト ストリート サウスイースト
3502
(72)発明者 バンチャード デロング
アメリカ合衆国， ワシントン 98374,
ピューヤラップ， ワンハンドレッドサ
ーティース アベニュー コート イース
ト 11724
(72)発明者 ラジーバ ラーリ
アメリカ合衆国， ワシントン 98374,
ピューヤラップ， トゥエンティーファ
ースト ストリート サウスイースト
3404
(72)発明者 スティーブ エム． レイビガー
アメリカ合衆国， ワシントン 98338,
グラハム， ナインティーナインス ア
ベニュー イースト 25701
(72)発明者 クリス卜ファー エス． ブレイアー
アメリカ合衆国， ワシントン 98374,
ピューヤラップ， ワンハンドレッドサ
ーティース アベニュー コート イース
ト 11725
(72)発明者 リック シイ． ジェローム
アメリカ合衆国， ワシントン 98374,
ピューヤラップ， ワンハンドレッドサ
ーティーセコンド アベニュー コート
イースト 11817
(72)発明者 マダン ピィスワル
アメリカ合衆国， ワシントン 98374,
ピューヤラップ， ワンハンドレッドシ
クスティーンス ストリート コート イ
ースト 13514
(72)発明者 タッド デイビス
アメリカ合衆国， ワシントン 98374,
ピューヤラップ， サーティース アベ
ニュー サウスイースト 3014
(72)発明者 ビダ イルデレーム
アメリカ合衆国， ワシントン 98374,
ピューヤラップ， トゥエンティーファ
ースト ストリート サウスイースト
3703
(72)発明者 アリ イランマネッシュ
アメリカ合衆国， ワシントン 98023,
フェダー ウエイ， サウスウエスト
スリーハンドレッドフォーティーンス プ
ラザ 4224
Claims (1)
- 【特許請求の範囲】 【請求項１】 第一表面を持った半導体基板において活
性領域に隣接して分離酸化物領域を形成する方法におい
て、 （ａ）前記活性領域に亘って前記第一表面上に第一保護
領域を形成すると共に第一領域を露出させ、 （ｂ）前記第一領域において前記半導体基板をエッチン
グして側壁及び実質的に水平な領域を持った凹設領域を
形成し、 （ｃ）前記半導体基板上に絶縁領域を形成し、 （ｄ）前記絶縁領域を前記水平領域から実質的に除去す
るが前記側壁からは除去しないように前記絶縁領域をエ
ッチングし、 （ｅ）前記水平領域を酸化して前記基板内に分離酸化物
領域を形成する、上記各ステップを有することを特徴と
する方法。 【請求項２】 請求項１において、前記酸化ステップ
が、前記分離酸化物領域の表面が前記第一表面と実質的
に同一面となるのに充分な時間に亘って行なわれること
を特徴とする方法。 【請求項３】 請求項１において、前記第一保護領域が
窒化シリコンと二酸化シリコンとを有することを特徴と
する方法。 【請求項４】 請求項１において、前記第一保護領域が
窒化シリコンによって重畳された酸化物を有することを
特徴とする方法。 【請求上５】 請求項１において、前記絶縁領域が窒化
シリコンによって重畳された酸化物であることを特徴と
する方法。 【請求項６】 請求項１において、前記第一保護領域を
形成するステップが、更に、 （ａ）前記表面上に保護物質層を形成し、 （ｂ）前記活性領域に亘って前記保護物質上にマスクを
形成し、 （ｃ）前記半導体基板をエッチングする、上記各ステッ
プを有することを特徴とする方法。 【請求項７】 バイポーラトランジスタ用のべース領域
を形成する方法において、 （ａ）基板上に第一導電型の単結晶領域を設け、 （ｂ）前記単結晶領域上に多結晶層を形成し、尚前記多
結晶層の少なくとも一部は第二導電型のドーパントでド
ープされており、 （ｃ）前記単結晶領域内に第二導電型のドーパントを拡
散させて前記単結晶領域内にベース領域を形成する、上
記各ステップを有することを特徴とする方法。 【請求項８】 請求項７において、前記単結晶領域がエ
ピタキシャルシリコン領域であり、且つ前記多結晶領域
がポリシリコン領域であることを特徴とする方法。 【請求項９】 請求項７において、更に、前記多結晶領
域の第二部分を第一導電型のドーパントでドープするス
テップを有しており、前記部分がバイポーラトランジス
タのエミッタを形成することを特徴とする方法。 【請求項１０】 請求項９において、前記多結晶領域を
ドーピントするステップが、前記多結晶領域の実質的に
全てを第二導電型のドーパントでドーピングするステッ
プであり、且つ前記エミッタ領域を形成するステップが
前記多結晶シリコンを第一導電型へ補償することを特徴
とする方法。 【請求項１１】 請求項９において、更に、前記多結晶
領域の第二領域を第二導電型へドーピングするステップ
を有しており、前記第二領域がバイポーラトランジスタ
のベースコンタクトを形成することを特徴とする方法。 【請求項１２】 請求項９において、更に、前記多結晶
領域の第三領域を第一導電型のドーパントでドーピング
するステップを有しており、前記第三領域がバイポーラ
トランジスタのコレクタコンタクトとを有することを特
徴とする方法。 【請求項１３】 請求項７において、前記多結晶領域を
ドーピングするステップが軽度にドープした領域の抵抗
を同時的に形成することを特徴とする方法。 【請求項１４】 請求項７において、前記多結晶領域を
第二導電型のドーパントでドーピングするステップが、
前記単結晶領域内において約１×１０１８原子数／ｃｍ
３未満の正味のドーパント濃度を与えることを特徴とす
る方法。 【請求項１５】 請求項７において、前記バイポーラト
ランジスタの接合深さが約０．２５ミクロン未満である
ことを特徴とする方法。 【請求項１６】 請求項７において、更に、第二導電型
のドーパントを注入するステップを有しており、前記注
入ステップが前記べース内に低抵抗領域を形成し、前記
低抵抗領域が前記エミッタと整合されていることを特徴
とする方法。 【請求項１７】 請求項７において、更に、前記エミッ
タを画定するために前記多結晶領域をマスキングし且つ
エッチングするステップを有しており、前記エッチング
ステップが前記エミッタの接合深さよりも大きな深さへ
前記多結晶領域を介して前記単結晶領域内へエッチング
することを特徴とする方法。 【請求項１８】 バイポーラトランジスタにおいて、 （ａ）基板上に第一導電型のエミッタ領域が設けられて
おり、 （ｂ）前記エミッタ領域の下側で前記基板内に第二導電
型のベース領域が設けられており、前記ベース領域は前
記エミッタとコンタクトし且つ前記エミッタの側壁間で
第一領域において第一厚さを有するとと共に第二領域に
おいて第二厚さを有しており、前記第一厚さが前記第二
厚さよりも小さく、前記べース領域内の第二導電型のド
ーパントが前記エミッタの多結晶シリコンから拡散され
て前記エミッタの下側に浅い接合を形成すると共に前記
エミッタに隣接して深い接合を形成しており、 （ｃ）前記ベース領域とコンタクトして第一導電型のコ
レクタ領域が形成されている、ことを特徴とするバイポ
ーラトランジスタ。 【請求項１９】 バイポーラトランジスタにおいて、 （ａ）基板上に第一導電型のエミッタ領域が形成されて
おり、 （ｂ）前記エミッタ領域の下側で且つ前記エミッタ領域
とコンタクトして前記基板内にベース領域が設けられて
おり、前記ベース領域は前記エミッタの側壁間で第一領
域内に第一ドーパント濃度を有すると共に第二領域にお
いて第二ドーパント濃度を有しており、前記第一ドーパ
ント濃度は前記第二ドーパント濃度よりも低く、前記ベ
ース領域のドーパントは前記エミッタ下側において前記
エミッタから拡散されると共に前記エミッタに隣接した
領域において少なくとも部分的に注入されたものであ
り、 （ｃ）前記ベース領域とコンタクトしてコレクタが設け
られている、ことを特徴とするバイポーラトランジス
タ。 【請求項２０】 請求項１８において、前記第一領域が
第一ドーパント濃度を有しており、且つ前記第二領域が
第二ドーパント濃度を有しており、前記第二ドーパント
濃度が前記第一ドーパント濃度よりも大きいことを特徴
とするバイポーラトランジスタ。 【請求項２１】 請求項１８において、前記第一厚さが
約１０００乃至１２００Åの間であることを特徴とする
バイポーラトランジスタ。 【請求項２２】 請求項２１において、前記第二厚さが
約０．２０乃至０．２５ミクロンの間であることを特徴
とするバイポーラトランジスタ。 【請求項２３】 請求項２０において、前記第一ドーパ
ント濃度が約１×１０１６乃至１×１０１７原子数／ｃ
ｍ３の間であることを特徴とするバイポーラトランジス
タ。 【請求項２４】 請求項２０において、前記第一厚さが
約４０００Åであり且つ前記第一ドーパント濃度が約１
×１０１６原子数／ｃｍ３であることを特徴とするバイ
ポーラトランジスタ。 【請求項２５】 請求項１８において、前記エミッタ領
域がポリシリコンを有しており且つ前記ベース領域がエ
ピタキシャル単結晶シリコンを有していることを特徴と
するバイポーラトランジスタ。 【請求項２６】 請求項１８において、前記第二領域の
表面が前記エミッタ及び前記第一領域の間の接合レベル
の下側であることを特徴とするバイポーラトランジス
タ。 【請求項２７】 エミッタ領域とベース領域とコレクタ
領域とを持ったバイポーラトランジスタを製造する方法
において、 （ａ）第一表面を持ったシリコン基板上に第一領域にお
いて第一導電型のドーパントを注入し、尚前記第一領域
は前記コレクタの一部を形成し、 （ｂ）前記第一表面上にエピタキシャルシリコン層を形
成し、尚前記エピタキシャルシリコン層は第一導電型へ
ドープされており、 （ｃ）前記エピタキシャルシリコン層上に第一酸化物層
を形成し、 （ｄ）前記第一酸化物層上に第一窒化物層を形成し、 （ｅ）前記第一窒化物層をマスクして前記ベース領域と
コレクタシンク領域とを画定し、 （ｆ）前記第一窒化物層上で前記マスクによって保護さ
れていない領域において前記エピタキシャルシリコン層
をエッチングして実質的に水平な表面と側壁とを持った
凹所を前記エピタキシャルシリコン層内に形成し、 （ｇ）前記第一窒化物層上の前記マスクを除去し、 （ｈ）前記基板上に第二酸化物層を形成し、 （ｉ）前記第二酸化物層上に第二窒化物層を形成すると
共に前記第二窒化物層上に第三窒化物層を形成し、 （ｊ）マスクなしで前記酸化物層及び窒化物層をエッチ
ングして前記水平表面から酸化物及び第二窒化物を除去
するが前記側壁及び前記ベース及びコレクタ領域からは
除去せず、 （ｋ）前記水平表面を酸化させてフィールド酸化物領域
を形成し、 （ｌ）第一導電型のドーパントで前記シンクを高度にド
ーピングし、 （ｍ）前記基板上にポリシリコン層を形成し、 （ｎ）第二導電型のドーパントを前記ポリシリコン層内
に注入し、 （ｏ）前記第二導電型のドーパントを前記ベース領域内
に拡散させ、 （ｐ）前記ベース領域に亘って前記ポリシリコン領域の
少なくとも一部の中に第一導電型のドーパントを注入し
て第一導電型のエミッタコンタクト領域を形成し、 （ｑ）前記ポリシリコン領域をエッチングしてエミッタ
コンタクトとベースコンタクトとシンクコンタクトとを
形成し、 （ｒ）前記エミッタコンタクトとベースコンタクトとの
間のベース領域においてドーパント濃度を増加させるた
めに第二導電型のドーパントを注入し、 （ｓ）前記エミッタコンタクトの側壁上に酸化物を形成
し、 （ｔ）本装置の上表面に沿ってシリコンの露出領域上に
金属シリサイドを形成し、尚前記金属シリサイドは前記
酸化物側壁に至る迄前記ベース領域の上表面に沿って延
在させ、 （ｕ）本装置上にコンタクト孔を持った酸化物層を形成
し、 （ｖ）前記孔をタングステンで充填し、 （ｗ）前記酸化物層上にアルミニウムシリコンコンタク
ト層を形成する、上記各ステップを有することを特徴と
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/503,498 US5139961A (en) | 1990-04-02 | 1990-04-02 | Reducing base resistance of a bjt by forming a self aligned silicide in the single crystal region of the extrinsic base |
| US503498 | 1990-04-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06342802A true JPH06342802A (ja) | 1994-12-13 |
Family
ID=24002342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3144277A Pending JPH06342802A (ja) | 1990-04-02 | 1991-04-02 | 高性能半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5139961A (ja) |
| EP (1) | EP0450500B1 (ja) |
| JP (1) | JPH06342802A (ja) |
| KR (1) | KR100196085B1 (ja) |
| DE (1) | DE69129379T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289024A (en) * | 1990-08-07 | 1994-02-22 | National Semiconductor Corporation | Bipolar transistor with diffusion compensation |
| US5462894A (en) * | 1991-08-06 | 1995-10-31 | Sgs-Thomson Microelectronics, Inc. | Method for fabricating a polycrystalline silicon resistive load element in an integrated circuit |
| WO1993016494A1 (en) * | 1992-01-31 | 1993-08-19 | Analog Devices, Inc. | Complementary bipolar polysilicon emitter devices |
| US5358883A (en) * | 1992-02-03 | 1994-10-25 | Motorola, Inc. | Lateral bipolar transistor |
| US5387813A (en) * | 1992-09-25 | 1995-02-07 | National Semiconductor Corporation | Transistors with emitters having at least three sides |
| JP3343968B2 (ja) * | 1992-12-14 | 2002-11-11 | ソニー株式会社 | バイポーラ型半導体装置およびその製造方法 |
| US5389552A (en) * | 1993-01-29 | 1995-02-14 | National Semiconductor Corporation | Transistors having bases with different shape top surfaces |
| DE69402221T2 (de) * | 1993-01-29 | 1997-08-14 | Nat Semiconductor Corp | Bipolartransistoren und deren Herstellungsverfahren |
| US5312764A (en) * | 1993-05-28 | 1994-05-17 | Motorola, Inc. | Method of doping a semiconductor substrate |
| US5389553A (en) * | 1993-06-30 | 1995-02-14 | National Semiconductor Corporation | Methods for fabrication of transistors |
| US5451546A (en) * | 1994-03-10 | 1995-09-19 | National Semiconductor Corporation | Masking method used in salicide process for improved yield by preventing damage to oxide spacers |
| US5548158A (en) * | 1994-09-02 | 1996-08-20 | National Semiconductor Corporation | Structure of bipolar transistors with improved output current-voltage characteristics |
| JP3518122B2 (ja) * | 1996-01-12 | 2004-04-12 | ソニー株式会社 | 半導体装置の製造方法 |
| US6329703B1 (en) * | 1998-02-25 | 2001-12-11 | Infineon Technologies Ag | Contact between a monocrystalline silicon region and a polycrystalline silicon structure and method for producing such a contact |
| US20100213507A1 (en) * | 2009-02-20 | 2010-08-26 | Ching-Chung Ko | Lateral bipolar junction transistor |
| US8674454B2 (en) * | 2009-02-20 | 2014-03-18 | Mediatek Inc. | Lateral bipolar junction transistor |
| US7897995B2 (en) * | 2009-04-07 | 2011-03-01 | Mediatek Inc. | Lateral bipolar junction transistor with reduced base resistance |
| US7932581B2 (en) * | 2009-05-12 | 2011-04-26 | Mediatek Inc. | Lateral bipolar junction transistor |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3955269A (en) * | 1975-06-19 | 1976-05-11 | International Business Machines Corporation | Fabricating high performance integrated bipolar and complementary field effect transistors |
| US4507847A (en) * | 1982-06-22 | 1985-04-02 | Ncr Corporation | Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor |
| JPS58225663A (ja) * | 1982-06-23 | 1983-12-27 | Toshiba Corp | 半導体装置の製造方法 |
| US4498227A (en) * | 1983-07-05 | 1985-02-12 | Fairchild Camera & Instrument Corporation | Wafer fabrication by implanting through protective layer |
| US4536945A (en) * | 1983-11-02 | 1985-08-27 | National Semiconductor Corporation | Process for producing CMOS structures with Schottky bipolar transistors |
| US4538343A (en) * | 1984-06-15 | 1985-09-03 | Texas Instruments Incorporated | Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking |
| US4609568A (en) * | 1984-07-27 | 1986-09-02 | Fairchild Camera & Instrument Corporation | Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes |
| US4764480A (en) * | 1985-04-01 | 1988-08-16 | National Semiconductor Corporation | Process for making high performance CMOS and bipolar integrated devices on one substrate with reduced cell size |
| JPS6252963A (ja) * | 1985-09-02 | 1987-03-07 | Fujitsu Ltd | バイポ−ラトランジスタの製造方法 |
| KR910002831B1 (ko) * | 1986-04-23 | 1991-05-06 | 아메리칸 텔리폰 앤드 텔레그라프 캄파니 | 반도체 소자 제조공정 |
| JPS62290173A (ja) * | 1986-06-09 | 1987-12-17 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPH01140761A (ja) * | 1987-11-27 | 1989-06-01 | Nec Corp | 半導体装置 |
| US4857476A (en) * | 1988-01-26 | 1989-08-15 | Hewlett-Packard Company | Bipolar transistor process using sidewall spacer for aligning base insert |
| US4946798A (en) * | 1988-02-09 | 1990-08-07 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit fabrication method |
| US4902633A (en) * | 1988-05-09 | 1990-02-20 | Motorola, Inc. | Process for making a bipolar integrated circuit |
| JPH0744186B2 (ja) * | 1989-03-13 | 1995-05-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US4965221A (en) * | 1989-03-15 | 1990-10-23 | Micron Technology, Inc. | Spacer isolation method for minimizing parasitic sidewall capacitance and creating fully recessed field oxide regions |
-
1990
- 1990-04-02 US US07/503,498 patent/US5139961A/en not_active Expired - Lifetime
-
1991
- 1991-03-28 EP EP91104938A patent/EP0450500B1/en not_active Expired - Lifetime
- 1991-03-28 DE DE69129379T patent/DE69129379T2/de not_active Expired - Fee Related
- 1991-04-01 KR KR1019910005224A patent/KR100196085B1/ko not_active IP Right Cessation
- 1991-04-02 JP JP3144277A patent/JPH06342802A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69129379T2 (de) | 1998-12-17 |
| EP0450500A3 (en) | 1994-05-18 |
| EP0450500A2 (en) | 1991-10-09 |
| DE69129379D1 (de) | 1998-06-18 |
| EP0450500B1 (en) | 1998-05-13 |
| KR100196085B1 (ko) | 1999-06-15 |
| KR910019143A (ko) | 1991-11-30 |
| US5139961A (en) | 1992-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4160991A (en) | High performance bipolar device and method for making same | |
| US4236294A (en) | High performance bipolar device and method for making same | |
| JPH06342802A (ja) | 高性能半導体装置及びその製造方法 | |
| EP0083089A2 (en) | Process for forming self-aligned metallization patterns for semiconductor devices | |
| JPH0376576B2 (ja) | ||
| JPS6318673A (ja) | 半導体装置の製法 | |
| US4853342A (en) | Method of manufacturing semiconductor integrated circuit device having transistor | |
| JPH0630359B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| US5443994A (en) | Method of fabricating a semiconductor device having a borosilicate glass spacer | |
| JPH0241170B2 (ja) | ||
| US5686322A (en) | Process for doping two levels of a double poly bipolar transistor after formation of second poly layer | |
| US5242854A (en) | High performance semiconductor devices and their manufacture | |
| US6750528B2 (en) | Bipolar device | |
| JPS5974668A (ja) | 集積回路接点構造体 | |
| JP3207883B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JPH0529603A (ja) | 半導体装置の製造方法 | |
| JPH0155585B2 (ja) | ||
| JPH03163832A (ja) | 半導体装置 | |
| JPS627704B2 (ja) | ||
| JP2000323665A (ja) | 半導体装置の製法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JP3063832B2 (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) | ||
| JPH0434923A (ja) | 半導体装置およびその製造方法 |