JPH0376576B2 - - Google Patents
Info
- Publication number
- JPH0376576B2 JPH0376576B2 JP58137950A JP13795083A JPH0376576B2 JP H0376576 B2 JPH0376576 B2 JP H0376576B2 JP 58137950 A JP58137950 A JP 58137950A JP 13795083 A JP13795083 A JP 13795083A JP H0376576 B2 JPH0376576 B2 JP H0376576B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- layer
- silicon
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 30
- 229910021332 silicide Inorganic materials 0.000 claims description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 239000000377 silicon dioxide Substances 0.000 claims description 28
- 235000012239 silicon dioxide Nutrition 0.000 claims description 28
- 239000003870 refractory metal Substances 0.000 claims description 23
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 150000002739 metals Chemical class 0.000 description 8
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 6
- -1 boron ions Chemical class 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000008280 chlorinated hydrocarbons Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28537—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は金属珪化物接点を用いる集積回路及び
その製造方法に係る。
その製造方法に係る。
［背景技術］
モリブデン珪化物、タンタル珪化物等の金属珪
化物が集積回路（IC）構造体において用いられ
ているが、金属珪化物層の大きな利点はこれらの
抵抗率が非常に低い点にある。その結果として、
LSIデバイスにおいて用いられる他の金属（メタ
ラージイ）よりも線幅を細くする事が可能であ
る。
化物が集積回路（IC）構造体において用いられ
ているが、金属珪化物層の大きな利点はこれらの
抵抗率が非常に低い点にある。その結果として、
LSIデバイスにおいて用いられる他の金属（メタ
ラージイ）よりも線幅を細くする事が可能であ
る。
デイジタル的及びアナログ的な応用面におい
て、バイポーラ技術に基くICの重要性はよく知
られているところである。IC応用例において、
２つの重要なトラジスタ特性は電流利得β及び利
得帯域幅周波数ftである。これらの２つの量の最
大化が極めて望ましい。更に、電流利得βもしく
は利得帯域幅周波数ftを犠牲にする事なくベース
抵抗を最小にする事もまた非常に望ましい事であ
る。
て、バイポーラ技術に基くICの重要性はよく知
られているところである。IC応用例において、
２つの重要なトラジスタ特性は電流利得β及び利
得帯域幅周波数ftである。これらの２つの量の最
大化が極めて望ましい。更に、電流利得βもしく
は利得帯域幅周波数ftを犠牲にする事なくベース
抵抗を最小にする事もまた非常に望ましい事であ
る。
β及びftの最大化はとりわけトランジスタのイ
ントリンシツク（intrinsic）・ベース幅即ちエミ
ツタ直下のベース領域の幅を最小にする事によつ
て行なわれる。このプロセスにおいては、イント
リンシツク・ベース抵抗が望ましくない程度にま
で大きくなる事はいうまでもない。現在の製造技
術レベルによつて許容される最小値に水平エミツ
タ幅を維持することによつてイントリンシツク・
ベース抵抗をできる限り小さくする試みがなされ
ている。従来のトランジスタにおいてはベース抵
抗は更に同様に重要なエクストリンシツク
（extrinsic）成分を有する。これはベース・オー
ミツク接点の位置及びイントリンシツク・ベース
領域の端部の間の距離が比較的大きいことによつ
て生じる。
ントリンシツク（intrinsic）・ベース幅即ちエミ
ツタ直下のベース領域の幅を最小にする事によつ
て行なわれる。このプロセスにおいては、イント
リンシツク・ベース抵抗が望ましくない程度にま
で大きくなる事はいうまでもない。現在の製造技
術レベルによつて許容される最小値に水平エミツ
タ幅を維持することによつてイントリンシツク・
ベース抵抗をできる限り小さくする試みがなされ
ている。従来のトランジスタにおいてはベース抵
抗は更に同様に重要なエクストリンシツク
（extrinsic）成分を有する。これはベース・オー
ミツク接点の位置及びイントリンシツク・ベース
領域の端部の間の距離が比較的大きいことによつ
て生じる。
エミツタを包囲するエクストリンシツク・ベー
ス領域が存在することによつて望ましくない結果
を生じる。一つの結果はエミツタ・ベース側壁接
合キヤパシタンスが存在することである。エミツ
タを包囲するエクストリンシツク・ベース領域に
よつて生じる他の好ましくない結果は、エミツ
タ・ベース接合の順方向バイアス状態におけるエ
ミツタによつて注入された電子の一部がベース・
コレクタ接合に達する前にエクストリンシツク・
ベース領域内を長距離移動しなければならない点
にある。これらの不利点は、従来技術において
は、エミツタ・ベース接合深さを小さくすること
によつて最小にする試みがなされてきた。
ス領域が存在することによつて望ましくない結果
を生じる。一つの結果はエミツタ・ベース側壁接
合キヤパシタンスが存在することである。エミツ
タを包囲するエクストリンシツク・ベース領域に
よつて生じる他の好ましくない結果は、エミツ
タ・ベース接合の順方向バイアス状態におけるエ
ミツタによつて注入された電子の一部がベース・
コレクタ接合に達する前にエクストリンシツク・
ベース領域内を長距離移動しなければならない点
にある。これらの不利点は、従来技術において
は、エミツタ・ベース接合深さを小さくすること
によつて最小にする試みがなされてきた。
米国特許第4195307号明細書及び
IBMTechnical Disclosure Bulletin、Vol.11、
No.12、May 1969 pp.1690〜1691には上記の側部
注入（side injection）の問題を解決するための
技術が開示されている。これらの文献において
は、エツチングを用いてメサ・エミツタ構造体を
形成する解決法が用いられる。適当な誘電材を用
いるパツシベーシヨンによつてそのメサ・エミツ
タの側部が覆われる。ベース領域はメサ・エミツ
タの下方からメサ領域を包囲する領域まで伸びて
いる。従つて、エミツタ・ベース接合は実質的に
１つの面内にあつて、換言すると、実質的に側壁
成分を有していない。これらの構造体を形成する
プロセスは側部注入の問題を回避するのには有効
であるが複雑である。
IBMTechnical Disclosure Bulletin、Vol.11、
No.12、May 1969 pp.1690〜1691には上記の側部
注入（side injection）の問題を解決するための
技術が開示されている。これらの文献において
は、エツチングを用いてメサ・エミツタ構造体を
形成する解決法が用いられる。適当な誘電材を用
いるパツシベーシヨンによつてそのメサ・エミツ
タの側部が覆われる。ベース領域はメサ・エミツ
タの下方からメサ領域を包囲する領域まで伸びて
いる。従つて、エミツタ・ベース接合は実質的に
１つの面内にあつて、換言すると、実質的に側壁
成分を有していない。これらの構造体を形成する
プロセスは側部注入の問題を回避するのには有効
であるが複雑である。
米国特許第4209349号明細書等は細い寸法（例
えばサブ・マイクロメータ程度）の領域をシリコ
ン本体上に形成する方法を開示している。それら
米国特許等は全てシリコン本体上にほぼ水平な表
面及び垂直な表面を形成し、これらの面の両方に
非常に細い寸法の層を形成することを開示してい
る。次にこの層に対して、水平層を実質的に除去
し、垂直等をほぼそのままに残す様に反応性イオ
ン・エツチングの様な異方性エツチング・プロセ
スを適用する。垂直層の寸法は付着された層の元
の厚さに依存して調整される。この様にして、構
造体の側壁部に非常に細い寸法のパツシベート層
を形成することができる。
えばサブ・マイクロメータ程度）の領域をシリコ
ン本体上に形成する方法を開示している。それら
米国特許等は全てシリコン本体上にほぼ水平な表
面及び垂直な表面を形成し、これらの面の両方に
非常に細い寸法の層を形成することを開示してい
る。次にこの層に対して、水平層を実質的に除去
し、垂直等をほぼそのままに残す様に反応性イオ
ン・エツチングの様な異方性エツチング・プロセ
スを適用する。垂直層の寸法は付着された層の元
の厚さに依存して調整される。この様にして、構
造体の側壁部に非常に細い寸法のパツシベート層
を形成することができる。
［発明の目的］
本発明の目的は、隣接するデバイスへの電路を
短くし且つ通常の単なる表面接点よりもシリコン
に接触する接点の全表面積を大きくする側部成分
を有する、シリコン半導体デバイスに対する高度
に導電性の金属珪化物接点を提供する事である。
短くし且つ通常の単なる表面接点よりもシリコン
に接触する接点の全表面積を大きくする側部成分
を有する、シリコン半導体デバイスに対する高度
に導電性の金属珪化物接点を提供する事である。
本発明の他の目的は、高度に導電性の側部接点
成分を有するバイポーラ・トランジスタのベース
接点を簡単なプロセスで形成しうる高密度且つ高
性能のバイポーラICを提供することである。
成分を有するバイポーラ・トランジスタのベース
接点を簡単なプロセスで形成しうる高密度且つ高
性能のバイポーラICを提供することである。
本発明の更に他の目的は、エミツタ領域を包囲
するエクストリンシツク・ベース領域に対して金
属珪化物接点を用い、ベース接点が側部接点成分
を有することによつて高度に導電性の、実質上側
部注入のない高性能バイポーラ・トランジスタを
提供することである。
するエクストリンシツク・ベース領域に対して金
属珪化物接点を用い、ベース接点が側部接点成分
を有することによつて高度に導電性の、実質上側
部注入のない高性能バイポーラ・トランジスタを
提供することである。
［発明の概要］
種々のシリコン半導体デバイスのうちの殆ど全
てのデバイスに対して広範な適用性を有するシリ
コン・デバイスに対する金属珪化物接点を説明す
る。側部成分を有するこの接点は特にバイポー
ラ・トランジスタのベース接点に用いると有利で
ある。しかしながら、Ｐ＋、Ｎ＋、Ｐ、Ｎ、Ｐ
−、Ｎ−等の種々の導電型の領域にその接点を設
けることができる。更にその接点はオーミツク接
点あるいはシヨツトキー接点にする事が可能であ
る。
てのデバイスに対して広範な適用性を有するシリ
コン・デバイスに対する金属珪化物接点を説明す
る。側部成分を有するこの接点は特にバイポー
ラ・トランジスタのベース接点に用いると有利で
ある。しかしながら、Ｐ＋、Ｎ＋、Ｐ、Ｎ、Ｐ
−、Ｎ−等の種々の導電型の領域にその接点を設
けることができる。更にその接点はオーミツク接
点あるいはシヨツトキー接点にする事が可能であ
る。
側部成分を有する高導電性のベース接点を設け
たバイポーラ・トランジスタICについて説明す
る。そのICは単結晶シリコン本体において相互
に電気的に分離した複数個のバイポーラ・トラン
ジスタを含んでいる。各トランジスタはエミツタ
領域及びベース領域（エクストリンシツク領域及
びイントリンシツク領域を含む）を有している。
エクストリンシツク領域は半導体本体におけるエ
ミツタ領域を包囲している。イントリンシツク・
ベース領域はエミツタ領域内で接合を形成する。
エミツタ領域に対して多結晶シリコンのオーミツ
ク接点が設けられる。エクストリンシツク・ベー
ス領域に対して耐火金属珪化物のオーミツク接点
が設けられ、該接点がエミツタ領域を包囲した状
態が呈せられる。絶縁体障壁によつて、多結晶シ
リコン接点を金属珪化物接点から隔離する。金属
珪化物の接点は、その側端部及び底部がエクスト
リンシツク・ベース領域と接触する様に、シリコ
ン本体内部まで伸びている。この側部接点成分に
よつてこの接点及びエミツタ−ベース接合の間の
電路が短縮される。
たバイポーラ・トランジスタICについて説明す
る。そのICは単結晶シリコン本体において相互
に電気的に分離した複数個のバイポーラ・トラン
ジスタを含んでいる。各トランジスタはエミツタ
領域及びベース領域（エクストリンシツク領域及
びイントリンシツク領域を含む）を有している。
エクストリンシツク領域は半導体本体におけるエ
ミツタ領域を包囲している。イントリンシツク・
ベース領域はエミツタ領域内で接合を形成する。
エミツタ領域に対して多結晶シリコンのオーミツ
ク接点が設けられる。エクストリンシツク・ベー
ス領域に対して耐火金属珪化物のオーミツク接点
が設けられ、該接点がエミツタ領域を包囲した状
態が呈せられる。絶縁体障壁によつて、多結晶シ
リコン接点を金属珪化物接点から隔離する。金属
珪化物の接点は、その側端部及び底部がエクスト
リンシツク・ベース領域と接触する様に、シリコ
ン本体内部まで伸びている。この側部接点成分に
よつてこの接点及びエミツタ−ベース接合の間の
電路が短縮される。
前記のバイポーラ・トランジスタICは側部エ
ミツタ注入を減じる事によつてその性能を向上さ
せることができる。これは、メサ・エミツタを形
成し、該メサを包囲する絶縁体障壁部を設けるこ
とによつて達成される。前述のバイポーラ構造体
の全ての他の素子が、側部接点の利点が維持され
るように用いられる。
ミツタ注入を減じる事によつてその性能を向上さ
せることができる。これは、メサ・エミツタを形
成し、該メサを包囲する絶縁体障壁部を設けるこ
とによつて達成される。前述のバイポーラ構造体
の全ての他の素子が、側部接点の利点が維持され
るように用いられる。
バイポーラ・トランジスタの各々において耐火
金属珪化物ベース接点を有する前述のバイポーラ
IC構造体を作るためのプロセスを説明する。サ
ブコレクタ領域を有するシリコン半導体本体を準
備する。単結晶シリコンの一主要表面領域は他の
その様な領域から誘電体によつて分離される。バ
イポーラ・トランジスタを含む様に設計された各
シリコン分離領域のエミツタ−ベース部としてコ
レクタ・リーチスルー部とに間の誘電分離を設け
ることが好ましい。多結晶シリコンの層及び絶縁
体の層を順次多結晶シリコンの主表面上に付着す
る。絶縁体は二酸化シリコン及び窒化シリコンを
この順に積層した複合層であることが好ましい。
ベース接点領域となるべき部分において単結晶シ
リコン表面まで開孔を形成するために多結晶シリ
コン及び絶縁体の層の部分を除去し、所定のエミ
ツタ領域の部分を覆う層を残す。バイポーラ・ト
ランジスタのエクストリンシツク・ベース領域を
これらの開孔を介して形成する。開孔の側壁部に
コンフオーマルな（形状に沿つた）絶縁層を形成
する。主表面上に耐火金属の層を付着し、ベース
接点となるべく指定された単結晶シリコンの部分
に耐火金属が直接に接触する部分において、耐火
金属の珪化物を形成するに十分な温度までその構
造体を加熱する。絶縁層上の未反応耐火金属は化
学エツチングによつて除去する。耐火金属珪化物
の表面を酸化して二酸化珪素層を形成する。これ
らの工程の結果、金属珪化物の接点はシリコン本
体の主表面よりも下になり、側部成分を有するこ
とになる。指定したエミツタ部の上の多結晶シリ
コン層を覆う絶縁体層を除去するために反応性イ
オン・エツチングを用いる。これによつて耐火金
属珪化物の上に二酸化シリコンの層が残される。
エミツタ領域は多結晶シリコン層にイオン注入を
行ない、該層からのトライブ・インでもつて形成
するのが好ましい。イントリンシツク・ベース領
域は、多結晶シリコン層の付着前において、ある
いは多結晶シリコン領域へのイオン注入及び該領
域からのドライブ・インによるエミツタ領域の形
成前において、プロセスの初期の段階で形成する
ことができる。次に、バイポーラ・トランジスタ
の成分に対して電気的接点を設ける。
金属珪化物ベース接点を有する前述のバイポーラ
IC構造体を作るためのプロセスを説明する。サ
ブコレクタ領域を有するシリコン半導体本体を準
備する。単結晶シリコンの一主要表面領域は他の
その様な領域から誘電体によつて分離される。バ
イポーラ・トランジスタを含む様に設計された各
シリコン分離領域のエミツタ−ベース部としてコ
レクタ・リーチスルー部とに間の誘電分離を設け
ることが好ましい。多結晶シリコンの層及び絶縁
体の層を順次多結晶シリコンの主表面上に付着す
る。絶縁体は二酸化シリコン及び窒化シリコンを
この順に積層した複合層であることが好ましい。
ベース接点領域となるべき部分において単結晶シ
リコン表面まで開孔を形成するために多結晶シリ
コン及び絶縁体の層の部分を除去し、所定のエミ
ツタ領域の部分を覆う層を残す。バイポーラ・ト
ランジスタのエクストリンシツク・ベース領域を
これらの開孔を介して形成する。開孔の側壁部に
コンフオーマルな（形状に沿つた）絶縁層を形成
する。主表面上に耐火金属の層を付着し、ベース
接点となるべく指定された単結晶シリコンの部分
に耐火金属が直接に接触する部分において、耐火
金属の珪化物を形成するに十分な温度までその構
造体を加熱する。絶縁層上の未反応耐火金属は化
学エツチングによつて除去する。耐火金属珪化物
の表面を酸化して二酸化珪素層を形成する。これ
らの工程の結果、金属珪化物の接点はシリコン本
体の主表面よりも下になり、側部成分を有するこ
とになる。指定したエミツタ部の上の多結晶シリ
コン層を覆う絶縁体層を除去するために反応性イ
オン・エツチングを用いる。これによつて耐火金
属珪化物の上に二酸化シリコンの層が残される。
エミツタ領域は多結晶シリコン層にイオン注入を
行ない、該層からのトライブ・インでもつて形成
するのが好ましい。イントリンシツク・ベース領
域は、多結晶シリコン層の付着前において、ある
いは多結晶シリコン領域へのイオン注入及び該領
域からのドライブ・インによるエミツタ領域の形
成前において、プロセスの初期の段階で形成する
ことができる。次に、バイポーラ・トランジスタ
の成分に対して電気的接点を設ける。
上記のプロセスにおいてエミツタ側部注入を克
服する事が望ましいならば、指定されたエクスト
リンシツク・ベース領域において多結晶シリコン
の層及び絶縁体の層の部分を除去し、単結晶シリ
コン本体をエツチングにより部分的に除去する。
側部エミツタ注入を克服するために、メサ・エミ
ツタ構造体まわりの側壁絶縁体を形成すべく前述
のプロセスを続行させる。
服する事が望ましいならば、指定されたエクスト
リンシツク・ベース領域において多結晶シリコン
の層及び絶縁体の層の部分を除去し、単結晶シリ
コン本体をエツチングにより部分的に除去する。
側部エミツタ注入を克服するために、メサ・エミ
ツタ構造体まわりの側壁絶縁体を形成すべく前述
のプロセスを続行させる。
［実施例］
第１図において、単結晶シリコンのＰ−基板２
０にサブコレクタＮ＋拡散領域２１が設けられ
る。次に基板の上にエピタキシヤルＮ層２２が成
長される。これらのプロセスは例えばNPNバイ
ポーラ・トランジスタを形成する標準的なプロセ
スである。基板は１ないし20Ω−cmのオーダーの
抵抗をもつ＜100＞シリコン・ウエハがその典型
例である。サブコレクタ拡散領域は例えばヒ素を
約1020原子／cm3の表面濃度となる様に拡散するこ
とによつて得る。層２２を得るエピタキシヤル成
長プロセスは1000℃ないし1200℃のSiCl4／H2も
しくはSiH4混合体を用いる通常の技術を用いて
行なう。エピタキシヤル成長のプロセスにおい
て、Ｎ＋層におけるドーパントがエピタキシヤル
層の内部へ移動する。高密度のIC回路を得るた
めのエピタキシヤル層の厚さは３マイクロメータ
以下のオーダーである。
０にサブコレクタＮ＋拡散領域２１が設けられ
る。次に基板の上にエピタキシヤルＮ層２２が成
長される。これらのプロセスは例えばNPNバイ
ポーラ・トランジスタを形成する標準的なプロセ
スである。基板は１ないし20Ω−cmのオーダーの
抵抗をもつ＜100＞シリコン・ウエハがその典型
例である。サブコレクタ拡散領域は例えばヒ素を
約1020原子／cm3の表面濃度となる様に拡散するこ
とによつて得る。層２２を得るエピタキシヤル成
長プロセスは1000℃ないし1200℃のSiCl4／H2も
しくはSiH4混合体を用いる通常の技術を用いて
行なう。エピタキシヤル成長のプロセスにおい
て、Ｎ＋層におけるドーパントがエピタキシヤル
層の内部へ移動する。高密度のIC回路を得るた
めのエピタキシヤル層の厚さは３マイクロメータ
以下のオーダーである。
以下の一連のステツプにおいては、単結晶シリ
コンのある領域を他の領域から分離するための分
離手段を形成する工程が実施される。分離はPN
接合の逆バイアス、部分的誘電体分離もしくは完
全な誘電体分離によつて行なわれる。用いられる
誘電材は二酸化シリコン、ガラス等である。高密
度ICのための好ましい分離は誘電体分離である。
第１図は部分的誘電体分離を示す。誘電体領域２
５がシリコン本体の単結晶シリコン領域を相互に
分離し、領域２６がベース−エミツタ領域をコレ
クタ・リーチ・スルー領域から分離している。こ
のタイプの誘電体領域を得る技法は多種ある。例
えば米国特許第4104086号明細書は領域２５，２
６のための部分的誘電体分離をうるプロセスを詳
述している。この分離領域を有する主表面の全マ
スク層が除去される。この時に、二酸化シリコン
もしくはフオトレジスタ・マスクを用いてＮ＋リ
ーチ・スルー領域２４が形成される。その代り
に、プロセスの後の方で領域２４を形成する事も
可能である。
コンのある領域を他の領域から分離するための分
離手段を形成する工程が実施される。分離はPN
接合の逆バイアス、部分的誘電体分離もしくは完
全な誘電体分離によつて行なわれる。用いられる
誘電材は二酸化シリコン、ガラス等である。高密
度ICのための好ましい分離は誘電体分離である。
第１図は部分的誘電体分離を示す。誘電体領域２
５がシリコン本体の単結晶シリコン領域を相互に
分離し、領域２６がベース−エミツタ領域をコレ
クタ・リーチ・スルー領域から分離している。こ
のタイプの誘電体領域を得る技法は多種ある。例
えば米国特許第4104086号明細書は領域２５，２
６のための部分的誘電体分離をうるプロセスを詳
述している。この分離領域を有する主表面の全マ
スク層が除去される。この時に、二酸化シリコン
もしくはフオトレジスタ・マスクを用いてＮ＋リ
ーチ・スルー領域２４が形成される。その代り
に、プロセスの後の方で領域２４を形成する事も
可能である。
次に表面分離パターン２５，２６をもつ表面全
体に多結晶シリコン層３０を付着する。例えば約
500℃ないし1000℃（600℃位が好ましい）の温度
範囲のシランを用いて多結晶シリコン層３０を設
けることができる。効果的な多結晶シリコン層の
厚さは約50ないし300ナノメータ（約50ないし100
ナノメータが好ましい）の範囲の厚さである。こ
の実施例では多結晶シリコン本体が単結晶シリコ
ン本体に直接に接触している。多結晶シリコン層
３０は付着されるにつれてドープするか、もしく
は未ドープ状態で付着し、続いてイオン注入及び
加熱のプロセスによつてドープする。NPNバイ
ポーラ・トランジスタを作る場合、後続する外方
拡散によつてバイポーラ・トランジスタのイント
リンシツク（intrinsic）・ベース領域を形成する
ためにホウ素イオンのイオン注入によつて多結晶
シリコン層をドープする。この代替案におけるイ
オン注入のドーズ量は50〜80kevにおいて約1014
〜1015イオン／cm3である。しかし、第１図ないし
第７図に示される実施例においては、イントリン
シツク・ベース領域のドープは後程実施される。
従つてポリシリコン層３０は実質的に未ドープ状
態のままである。
体に多結晶シリコン層３０を付着する。例えば約
500℃ないし1000℃（600℃位が好ましい）の温度
範囲のシランを用いて多結晶シリコン層３０を設
けることができる。効果的な多結晶シリコン層の
厚さは約50ないし300ナノメータ（約50ないし100
ナノメータが好ましい）の範囲の厚さである。こ
の実施例では多結晶シリコン本体が単結晶シリコ
ン本体に直接に接触している。多結晶シリコン層
３０は付着されるにつれてドープするか、もしく
は未ドープ状態で付着し、続いてイオン注入及び
加熱のプロセスによつてドープする。NPNバイ
ポーラ・トランジスタを作る場合、後続する外方
拡散によつてバイポーラ・トランジスタのイント
リンシツク（intrinsic）・ベース領域を形成する
ためにホウ素イオンのイオン注入によつて多結晶
シリコン層をドープする。この代替案におけるイ
オン注入のドーズ量は50〜80kevにおいて約1014
〜1015イオン／cm3である。しかし、第１図ないし
第７図に示される実施例においては、イントリン
シツク・ベース領域のドープは後程実施される。
従つてポリシリコン層３０は実質的に未ドープ状
態のままである。
次に、多結晶シリコン層３０の上に絶縁層を付
着する。絶縁層は二酸化シリコン層３１及び窒化
シリコン層３２の組合せ体であるのが好ましい。
二酸化シリコン層３１は大気圧もしくは低圧状態
において約800℃あるいはそれ以下の温度の例え
ばSiH4Cl2及びN2Oを用いて化学蒸着する。代替
として、その層は約970℃の酸素もしくは酸素−
水蒸気の雰囲気において熱成長させる事ができ
る。この代替案においては、多結晶シリコン層３
０は100nｍの熱二酸化シリコンをうるために例
えば50nｍの付加的な多結晶シリコンを加えるこ
とによつてより厚くすることが必要である。二酸
化シリコン層の効果的な厚さは約100ないし300ナ
ノメータ（100ないし150ナノメータが好ましい）
の間の厚さである。窒化シリコン層３２の付着は
例えば米国特許第4089992号明細書に示され様な
公知の方法で行なう。窒化シリコン層の効果的な
厚さは約50ないし150ナノメータであつて、100ナ
ノメータが好ましい。できた構造体を第１図に示
す。
着する。絶縁層は二酸化シリコン層３１及び窒化
シリコン層３２の組合せ体であるのが好ましい。
二酸化シリコン層３１は大気圧もしくは低圧状態
において約800℃あるいはそれ以下の温度の例え
ばSiH4Cl2及びN2Oを用いて化学蒸着する。代替
として、その層は約970℃の酸素もしくは酸素−
水蒸気の雰囲気において熱成長させる事ができ
る。この代替案においては、多結晶シリコン層３
０は100nｍの熱二酸化シリコンをうるために例
えば50nｍの付加的な多結晶シリコンを加えるこ
とによつてより厚くすることが必要である。二酸
化シリコン層の効果的な厚さは約100ないし300ナ
ノメータ（100ないし150ナノメータが好ましい）
の間の厚さである。窒化シリコン層３２の付着は
例えば米国特許第4089992号明細書に示され様な
公知の方法で行なう。窒化シリコン層の効果的な
厚さは約50ないし150ナノメータであつて、100ナ
ノメータが好ましい。できた構造体を第１図に示
す。
次に単結晶シリコン本体まで層３２，３１，３
０に開孔を形成するために、標準のリソグラフ及
びエツチング技法を用いる。これらの層における
開孔はベース接点領域を設けたい個所に配置す
る。製造中のバイポーラ・デバイスの指定された
エミツタ部及びコレクタ・リーチ・スルー部を覆
う層状の構造体の部分はそのまま残す。
０に開孔を形成するために、標準のリソグラフ及
びエツチング技法を用いる。これらの層における
開孔はベース接点領域を設けたい個所に配置す
る。製造中のバイポーラ・デバイスの指定された
エミツタ部及びコレクタ・リーチ・スルー部を覆
う層状の構造体の部分はそのまま残す。
Ｎ−エピ領域２２にＰ＋領域３４を形成するた
めにホウ素イオンの拡散もしくは注入によつてエ
クストリンシツク（extrinsic）・ベース領域を形
成する。NPNトランジスタをうるためにホウ素
を注入した領域３４は第２図の構造体に示す様に
自己整合された状態を呈す。表面濃度は1020原
子／cm3のオーダーである。
めにホウ素イオンの拡散もしくは注入によつてエ
クストリンシツク（extrinsic）・ベース領域を形
成する。NPNトランジスタをうるためにホウ素
を注入した領域３４は第２図の構造体に示す様に
自己整合された状態を呈す。表面濃度は1020原
子／cm3のオーダーである。
層構造部３２，３１，３０に対して用いられる
エツチング工程は、四弗化炭素ガスもしくは塩素
化炭化水素ガスを用いる異方性エツチング・プロ
セスを用いるのが好ましい。窒化シリコンに対し
てCF4、二酸化シリコンに対してCF4−H2、多結
晶シリコンに対してCF4をという様に層の各々に
異つたエツチング物質を用いるのが好ましい。
エツチング工程は、四弗化炭素ガスもしくは塩素
化炭化水素ガスを用いる異方性エツチング・プロ
セスを用いるのが好ましい。窒化シリコンに対し
てCF4、二酸化シリコンに対してCF4−H2、多結
晶シリコンに対してCF4をという様に層の各々に
異つたエツチング物質を用いるのが好ましい。
層構造体３２，３１，３０の垂直側壁部に側壁
絶縁層３６を形成する。この層３６としては二酸
化シリコンが好ましい。しかし、その層は窒化シ
リコンあるいは同様な材料、これら材料と二酸化
シリコンの組合せであつてもよい。二酸化シリコ
ン層は蒸着プロセスで形成する。この場合、450
℃のシラン、酸素あるいは約800℃のSiHCl2及び
N2Oを用いる。大気圧もしくはより低い圧力が
用いられる。この層は層３２，３１，３０の水平
及び垂直表面の両方に正確な均一な厚さを呈する
様に付着する。この層３６は異方性エツチングの
雰囲気においてその水平表面からの優先的な除去
が実行され、実質的に垂直な側壁部上の層のみが
残される。このエツチングは例えばCF4およびH2
ガスを用いる反応性イオン・エツチング装置を用
いて実施しうる。側壁部形成の結果を第３図に示
す。側壁部３６の厚さは約200ないし500ナノメー
タの間であるのが好ましい。
絶縁層３６を形成する。この層３６としては二酸
化シリコンが好ましい。しかし、その層は窒化シ
リコンあるいは同様な材料、これら材料と二酸化
シリコンの組合せであつてもよい。二酸化シリコ
ン層は蒸着プロセスで形成する。この場合、450
℃のシラン、酸素あるいは約800℃のSiHCl2及び
N2Oを用いる。大気圧もしくはより低い圧力が
用いられる。この層は層３２，３１，３０の水平
及び垂直表面の両方に正確な均一な厚さを呈する
様に付着する。この層３６は異方性エツチングの
雰囲気においてその水平表面からの優先的な除去
が実行され、実質的に垂直な側壁部上の層のみが
残される。このエツチングは例えばCF4およびH2
ガスを用いる反応性イオン・エツチング装置を用
いて実施しうる。側壁部形成の結果を第３図に示
す。側壁部３６の厚さは約200ないし500ナノメー
タの間であるのが好ましい。
金属珪化物エクストリンシツク・ベース接点の
形成を含む以下の連続する工程はエミツタの側方
注入を実質的に回避する本発明の構造体に対して
重要である。エクストリンシツク・ベース接点領
域を設ける位置において単結晶シリコン本体への
開孔を有する構成体の上へスパツタリング、真空
蒸着もしくは化学蒸着によつて均一に金属を付着
する。好ましい金属はタンタル、タングステン、
チタン、及びモリブデンである。他の金属は後の
熱処理について制限をうけるので、これらの金属
が好ましい。他の金属は後の処理に通常用いる高
い温度に耐えられない。耐火金属の効果的な厚さ
は約50ないし200ナノメータであつて、好ましい
厚さは約50ないし100ナノメータである。耐火金
属珪化物を形成するために約800ないし1000℃の
高い温度にその構造体を加熱する。露出したシリ
コン領域において、金属珪化物ができる。二酸化
シリコンもしくは窒化シリコンの被膜がある領域
では、耐火金属との反応は生じない。加熱工程の
後、未反応の耐火金属を化学エツチングもしくは
プラズマ・エツチングで除去する。この工程の結
果を第３図（耐火金属珪化物接点４０が形成され
ている）に示す。ここで、耐火金属及び単結晶シ
リコンは耐火金属珪化物層４０を形成するように
反応し、よつてできたオーミツク接点はその量だ
けシリコン本体内部へ入り込んでいる点に注目さ
れたい。Ｐ＋外側ベース領域３４は加熱形成工程
における拡散によつて単結晶本体内部へ更に深く
移動する。
形成を含む以下の連続する工程はエミツタの側方
注入を実質的に回避する本発明の構造体に対して
重要である。エクストリンシツク・ベース接点領
域を設ける位置において単結晶シリコン本体への
開孔を有する構成体の上へスパツタリング、真空
蒸着もしくは化学蒸着によつて均一に金属を付着
する。好ましい金属はタンタル、タングステン、
チタン、及びモリブデンである。他の金属は後の
熱処理について制限をうけるので、これらの金属
が好ましい。他の金属は後の処理に通常用いる高
い温度に耐えられない。耐火金属の効果的な厚さ
は約50ないし200ナノメータであつて、好ましい
厚さは約50ないし100ナノメータである。耐火金
属珪化物を形成するために約800ないし1000℃の
高い温度にその構造体を加熱する。露出したシリ
コン領域において、金属珪化物ができる。二酸化
シリコンもしくは窒化シリコンの被膜がある領域
では、耐火金属との反応は生じない。加熱工程の
後、未反応の耐火金属を化学エツチングもしくは
プラズマ・エツチングで除去する。この工程の結
果を第３図（耐火金属珪化物接点４０が形成され
ている）に示す。ここで、耐火金属及び単結晶シ
リコンは耐火金属珪化物層４０を形成するように
反応し、よつてできたオーミツク接点はその量だ
けシリコン本体内部へ入り込んでいる点に注目さ
れたい。Ｐ＋外側ベース領域３４は加熱形成工程
における拡散によつて単結晶本体内部へ更に深く
移動する。
次に、耐火金属珪化物層４０の上に二酸化シリ
コン層４２（第４図）を形成するために構造体を
ウエツト酸素雰囲気にさらす。酸化のための温度
は970℃のオーダーが好ましい。二酸化シリコン
層４２の厚さは約100ないし350ナノメータであつ
て、150ないし250ナノメータが好ましい。金属珪
化物はこの酸化工程によつて影響されず、単結晶
シリコン・エクストリンシツク・ベース領域内に
約50ないし150ナノメータ沈んだ状態を呈する。
酸化は例えば10気圧の高い圧力と下で約750℃な
いし900℃において行なわれるのが良い。
コン層４２（第４図）を形成するために構造体を
ウエツト酸素雰囲気にさらす。酸化のための温度
は970℃のオーダーが好ましい。二酸化シリコン
層４２の厚さは約100ないし350ナノメータであつ
て、150ないし250ナノメータが好ましい。金属珪
化物はこの酸化工程によつて影響されず、単結晶
シリコン・エクストリンシツク・ベース領域内に
約50ないし150ナノメータ沈んだ状態を呈する。
酸化は例えば10気圧の高い圧力と下で約750℃な
いし900℃において行なわれるのが良い。
単結晶シリコン本体内に到る金属珪化物接点の
深さはバイポーラ・トランジスタのベース接点の
場合、エミツタ−ベース接合の深さ程度かあるい
は該接合の深さよりも最大50％深い位置に達す
る。今日のVLSIにおけるエミツタ−ベース接合
は約100ないし250ナノメータの範囲であるので、
シリコン本体内への金属珪化物接点の深さは約
150ないし350ナノメータである。
深さはバイポーラ・トランジスタのベース接点の
場合、エミツタ−ベース接合の深さ程度かあるい
は該接合の深さよりも最大50％深い位置に達す
る。今日のVLSIにおけるエミツタ−ベース接合
は約100ないし250ナノメータの範囲であるので、
シリコン本体内への金属珪化物接点の深さは約
150ないし350ナノメータである。
第５図に示す様に窒化シリコン層３２及び二酸
化シリコン層３１よりなる絶縁層を反応性イオ
ン・エツチングによつて多結晶シリコン層３０ま
で除去する。窒化シリコンの場合の反応イオン・
エツチング雰囲気は通常のCF4であり、二酸化シ
リコンの場合はCF4−H2である。反応性イオン・
エツチングによつて金属珪化物の表面に約100ナ
ノメータの二酸化シリコンが残される。マスク層
３０，３１，３２上の二酸化シリコンの厚さはこ
れを考慮して決定した。さらに二酸化シリコン側
壁構造体３６の高さが第５図に示される様に残さ
れる。
化シリコン層３１よりなる絶縁層を反応性イオ
ン・エツチングによつて多結晶シリコン層３０ま
で除去する。窒化シリコンの場合の反応イオン・
エツチング雰囲気は通常のCF4であり、二酸化シ
リコンの場合はCF4−H2である。反応性イオン・
エツチングによつて金属珪化物の表面に約100ナ
ノメータの二酸化シリコンが残される。マスク層
３０，３１，３２上の二酸化シリコンの厚さはこ
れを考慮して決定した。さらに二酸化シリコン側
壁構造体３６の高さが第５図に示される様に残さ
れる。
多結晶シリコン層３０にホウ素イオンを注入す
ることによつて、及び約900ないし1000℃におけ
るその層からの外方拡散によつてイントリンシツ
ク・ベース領域４４を形成する。コレクタ・リー
チ・スルー領域２４は濃密にＮ＋にドープされて
いるので、ホウ素の注入によつてそのＮ＋領域の
濃度よりも実質的に低い濃度が得られる。従つ
て、コレクタ・リーチ・スルー領域のマスクは必
要でない。しかしながら、必要ならば、このホウ
素イオンの注入の際にコレクタ・リーチ・スルー
領域を覆うためにフオトレジスト・マスクを用い
ることが可能である。次に矢印（第６図）で示す
様にポリシリコン層３０にヒ素イオンを注入し、
約900ないし1050℃でドライブ・イン処理するこ
とによつて、1020原子／cm3のオーダーの表面濃度
を有するエミツタ領域４６をうる。コレクタ・リ
ーチ・スルー領域においてもまたこのプロスによ
つてＮ＋表面領域を生じる。
ることによつて、及び約900ないし1000℃におけ
るその層からの外方拡散によつてイントリンシツ
ク・ベース領域４４を形成する。コレクタ・リー
チ・スルー領域２４は濃密にＮ＋にドープされて
いるので、ホウ素の注入によつてそのＮ＋領域の
濃度よりも実質的に低い濃度が得られる。従つ
て、コレクタ・リーチ・スルー領域のマスクは必
要でない。しかしながら、必要ならば、このホウ
素イオンの注入の際にコレクタ・リーチ・スルー
領域を覆うためにフオトレジスト・マスクを用い
ることが可能である。次に矢印（第６図）で示す
様にポリシリコン層３０にヒ素イオンを注入し、
約900ないし1050℃でドライブ・イン処理するこ
とによつて、1020原子／cm3のオーダーの表面濃度
を有するエミツタ領域４６をうる。コレクタ・リ
ーチ・スルー領域においてもまたこのプロスによ
つてＮ＋表面領域を生じる。
通常のリングラフイ及びエツチング技法を用い
て、ベース接点領域４０に達する開孔を二酸化シ
リコン層４２に設ける。種々の成分に対する電気
接点のメタライゼーシヨン及び形成は蒸着による
アルミニウムの様な金属の、全体的に被覆するブ
ランケツト金属付着を用いる通常の技法によつて
実施され、描画は第７図のエミツタ接点５０、ベ
ース接点５２及びコレクタ接点５４を形成するた
めの通常のリソグラフイ及びエツチング技法もし
くはリフト・オフ技法によつて行なう。第７図の
バイポーラIC構造体に対する電気的接点のため
に他の金属もしくは金属の組合せを用いうる事は
いうまでもない。IC構造体において適当な回路
を形成するために図示するパイポーラ・トランジ
スタを含むICの種々の素子を接続するために分
離、全体的に一様にメタライズ処理を行なうブラ
ンケツト・イタライゼーシヨン、リソグラフイ及
びエツチング技法によつてより高レベルのメタラ
ージイを形成する。
て、ベース接点領域４０に達する開孔を二酸化シ
リコン層４２に設ける。種々の成分に対する電気
接点のメタライゼーシヨン及び形成は蒸着による
アルミニウムの様な金属の、全体的に被覆するブ
ランケツト金属付着を用いる通常の技法によつて
実施され、描画は第７図のエミツタ接点５０、ベ
ース接点５２及びコレクタ接点５４を形成するた
めの通常のリソグラフイ及びエツチング技法もし
くはリフト・オフ技法によつて行なう。第７図の
バイポーラIC構造体に対する電気的接点のため
に他の金属もしくは金属の組合せを用いうる事は
いうまでもない。IC構造体において適当な回路
を形成するために図示するパイポーラ・トランジ
スタを含むICの種々の素子を接続するために分
離、全体的に一様にメタライズ処理を行なうブラ
ンケツト・イタライゼーシヨン、リソグラフイ及
びエツチング技法によつてより高レベルのメタラ
ージイを形成する。
第８図及び第９図は、エミツタの側方注入の問
題を減じる為の第１図ないし第７図の実施例の変
形例を示す。第２図に示されるプロセスの結果物
に関して、多結晶シリコン層３０を完全にエツチ
ングしたのち、更に続けて単結晶シリコン本体を
エツチングする。この例においてはエミツタの深
さ及びベース幅に依存して単結晶内へ約75ないし
350ナノメータ（約100ないし150ナノメータが好
ましい）だけエツチングを行なうことが望まし
い。これを第８図の６０で示す。これに従つて側
壁構造体３６は単結晶シリコン本体内へ達するこ
とになる。エミツタ領域は側壁二酸化シリコン３
６によつて完全に包囲され、エミツタからの側部
注入はもはや生じない。エクストリンシツク・ベ
ースの注入は側壁を成長させる前に浅く行なう。
注入の深さはデバイスの他の素子の寸法に依存す
る。全ての他のプロセス工程は第１図ないし第７
図の実施例と同じであつて、直下においてベース
のみが存在する二酸化シリコンでもつて分離した
エミツタが得られる。第３図に関して示す実施例
の変形例による構造体を第９図に示す。
題を減じる為の第１図ないし第７図の実施例の変
形例を示す。第２図に示されるプロセスの結果物
に関して、多結晶シリコン層３０を完全にエツチ
ングしたのち、更に続けて単結晶シリコン本体を
エツチングする。この例においてはエミツタの深
さ及びベース幅に依存して単結晶内へ約75ないし
350ナノメータ（約100ないし150ナノメータが好
ましい）だけエツチングを行なうことが望まし
い。これを第８図の６０で示す。これに従つて側
壁構造体３６は単結晶シリコン本体内へ達するこ
とになる。エミツタ領域は側壁二酸化シリコン３
６によつて完全に包囲され、エミツタからの側部
注入はもはや生じない。エクストリンシツク・ベ
ースの注入は側壁を成長させる前に浅く行なう。
注入の深さはデバイスの他の素子の寸法に依存す
る。全ての他のプロセス工程は第１図ないし第７
図の実施例と同じであつて、直下においてベース
のみが存在する二酸化シリコンでもつて分離した
エミツタが得られる。第３図に関して示す実施例
の変形例による構造体を第９図に示す。
第１図ないし第７図は本発明の一実施例を示す
図、第８図及び第９図は本発明の他の実施例を示
す図である。 ２４……コレクタ・リーチ・スルー領域、２
５，２６……分離領域、３０……多結晶シリコン
層、３１……二酸化シリコン層、３２……窒化シ
リコン層、３４……Ｐ＋領域、３６……側壁絶縁
層、４０……金属珪化物層、４２……二酸化シリ
コン層、４４……イントリンシツク・ベース領
域、４６……エミツタ領域、５０……エミツタ接
点、５２……ベース接点、５４……コレクタ接
点。
図、第８図及び第９図は本発明の他の実施例を示
す図である。 ２４……コレクタ・リーチ・スルー領域、２
５，２６……分離領域、３０……多結晶シリコン
層、３１……二酸化シリコン層、３２……窒化シ
リコン層、３４……Ｐ＋領域、３６……側壁絶縁
層、４０……金属珪化物層、４２……二酸化シリ
コン層、４４……イントリンシツク・ベース領
域、４６……エミツタ領域、５０……エミツタ接
点、５２……ベース接点、５４……コレクタ接
点。
Claims (1)
- 【特許請求の範囲】 １ (a) サブコレクタ領域をもつとともに、その
主平面上において互いに絶縁分離された複数の
単結晶シリコン領域をもつシリコン半導体本体
を用意し、 (b) バイポーラ・トランジスタを形成するべく上
記めいめいの単結晶シリコン領域のエミツタ−
ベース部分とコレクタ−リーチスルー部分の間
に絶縁分離を与え、 (c) 上記主平面上に、多結晶シリコンと絶縁体の
層を順次付着し、 (d) 上記単結晶シリコン領域のベース接点領域と
なるべき部分を露出させるが、エミツタ予定部
分は覆われたままにしておくように上記多結晶
シリコンと絶縁体の層を除去し、 (e) 上記多結晶シリコンと絶縁体の層をマスクと
して上記単結晶シリコン領域のベース接点領域
となるべき部分に第１の導電型のイオンを注入
し、 (f) 上記主平面のほぼ水平な領域上とほぼ垂直な
領域上の両方に絶縁層を形成し、 (g) 上記ほぼ水平な領域上の上記絶縁層を実質的
に除去し、上記ほぼ垂直な領域上に上記絶縁層
の狭い側壁を残すように上記絶縁層を異方的に
エツチングし、 (h) 上記主平面上に耐火金属の層を付着し、 (i) 上記単結晶シリコン領域のベース接点領域と
なるべき部分上に上記耐火金属の珪化物を形成
するのに十分な温度で加熱し、 (j) 未反応の上記耐火金属をエツチングにより除
去し、 (k) 上記耐火金属の珪化物の表面に厚さ100乃至
350ナノメータの２酸化シリコンの層を形成し、
以て上記耐火金属の珪化物の界面が上記主平面
に対して150ないし350ナノメータ沈むように上
記耐火金属の珪化物の表面を熱酸化し、 (l) 上記エミツタ予定部分を覆う上記絶縁層は除
去するけれども上記耐火金属珪化物の表面の上
記２酸化シリコン層は残すように反応性イオ
ン・エツチングを行ない、 (m) 上記エミツタ予定部分に上記第１の導電型
のイオンを注入し、加熱して外方拡散させるこ
とにより、ベース領域を形成し、 (n) 上記エミツタ予定部分に上記第１の導電型
とは反対の第２の導電型のイオンを注入するこ
とによりエミツタ領域を形成する工程を有す
る、 集積回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/446,156 US4521952A (en) | 1982-12-02 | 1982-12-02 | Method of making integrated circuits using metal silicide contacts |
| US446156 | 1982-12-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59106150A JPS59106150A (ja) | 1984-06-19 |
| JPH0376576B2 true JPH0376576B2 (ja) | 1991-12-05 |
Family
ID=23771521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58137950A Granted JPS59106150A (ja) | 1982-12-02 | 1983-07-29 | 集積回路及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4521952A (ja) |
| EP (1) | EP0110211B1 (ja) |
| JP (1) | JPS59106150A (ja) |
| DE (1) | DE3379364D1 (ja) |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132663A (ja) * | 1983-01-19 | 1984-07-30 | Mitsubishi Electric Corp | トランジスタ |
| JPS6046074A (ja) * | 1983-08-24 | 1985-03-12 | Toshiba Corp | 電界効果トランジスタの製造方法 |
| US4563805A (en) * | 1984-03-08 | 1986-01-14 | Standard Telephones And Cables, Plc | Manufacture of MOSFET with metal silicide contact |
| JPS615580A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
| US4641417A (en) * | 1984-06-25 | 1987-02-10 | Texas Instruments Incorporated | Process for making molybdenum gate and titanium silicide contacted MOS transistors in VLSI semiconductor devices |
| US5098854A (en) * | 1984-07-09 | 1992-03-24 | National Semiconductor Corporation | Process for forming self-aligned silicide base contact for bipolar transistor |
| CA1252227A (en) * | 1984-07-09 | 1989-04-04 | Fairchild Camera And Instrument Corporation | Self-aligned silicide base contact for bipolar transistor |
| JPH0611053B2 (ja) * | 1984-12-20 | 1994-02-09 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5045916A (en) * | 1985-01-22 | 1991-09-03 | Fairchild Semiconductor Corporation | Extended silicide and external contact technology |
| US5061986A (en) * | 1985-01-22 | 1991-10-29 | National Semiconductor Corporation | Self-aligned extended base contact for a bipolar transistor having reduced cell size and improved electrical characteristics |
| US5227316A (en) * | 1985-01-22 | 1993-07-13 | National Semiconductor Corporation | Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size |
| GB2172744B (en) * | 1985-03-23 | 1989-07-19 | Stc Plc | Semiconductor devices |
| US5340762A (en) * | 1985-04-01 | 1994-08-23 | Fairchild Semiconductor Corporation | Method of making small contactless RAM cell |
| US5100824A (en) * | 1985-04-01 | 1992-03-31 | National Semiconductor Corporation | Method of making small contactless RAM cell |
| JPS61270870A (ja) * | 1985-05-25 | 1986-12-01 | Mitsubishi Electric Corp | 半導体装置 |
| US4682409A (en) * | 1985-06-21 | 1987-07-28 | Advanced Micro Devices, Inc. | Fast bipolar transistor for integrated circuit structure and method for forming same |
| US4660276A (en) * | 1985-08-12 | 1987-04-28 | Rca Corporation | Method of making a MOS field effect transistor in an integrated circuit |
| US4929992A (en) * | 1985-09-18 | 1990-05-29 | Advanced Micro Devices, Inc. | MOS transistor construction with self aligned silicided contacts to gate, source, and drain regions |
| US5063168A (en) * | 1986-07-02 | 1991-11-05 | National Semiconductor Corporation | Process for making bipolar transistor with polysilicon stringer base contact |
| US4974046A (en) * | 1986-07-02 | 1990-11-27 | National Seimconductor Corporation | Bipolar transistor with polysilicon stringer base contact |
| ATE94688T1 (de) * | 1986-07-04 | 1993-10-15 | Siemens Ag | Integrierte bipolar- und komplementaere mostransistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung. |
| US4883772A (en) * | 1986-09-11 | 1989-11-28 | National Semiconductor Corporation | Process for making a self-aligned silicide shunt |
| JPS63114261A (ja) * | 1986-09-11 | 1988-05-19 | フェアチャイルド セミコンダクタ コーポレーション | トランジスタ用の自己整合型ベース分路 |
| JP2581548B2 (ja) * | 1986-10-13 | 1997-02-12 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US4735680A (en) * | 1986-11-17 | 1988-04-05 | Yen Yung Chau | Method for the self-aligned silicide formation in IC fabrication |
| US4849344A (en) * | 1986-12-11 | 1989-07-18 | Fairchild Semiconductor Corporation | Enhanced density modified isoplanar process |
| US4734382A (en) * | 1987-02-20 | 1988-03-29 | Fairchild Semiconductor Corporation | BiCMOS process having narrow bipolar emitter and implanted aluminum isolation |
| US4738624A (en) * | 1987-04-13 | 1988-04-19 | International Business Machines Corporation | Bipolar transistor structure with self-aligned device and isolation and fabrication process therefor |
| US4816423A (en) * | 1987-05-01 | 1989-03-28 | Texas Instruments Incorporated | Bicmos process for forming shallow npn emitters and mosfet source/drains |
| US5059546A (en) * | 1987-05-01 | 1991-10-22 | Texas Instruments Incorporated | BICMOS process for forming shallow NPN emitters and mosfet source/drains |
| EP0290268A3 (en) * | 1987-05-08 | 1990-01-10 | Raytheon Company | Method of forming a bipolar transistor |
| US4933295A (en) * | 1987-05-08 | 1990-06-12 | Raytheon Company | Method of forming a bipolar transistor having closely spaced device regions |
| US4916083A (en) * | 1987-05-11 | 1990-04-10 | International Business Machines Corporation | High performance sidewall emitter transistor |
| US4847670A (en) * | 1987-05-11 | 1989-07-11 | International Business Machines Corporation | High performance sidewall emitter transistor |
| US4871684A (en) * | 1987-10-29 | 1989-10-03 | International Business Machines Corporation | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors |
| US4814290A (en) * | 1987-10-30 | 1989-03-21 | International Business Machines Corporation | Method for providing increased dopant concentration in selected regions of semiconductor devices |
| FR2624307B1 (fr) * | 1987-12-02 | 1990-05-18 | Rosencher Emmanuel | Transistor a base permeable |
| US4985744A (en) * | 1988-01-29 | 1991-01-15 | Texas Instruments Incorporated | Method for forming a recessed contact bipolar transistor and field effect transistor |
| US4897703A (en) * | 1988-01-29 | 1990-01-30 | Texas Instruments Incorporated | Recessed contact bipolar transistor and method |
| US4982257A (en) * | 1988-08-01 | 1991-01-01 | International Business Machines Corporation | Vertical bipolar transistor with collector and base extensions |
| US4957875A (en) * | 1988-08-01 | 1990-09-18 | International Business Machines Corporation | Vertical bipolar transistor |
| US4998150A (en) * | 1988-12-22 | 1991-03-05 | Texas Instruments Incorporated | Raised source/drain transistor |
| US5064773A (en) * | 1988-12-27 | 1991-11-12 | Raytheon Company | Method of forming bipolar transistor having closely spaced device regions |
| US4992848A (en) * | 1990-02-20 | 1991-02-12 | At&T Bell Laboratories | Self-aligned contact technology |
| US5288666A (en) * | 1990-03-21 | 1994-02-22 | Ncr Corporation | Process for forming self-aligned titanium silicide by heating in an oxygen rich environment |
| US6011283A (en) * | 1992-10-19 | 2000-01-04 | Hyundai Electronics America | Pillar emitter for BiCMOS devices |
| US5554543A (en) * | 1995-05-24 | 1996-09-10 | United Microelectronics Corporation | Process for fabricating bipolar junction transistor having reduced parasitic capacitance |
| CN1087586C (zh) * | 1996-09-20 | 2002-07-17 | 中国石油化工集团公司北京化工研究院 | 一种延迟种子发芽的种子包衣方法及其包衣材料 |
| US6147405A (en) * | 1998-02-19 | 2000-11-14 | Micron Technology, Inc. | Asymmetric, double-sided self-aligned silicide and method of forming the same |
| US6291868B1 (en) | 1998-02-26 | 2001-09-18 | Micron Technology, Inc. | Forming a conductive structure in a semiconductor device |
| FR2784503A1 (fr) * | 1998-10-13 | 2000-04-14 | Valerie Berland | Composant elementaire micro-electronique conjuguant l'effet bipolaire et l'effet mos, procede de fabrication d'un tel composant |
| US6856228B2 (en) * | 1999-11-23 | 2005-02-15 | Intel Corporation | Integrated inductor |
| DE10109218A1 (de) * | 2001-02-26 | 2002-06-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines Speicherkondensators |
| US7153772B2 (en) * | 2003-06-12 | 2006-12-26 | Asm International N.V. | Methods of forming silicide films in semiconductor devices |
| US20070099407A1 (en) * | 2005-11-01 | 2007-05-03 | Jiong-Ping Lu | Method for fabricating a transistor using a low temperature spike anneal |
| US8278176B2 (en) | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
| US8367548B2 (en) | 2007-03-16 | 2013-02-05 | Asm America, Inc. | Stable silicide films and methods for making the same |
| US8159038B2 (en) * | 2008-02-29 | 2012-04-17 | Infineon Technologies Ag | Self aligned silicided contacts |
| WO2009151979A2 (en) * | 2008-06-09 | 2009-12-17 | 4Power, Llc | High-efficiency solar cell structures and methods |
| US9379011B2 (en) | 2008-12-19 | 2016-06-28 | Asm International N.V. | Methods for depositing nickel films and for making nickel silicide and nickel germanide |
| US7927942B2 (en) | 2008-12-19 | 2011-04-19 | Asm International N.V. | Selective silicide process |
| US20110132445A1 (en) * | 2009-05-29 | 2011-06-09 | Pitera Arthur J | High-efficiency multi-junction solar cell structures |
| US8367528B2 (en) * | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
| US8604330B1 (en) | 2010-12-06 | 2013-12-10 | 4Power, Llc | High-efficiency solar-cell arrays with integrated devices and methods for forming them |
| US8871617B2 (en) | 2011-04-22 | 2014-10-28 | Asm Ip Holding B.V. | Deposition and reduction of mixed metal oxide thin films |
| US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
| US9607842B1 (en) | 2015-10-02 | 2017-03-28 | Asm Ip Holding B.V. | Methods of forming metal silicides |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5236477A (en) * | 1975-09-17 | 1977-03-19 | Philips Nv | Method of producing semiconductor device |
| JPS5713760A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS58210656A (ja) * | 1982-05-31 | 1983-12-07 | Toshiba Corp | 積層型ｃｍｏｓインバ−タ装置 |
| JPS5961179A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | バイポ−ラ半導体装置の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2459551A1 (fr) * | 1979-06-19 | 1981-01-09 | Thomson Csf | Procede et structure de passivation a autoalignement sur l'emplacement d'un masque |
| JPS5669844A (en) * | 1979-11-10 | 1981-06-11 | Toshiba Corp | Manufacture of semiconductor device |
| US4400866A (en) * | 1980-02-14 | 1983-08-30 | Xerox Corporation | Application of grown oxide bumper insulators to a high-speed VLSI SASMESFET |
| US4338138A (en) * | 1980-03-03 | 1982-07-06 | International Business Machines Corporation | Process for fabricating a bipolar transistor |
| US4381953A (en) * | 1980-03-24 | 1983-05-03 | International Business Machines Corporation | Polysilicon-base self-aligned bipolar transistor process |
| US4343082A (en) * | 1980-04-17 | 1982-08-10 | Bell Telephone Laboratories, Incorporated | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device |
| US4400865A (en) * | 1980-07-08 | 1983-08-30 | International Business Machines Corporation | Self-aligned metal process for integrated circuit metallization |
| US4337476A (en) * | 1980-08-18 | 1982-06-29 | Bell Telephone Laboratories, Incorporated | Silicon rich refractory silicides as gate metal |
| US4339869A (en) * | 1980-09-15 | 1982-07-20 | General Electric Company | Method of making low resistance contacts in semiconductor devices by ion induced silicides |
| US4419810A (en) * | 1981-12-30 | 1983-12-13 | International Business Machines Corporation | Self-aligned field effect transistor process |
| JPS5980968U (ja) * | 1982-11-22 | 1984-05-31 | 松下電器産業株式会社 | 鉛蓄電池 |
| JPS59100520A (ja) * | 1982-11-30 | 1984-06-09 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1982
- 1982-12-02 US US06/446,156 patent/US4521952A/en not_active Expired - Lifetime
-
1983
- 1983-07-29 JP JP58137950A patent/JPS59106150A/ja active Granted
- 1983-11-10 EP EP83111220A patent/EP0110211B1/en not_active Expired
- 1983-11-10 DE DE8383111220T patent/DE3379364D1/de not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5236477A (en) * | 1975-09-17 | 1977-03-19 | Philips Nv | Method of producing semiconductor device |
| JPS5713760A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS58210656A (ja) * | 1982-05-31 | 1983-12-07 | Toshiba Corp | 積層型ｃｍｏｓインバ−タ装置 |
| JPS5961179A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | バイポ−ラ半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59106150A (ja) | 1984-06-19 |
| EP0110211A2 (en) | 1984-06-13 |
| US4521952A (en) | 1985-06-11 |
| DE3379364D1 (en) | 1989-04-13 |
| EP0110211A3 (en) | 1986-03-26 |
| EP0110211B1 (en) | 1989-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0376576B2 (ja) | ||
| EP0166142B1 (en) | Metal silicide channel stoppers for integrated circuits and method for making the same | |
| EP0137906B1 (en) | Method for fabricating vertical npn and lateral pnp transistors in the same semiconductor body | |
| US7595249B2 (en) | Bipolar transistors with vertical structures | |
| US4583106A (en) | Fabrication methods for high performance lateral bipolar transistors | |
| EP0100897B1 (en) | Method for contacting a pn junction region | |
| EP0068154B1 (en) | Integrated circuit containing a semiconductive substrate having field isolation regions and electrically conductive regions | |
| EP0137905B1 (en) | Method for making lateral bipolar transistors | |
| JPS62588B2 (ja) | ||
| JPS6148784B2 (ja) | ||
| GB2071910A (en) | Fabrication of complementary bipolar transistors with cmos devices with polysilicon gates | |
| US5306649A (en) | Method for producing a fully walled emitter-base structure in a bipolar transistor | |
| US5139961A (en) | Reducing base resistance of a bjt by forming a self aligned silicide in the single crystal region of the extrinsic base | |
| JP3459657B2 (ja) | 半導体装置の製造方法 | |
| JPS625349B2 (ja) | ||
| US4573256A (en) | Method for making a high performance transistor integrated circuit | |
| US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
| US5198372A (en) | Method for making a shallow junction bipolar transistor and transistor formed thereby | |
| JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JPH0241170B2 (ja) | ||
| US20030107051A1 (en) | Super self -aligned heterojunction biplar transistor and its manufacturing method | |
| US4752817A (en) | High performance integrated circuit having modified extrinsic base | |
| EP0166923A2 (en) | High performance bipolar transistor having a lightly doped guard ring disposed between the emitter and the extrinsic base region | |
| US6414372B2 (en) | Bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity and process of fabrication thereof | |
| EP0036499B1 (en) | A polysilicon-base self-aligned bipolar transistor process |