JPS58210656A - 積層型cmosインバ−タ装置 - Google Patents
積層型cmosインバ−タ装置Info
- Publication number
- JPS58210656A JPS58210656A JP57092923A JP9292382A JPS58210656A JP S58210656 A JPS58210656 A JP S58210656A JP 57092923 A JP57092923 A JP 57092923A JP 9292382 A JP9292382 A JP 9292382A JP S58210656 A JPS58210656 A JP S58210656A
- Authority
- JP
- Japan
- Prior art keywords
- inverter device
- substrate
- source region
- film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 27
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 4
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 abstract description 2
- 229910021340 platinum monosilicide Inorganic materials 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 63
- 239000010410 layer Substances 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000010409 thin film Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 101150089174 PTST gene Proteins 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は積層型CMOSインバータ装置に関する。
従来よシシリコン基板を用いた積層型CMOSインバー
タ装置としては第1図に示す構造のものが知られている
。即ち、図中の1はp型シリコン基板であり、この基板
1表面には素子分離のためのフィールド酸イi膜2が設
けられている。
タ装置としては第1図に示す構造のものが知られている
。即ち、図中の1はp型シリコン基板であり、この基板
1表面には素子分離のためのフィールド酸イi膜2が設
けられている。
フィールド酸化膜2によシ分離された島状の基板1領域
には互に電気的に分離されたn+型のソース、ドレイン
領域3,4が設けられている。
には互に電気的に分離されたn+型のソース、ドレイン
領域3,4が設けられている。
これらソース、ドレイン領域3,4間の基板1上にはダ
ート酸化膜5を介してr−上電極6が設けられている。
ート酸化膜5を介してr−上電極6が設けられている。
このダート電極6を含む全面は、ダート絶縁膜として機
能する薄いCVD −8102膜7によッテ被覆され、
かつ該CVD −8102膜7の前記ソース領域3に対
応する一部にはスルホール8が設けられている。また、
前記ダート電極6を含む周辺のCVD−8102膜7上
は多結晶シリコン膜9によって被覆され、かつ該多結晶
シリコン膜9の一部は前記スルホール8を介して基板1
0ソース領域3と接触してへる。
能する薄いCVD −8102膜7によッテ被覆され、
かつ該CVD −8102膜7の前記ソース領域3に対
応する一部にはスルホール8が設けられている。また、
前記ダート電極6を含む周辺のCVD−8102膜7上
は多結晶シリコン膜9によって被覆され、かつ該多結晶
シリコン膜9の一部は前記スルホール8を介して基板1
0ソース領域3と接触してへる。
この多結晶シリコン膜9には前記ダート電極6と対向す
る多結晶シリコン膜9部分で互に電気的に分離されたp
+型のソース、ドレイン領域10.11が設けられてい
る。なお、多結晶シリコン膜9に設けられたp+型ソー
ス領域10は前記CVD −8102膜7のスルホール
8を介して前記基板1 (2) n+型ソース領域3と
接触している。
る多結晶シリコン膜9部分で互に電気的に分離されたp
+型のソース、ドレイン領域10.11が設けられてい
る。なお、多結晶シリコン膜9に設けられたp+型ソー
ス領域10は前記CVD −8102膜7のスルホール
8を介して前記基板1 (2) n+型ソース領域3と
接触している。
更に多結晶シリコン膜9を含む全面はCVD −5to
2等の層間絶縁膜12によ)被覆されている。
2等の層間絶縁膜12によ)被覆されている。
そして、この層間絶縁膜12上には該絶縁膜12及び前
記CVD−8so2膜7を貫通したコンタクトホール1
3を介して前記n+型ドレイン領域4と接続するAI!
配線(電源電極)14が設けられている。同絶縁膜12
上には該絶縁膜12を貫通したコンタクトホール13を
介して前記p+型ドレイン領域11と接続したAA’配
線(電源電極)15が設けられている。更に、同絶縁膜
12上には該絶縁膜12を貫通したコンタクトホール1
3を介して前記p+型ソース領域10と接続したAJ配
線(信号出力電極)16が設けられている。かかるCM
OSインバータ装置は基板1側にnチャンネルMOSト
ランジスタを、積層した多結晶シリコン膜9にpチャン
ネルMO8)ランゾスタを、夫々形成すると共に、ダー
ト電極6がnチャンネル、pチャンネルのMOS トラ
ンジスタの共通電極となっている。
記CVD−8so2膜7を貫通したコンタクトホール1
3を介して前記n+型ドレイン領域4と接続するAI!
配線(電源電極)14が設けられている。同絶縁膜12
上には該絶縁膜12を貫通したコンタクトホール13を
介して前記p+型ドレイン領域11と接続したAA’配
線(電源電極)15が設けられている。更に、同絶縁膜
12上には該絶縁膜12を貫通したコンタクトホール1
3を介して前記p+型ソース領域10と接続したAJ配
線(信号出力電極)16が設けられている。かかるCM
OSインバータ装置は基板1側にnチャンネルMOSト
ランジスタを、積層した多結晶シリコン膜9にpチャン
ネルMO8)ランゾスタを、夫々形成すると共に、ダー
ト電極6がnチャンネル、pチャンネルのMOS トラ
ンジスタの共通電極となっている。
上述した第1図図示のインバータ装置を等価回路で示す
と、第2図の如くなる。ここでQ!はpチャンネルMO
8?ランゾスタ、Q2はnチャンネルMOS +・ラン
リスタ、Gはダート端子、Oは出力信号端子、VDD
+ vsgは夫々電源端子である。通常、電源端子Vl
lllはアース電位に、VDDは1〜5v程度に設定し
てインバータを動作させる。
と、第2図の如くなる。ここでQ!はpチャンネルMO
8?ランゾスタ、Q2はnチャンネルMOS +・ラン
リスタ、Gはダート端子、Oは出力信号端子、VDD
+ vsgは夫々電源端子である。通常、電源端子Vl
lllはアース電位に、VDDは1〜5v程度に設定し
てインバータを動作させる。
前述したCMOSインバータ装置にあっては、第1図に
示す如く、信号出力電極16は通常pチャンネルMOS
トランジスタを構成する多結晶シリコンl!9のp+型
ンース領域10より取出されるが、nチャンネルMOS
トランジスタのソース領域3と、pチャンネルMOS
トランジスタのソース領域10とがスルホール8を通し
て直接接触され、それらの間にはpn接合が形成されて
いるため、第2図に示す如く寄生ダイオードD1がnチ
ャンネルトランジスタQi と出力信号端子0との間に
形成される。このような寄生ダイオードD1が存在する
と、出力信号端子0に出力される出力電圧はダート端子
Gに入力される入力電圧に対して第3図に示す応答特性
となる。即ち、ダート端子Gへの入力電圧が大きくなり
、pチャンネルm/[08)ランリスタQ1がオフ状1
! 、nチャンネルMOS トランジスタQ2がオン状
態となりた場合でも、出力電圧はV88レベルとならず
、寄生ダイオードD1のpn接合における電位差(v8
)分だけ/−?イアスされることになる。したがって、
第1図図示のインバ−タ装置は出力信号振幅がその分だ
け小さくな5− シ、信号レベルの判別、つまシ@0#又は“1#の判別
が難しくなる欠点を有する。通常、pn接合の接触電位
は0.7v程度であることから、特に使用する電源電位
を低下させた場合、信号レベルの判別性の点で太き力問
題となる。
示す如く、信号出力電極16は通常pチャンネルMOS
トランジスタを構成する多結晶シリコンl!9のp+型
ンース領域10より取出されるが、nチャンネルMOS
トランジスタのソース領域3と、pチャンネルMOS
トランジスタのソース領域10とがスルホール8を通し
て直接接触され、それらの間にはpn接合が形成されて
いるため、第2図に示す如く寄生ダイオードD1がnチ
ャンネルトランジスタQi と出力信号端子0との間に
形成される。このような寄生ダイオードD1が存在する
と、出力信号端子0に出力される出力電圧はダート端子
Gに入力される入力電圧に対して第3図に示す応答特性
となる。即ち、ダート端子Gへの入力電圧が大きくなり
、pチャンネルm/[08)ランリスタQ1がオフ状1
! 、nチャンネルMOS トランジスタQ2がオン状
態となりた場合でも、出力電圧はV88レベルとならず
、寄生ダイオードD1のpn接合における電位差(v8
)分だけ/−?イアスされることになる。したがって、
第1図図示のインバ−タ装置は出力信号振幅がその分だ
け小さくな5− シ、信号レベルの判別、つまシ@0#又は“1#の判別
が難しくなる欠点を有する。通常、pn接合の接触電位
は0.7v程度であることから、特に使用する電源電位
を低下させた場合、信号レベルの判別性の点で太き力問
題となる。
なお、前述した問題点はシリコン基板側にpチャンネル
MO8トランジスタを形成し、多結晶シリコン膜にnチ
ャンネルMOS )ランリスタを形成したCMOSイン
バータ装置においても同様に生じる。この場合のインバ
−タ装置の等価回路を第4図に、その時の入力信号電圧
に対する出力信号電圧の応答特性を第5図に示す。第4
図中のQl’はpチャンネルMOSトランジスタ、Q2
′はnチャンネルMOS )ランリスタ、D2は寄生ダ
イオードである。
MO8トランジスタを形成し、多結晶シリコン膜にnチ
ャンネルMOS )ランリスタを形成したCMOSイン
バータ装置においても同様に生じる。この場合のインバ
−タ装置の等価回路を第4図に、その時の入力信号電圧
に対する出力信号電圧の応答特性を第5図に示す。第4
図中のQl’はpチャンネルMOSトランジスタ、Q2
′はnチャンネルMOS )ランリスタ、D2は寄生ダ
イオードである。
本発明は上記事情に鑑みなされたもので、nチャンネル
MOS )ランリスタと出力信号端子の間に形成される
寄生ダイオードを解消することにより、充分振幅の大き
な出力信号を得ること6− ができる積層型CMOSインバータ装置を提供しようと
するものである。
MOS )ランリスタと出力信号端子の間に形成される
寄生ダイオードを解消することにより、充分振幅の大き
な出力信号を得ること6− ができる積層型CMOSインバータ装置を提供しようと
するものである。
本発明は互に積層状態にあるnチャンネル題Sトランジ
スタとpチャンネルMOSトランジスタのソース領域間
を金属層もしくは金属シリサイド層を介して接触させる
ことによシ、それらソース領域間のpn接合の発生を解
消すると共に、該領域のシート抵抗値を減少させ、もっ
て出力信号振幅が充分大きく良好な信号レベルの判別性
を有し、かつ高速動作が可能な積層型CMOSインバー
タ装置を得ることを骨子とするものである。
スタとpチャンネルMOSトランジスタのソース領域間
を金属層もしくは金属シリサイド層を介して接触させる
ことによシ、それらソース領域間のpn接合の発生を解
消すると共に、該領域のシート抵抗値を減少させ、もっ
て出力信号振幅が充分大きく良好な信号レベルの判別性
を有し、かつ高速動作が可能な積層型CMOSインバー
タ装置を得ることを骨子とするものである。
次に、本発明の実施例を第6図(−)〜(j)図示の製
造方法を併記して詳細に説明する。
造方法を併記して詳細に説明する。
(1) まず、p型シリコン基板10ノを選択酸化し
て基板101を分離するためのフィールド酸化膜102
を形成した(第6図(a)図示)。つづいて、1000
℃の酸素雰囲気中で熱酸化処理を施してフィールド酸化
膜102で分離された島状の基板101領域(素子領域
)に例えば厚さ250Xの酸化膜103を成長させ、更
に全面に例えばスフ4ツタ法にょシ厚さ3000Xの白
金シリサイド膜(PtSi膜)を堆積した後、フォトエ
ツチング技術によりパターニングして酸化膜103上に
ptsiからなるダート電極104を選択的に形成した
(第6図(b)図示)。
て基板101を分離するためのフィールド酸化膜102
を形成した(第6図(a)図示)。つづいて、1000
℃の酸素雰囲気中で熱酸化処理を施してフィールド酸化
膜102で分離された島状の基板101領域(素子領域
)に例えば厚さ250Xの酸化膜103を成長させ、更
に全面に例えばスフ4ツタ法にょシ厚さ3000Xの白
金シリサイド膜(PtSi膜)を堆積した後、フォトエ
ツチング技術によりパターニングして酸化膜103上に
ptsiからなるダート電極104を選択的に形成した
(第6図(b)図示)。
(11) 次いで、ダート電極104及びフィールド
酸化膜102をマスクとしてn型不純物、例えば砒素を
加速電圧50 keV、ドーズ1×101!/l!2の
条件で酸化膜103を通して基板101にイオン注入し
た(第6図(c)図示)。つづいて、熱処理を施して砒
素イオン注入層を活性化してn+型のソース、ドレイン
領域105,106を形成した後、ダート電極104等
をマスクとして酸化膜103を選択的にエツチングして
ダート酸化膜107を形成した(第6図(d)図示)。
酸化膜102をマスクとしてn型不純物、例えば砒素を
加速電圧50 keV、ドーズ1×101!/l!2の
条件で酸化膜103を通して基板101にイオン注入し
た(第6図(c)図示)。つづいて、熱処理を施して砒
素イオン注入層を活性化してn+型のソース、ドレイン
領域105,106を形成した後、ダート電極104等
をマスクとして酸化膜103を選択的にエツチングして
ダート酸化膜107を形成した(第6図(d)図示)。
(11D 次いで、全面にスフ4ツタ法にょ夛白金膜
(pt膜)IO2を蒸着した(第6図(・)図示)。
(pt膜)IO2を蒸着した(第6図(・)図示)。
つづいて、700℃のN2雰囲気中で30分間熱処理を
施した。この時、露出したn+型ソース。
施した。この時、露出したn+型ソース。
ドレイン領域105,106表面と接触するptがシリ
コンと反応してPt81層1091.1092が形成き
れた(第6図(f)図示)。
コンと反応してPt81層1091.1092が形成き
れた(第6図(f)図示)。
6Vl 次いで、未反応のpt膜を王水で除去し、更
に全面にpチャンネルMO8トランジスタのダート絶縁
膜として作用する例えば厚さ250XのCVD −S
to2薄膜110を堆積した後、フォトエツチング技術
によ、9n+型ソース領域105の一部に対向するCV
D−8102薄膜110部分にスルホール111を選択
的に形成した(第6図(g)図示)。つづいて、全面に
CVD法によシ例えば厚さ30001の多結晶シリコン
膜を堆積した後フォトエツチング技術によシバターニン
グして前記スルホール111及びr−ト電極104を含
むCVD −5to2薄膜110上の領域に多結晶シリ
コン膜パターン112を形成した(第6図色)図示)。
に全面にpチャンネルMO8トランジスタのダート絶縁
膜として作用する例えば厚さ250XのCVD −S
to2薄膜110を堆積した後、フォトエツチング技術
によ、9n+型ソース領域105の一部に対向するCV
D−8102薄膜110部分にスルホール111を選択
的に形成した(第6図(g)図示)。つづいて、全面に
CVD法によシ例えば厚さ30001の多結晶シリコン
膜を堆積した後フォトエツチング技術によシバターニン
グして前記スルホール111及びr−ト電極104を含
むCVD −5to2薄膜110上の領域に多結晶シリ
コン膜パターン112を形成した(第6図色)図示)。
(V) 次いで、ダート電極104に対応する多−〇
− 結晶シリコン膜ハターン112上にレジストパターン1
13を形成した後、該レジストパターン113をマスク
としてpm不純物、例えばがロンを加速電圧40 ke
V 、 ドーズI X 1010nの条件で多結晶シ
リコン膜ノ4ターン112にイオン注入した(傘6図(
1)図示)。なお、がロンのイオン注入に先立ってチャ
ンネル領域となる多結晶シリコン膜パターン112に閾
値制御のために砒素等のn型不純物をイオン注入したシ
、レーザビーム等のエネルギービームを照射して多結晶
シリコン膜ツヤターン112の単結晶化又は結晶性の改
善等を行なってもよい。つづいて、レジストiJ?ター
ン113を除去した後熱処理を施してボロンイオン注入
層を活性化して多結晶シリコン膜パターン112にp+
型のソース、ドレイン領域114,115を形成した。
− 結晶シリコン膜ハターン112上にレジストパターン1
13を形成した後、該レジストパターン113をマスク
としてpm不純物、例えばがロンを加速電圧40 ke
V 、 ドーズI X 1010nの条件で多結晶シ
リコン膜ノ4ターン112にイオン注入した(傘6図(
1)図示)。なお、がロンのイオン注入に先立ってチャ
ンネル領域となる多結晶シリコン膜パターン112に閾
値制御のために砒素等のn型不純物をイオン注入したシ
、レーザビーム等のエネルギービームを照射して多結晶
シリコン膜ツヤターン112の単結晶化又は結晶性の改
善等を行なってもよい。つづいて、レジストiJ?ター
ン113を除去した後熱処理を施してボロンイオン注入
層を活性化して多結晶シリコン膜パターン112にp+
型のソース、ドレイン領域114,115を形成した。
この時、多結晶シリコン膜パターン112のp+型ソー
ス領域114はCVD −5to2薄膜110のスルホ
ール111を通してptst層1091を介して基板1
01のn+型ソース領域105と接触する。
ス領域114はCVD −5to2薄膜110のスルホ
ール111を通してptst層1091を介して基板1
01のn+型ソース領域105と接触する。
10−
ひきつづき、全面に例えば厚さ5oooXのCVD−8
102膜116を堆積し、コンタクトホール117・・
・を開孔した後、Az膜の蒸着、ノ臂ターニングを行な
ってn+型ドレイン領域106上のptst層1092
とコンタクトホール117を介して接続したAl配線(
電源電極)118、p+型ドレイン領域115とコンタ
クトホール117を介して接続したAl配線(電源電極
)119、及びn+型ソース領域105上のptst層
10層重091タクトホール117を介して接続したA
l配線(信号出力電極)120を形成して積層型CMO
Sインバータ装置を製造した(第6図(j)図示)。
102膜116を堆積し、コンタクトホール117・・
・を開孔した後、Az膜の蒸着、ノ臂ターニングを行な
ってn+型ドレイン領域106上のptst層1092
とコンタクトホール117を介して接続したAl配線(
電源電極)118、p+型ドレイン領域115とコンタ
クトホール117を介して接続したAl配線(電源電極
)119、及びn+型ソース領域105上のptst層
10層重091タクトホール117を介して接続したA
l配線(信号出力電極)120を形成して積層型CMO
Sインバータ装置を製造した(第6図(j)図示)。
しかして、本発明のインバータ装置は第6図(j)に示
す如くp型シリコン基板101の島領域に互に電気的に
分離されたn+型のソース、ドレイン領域105,10
6を設け、これらソース。
す如くp型シリコン基板101の島領域に互に電気的に
分離されたn+型のソース、ドレイン領域105,10
6を設け、これらソース。
ドレイン領域105,106間に挾まれた部分を少なく
とも含む基板101領域上にダート電極104をダート
酸化膜10’7を介して設け、かつ、ダート電極104
を含む領域上にCVD −8102薄膜110を介して
多結晶シリコン膜パターン112を設けると共に、該多
結晶シリコン膜パターン112に前記ダート電極104
と対向する該パターン112部分で互に電気的に分離さ
れたp+型のソース、ドレイン領域114゜115を設
け、更に前記基板101のn+型ソース領域105と多
結晶シリコン膜パターン112ノp+型ソース領域11
4とをCVD −8102薄膜110のスルホール11
1を通してPt81層1091を介し接触させた構造に
なっている。つまL p型シリコン基板lθ1に形成さ
れたnチャンネルMO8)ランリスタのソース領域10
5と、基板101上に積層された多結晶シリコン膜パタ
ーン112のp+型ソース領域114とはPt81層1
091を介して接触されているため、第1図図示の従来
のインバータ装置に発生する寄生ダイオード(第2図中
のDl )を解消できる。
とも含む基板101領域上にダート電極104をダート
酸化膜10’7を介して設け、かつ、ダート電極104
を含む領域上にCVD −8102薄膜110を介して
多結晶シリコン膜パターン112を設けると共に、該多
結晶シリコン膜パターン112に前記ダート電極104
と対向する該パターン112部分で互に電気的に分離さ
れたp+型のソース、ドレイン領域114゜115を設
け、更に前記基板101のn+型ソース領域105と多
結晶シリコン膜パターン112ノp+型ソース領域11
4とをCVD −8102薄膜110のスルホール11
1を通してPt81層1091を介し接触させた構造に
なっている。つまL p型シリコン基板lθ1に形成さ
れたnチャンネルMO8)ランリスタのソース領域10
5と、基板101上に積層された多結晶シリコン膜パタ
ーン112のp+型ソース領域114とはPt81層1
091を介して接触されているため、第1図図示の従来
のインバータ装置に発生する寄生ダイオード(第2図中
のDl )を解消できる。
したがって、共通のダート電極104へ電圧を入力して
インバータ装置を動作させた場合、信号出力電極120
よ多信号出力をVDD e vllilの間でフルスイ
ングで出力でき、信号レベルの判別性を著しく改善でき
る。
インバータ装置を動作させた場合、信号出力電極120
よ多信号出力をVDD e vllilの間でフルスイ
ングで出力でき、信号レベルの判別性を著しく改善でき
る。
また、前記各MOSトランジスタのソース領域105.
114間に介在させたptsi層109□中では不純物
の拡散速度が非常に小さいため、例えば多結晶シリコン
膜パターン112のp+型ソース領域114中の?ロン
がシリコン基板101のn+型ソース領域105に拡散
し、更に該領域105を突き抜けてp型シリコン基板1
01とショー卜するのを防止できる。この事は素子領域
が微細化され、n+型のソース、ドレイン領域105,
106がシャロー化した場合、極めて有効である。しか
も、同様にソース、ドレイン領域105,106がシャ
ロー化した場合、シート抵抗値の増大を抑制する点でも
有効であると共に、高速動作が可能となる。
114間に介在させたptsi層109□中では不純物
の拡散速度が非常に小さいため、例えば多結晶シリコン
膜パターン112のp+型ソース領域114中の?ロン
がシリコン基板101のn+型ソース領域105に拡散
し、更に該領域105を突き抜けてp型シリコン基板1
01とショー卜するのを防止できる。この事は素子領域
が微細化され、n+型のソース、ドレイン領域105,
106がシャロー化した場合、極めて有効である。しか
も、同様にソース、ドレイン領域105,106がシャ
ロー化した場合、シート抵抗値の増大を抑制する点でも
有効であると共に、高速動作が可能となる。
なお、上記実施例においては基板にnチャンネルMO8
)ランリスタを、基板上に積層した多結晶シリコン膜・
ぐターン(半導体膜)にpチャンネルMO8)ランリス
タを、夫々形成したが、13− これとは逆に基板にpチャンネルMOSトランジスタを
、半導体膜にnチャンネルMOSトランジスタを、夫々
形成しても同様な効果を有するCMOSインバータ装置
を実現できる。
)ランリスタを、基板上に積層した多結晶シリコン膜・
ぐターン(半導体膜)にpチャンネルMO8)ランリス
タを、夫々形成したが、13− これとは逆に基板にpチャンネルMOSトランジスタを
、半導体膜にnチャンネルMOSトランジスタを、夫々
形成しても同様な効果を有するCMOSインバータ装置
を実現できる。
上記実施例ではダート電極をpts tで形成したが、
これに限定されず、例えばMo 、 W 、 Pdなど
の金属、もしくはそれらのシリサイド、或いは多結晶シ
リコンで形成してもよい。
これに限定されず、例えばMo 、 W 、 Pdなど
の金属、もしくはそれらのシリサイド、或いは多結晶シ
リコンで形成してもよい。
上記実施例ではnチャンネルMOSトランジスタ及びp
チャンネルMO8)ランリスタのソース領域間をpts
i層を介して接触させたが、Pt51層に替えてMo
、 W、 Pdなどの高融点金属層、或いはこれらのシ
リサイド層を用いてもよい。
チャンネルMO8)ランリスタのソース領域間をpts
i層を介して接触させたが、Pt51層に替えてMo
、 W、 Pdなどの高融点金属層、或いはこれらのシ
リサイド層を用いてもよい。
上記実施例では第6図(j)に示す如く信号出力電極1
20をn+型ンース領域105上のptst層10層重
091タクトホール117を介シて接続させたが、第7
図に示す如くAl配線(信号出力電極)120′を多結
晶シリコン膜パターン112のp+型ソース領域114
とコンタクトホール117′を介して接続した構造にし
てもよい。
20をn+型ンース領域105上のptst層10層重
091タクトホール117を介シて接続させたが、第7
図に示す如くAl配線(信号出力電極)120′を多結
晶シリコン膜パターン112のp+型ソース領域114
とコンタクトホール117′を介して接続した構造にし
てもよい。
14−
また、本発明に係る積層型CMOSインバータ装置は上
記実施例の如くシリコン基板を用いた構造に限定されず
、絶縁基板上に半導体薄膜を被覆した、例えばSOS基
板を用いた構造のものでも同様な効果を有する。
記実施例の如くシリコン基板を用いた構造に限定されず
、絶縁基板上に半導体薄膜を被覆した、例えばSOS基
板を用いた構造のものでも同様な効果を有する。
以上詳述した如く、本発明によれば信号レベルの判別性
が良好な充分振幅の大きな出力信号を得ることができる
と共に、高速動作が可能な積層型CMOSインバータ装
置を提供できる。
が良好な充分振幅の大きな出力信号を得ることができる
と共に、高速動作が可能な積層型CMOSインバータ装
置を提供できる。
第1図は従来の積層型CMOSインバータ装置の断面図
、第2図は第1図のインバータ装置の等価回路図、第3
図は第1図のインバータ装置の入力信号電圧と出力信号
電圧との関係を示す特性図、第4図は従来の別の積層型
CMOSインバータ装置の等価回路図、第5図は第4図
のインバータ装置の入力信号電圧と出力信号電圧との関
係を示す特性図、第6図(−)〜(」)は本発明の一実
施例である積層型CMOSインバータ装置を得るための
製造工程を示す断面図、第7図は本発明の他の実施例を
示す積層型CMOSインバータ装置の断面図である。 101・・・1mシリコン基板、102・・・フィール
ド酸化膜、104・・・ダート電極、105・・・n+
型ンース領域、1θ6・・・n+型ドレイン領域、10
7・・・ダート酸化膜、1091,109鵞・・・pt
st層、z 、z o ・CVD −8102薄膜、1
11−Zルホール、112・・・多結晶シリコン膜パタ
ーン(半導体膜)、114・・・p+型ソース領域、1
15・・・p+型ドレイン領域、118,119・・・
Al配線(電源電極)、120 、1 j O’・・・
Al配線(信号出力電極)。 出願人代理人 弁理士 鈴 江 武 彦篇 1 因 vss 入I卵斤− fii41!1 1i5 WJ
、第2図は第1図のインバータ装置の等価回路図、第3
図は第1図のインバータ装置の入力信号電圧と出力信号
電圧との関係を示す特性図、第4図は従来の別の積層型
CMOSインバータ装置の等価回路図、第5図は第4図
のインバータ装置の入力信号電圧と出力信号電圧との関
係を示す特性図、第6図(−)〜(」)は本発明の一実
施例である積層型CMOSインバータ装置を得るための
製造工程を示す断面図、第7図は本発明の他の実施例を
示す積層型CMOSインバータ装置の断面図である。 101・・・1mシリコン基板、102・・・フィール
ド酸化膜、104・・・ダート電極、105・・・n+
型ンース領域、1θ6・・・n+型ドレイン領域、10
7・・・ダート酸化膜、1091,109鵞・・・pt
st層、z 、z o ・CVD −8102薄膜、1
11−Zルホール、112・・・多結晶シリコン膜パタ
ーン(半導体膜)、114・・・p+型ソース領域、1
15・・・p+型ドレイン領域、118,119・・・
Al配線(電源電極)、120 、1 j O’・・・
Al配線(信号出力電極)。 出願人代理人 弁理士 鈴 江 武 彦篇 1 因 vss 入I卵斤− fii41!1 1i5 WJ
Claims (1)
- 第1導電型の半導体基体と、この基体表面に互に電気的
に分−して設けられた第2導電型のソース、ドレイン領
域と、これらソース、ドレイン領域間に挾まれた部分を
少なくとも含む領域上に第1の絶縁膜を介して設けられ
たダート電極と、このf−上電極を含む領域上に第2の
絶縁膜を介して積層された半導体膜と、この半導体膜に
設けられ前記ダート電極と対向する半導体膜部分で互に
電気的に分離された第1導電型のソース、ドレイン領域
とを具備した積層型(MO8インバータ装置において、
前記半導体基体のソース領域と前記半導体膜のソース領
域とを金属層もしくは金属シリサイド層を介して接触さ
せたことを特徴とする積層型CMOSインバータ装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57092923A JPS6051272B2 (ja) | 1982-05-31 | 1982-05-31 | 積層型cmosインバ−タ装置 |
DE8383103407T DE3365398D1 (en) | 1982-05-31 | 1983-04-07 | Stacked complementary metal oxide semiconductor inverter |
EP83103407A EP0096734B1 (en) | 1982-05-31 | 1983-04-07 | Stacked complementary metal oxide semiconductor inverter |
US06/865,652 US4698659A (en) | 1982-05-31 | 1986-05-16 | Stacked complementary metal oxide semiconductor inverter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57092923A JPS6051272B2 (ja) | 1982-05-31 | 1982-05-31 | 積層型cmosインバ−タ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58210656A true JPS58210656A (ja) | 1983-12-07 |
JPS6051272B2 JPS6051272B2 (ja) | 1985-11-13 |
Family
ID=14068001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57092923A Expired JPS6051272B2 (ja) | 1982-05-31 | 1982-05-31 | 積層型cmosインバ−タ装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4698659A (ja) |
EP (1) | EP0096734B1 (ja) |
JP (1) | JPS6051272B2 (ja) |
DE (1) | DE3365398D1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59106150A (ja) * | 1982-12-02 | 1984-06-19 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路及びその製造方法 |
JPS60140873A (ja) * | 1983-12-28 | 1985-07-25 | Fujitsu Ltd | 半導体装置 |
JPS6447066A (en) * | 1987-04-15 | 1989-02-21 | Texas Instruments Inc | Construction of contact of semiconductor integrated circuit and its manufacture |
CN102487085A (zh) * | 2010-12-01 | 2012-06-06 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60130160A (ja) * | 1983-12-19 | 1985-07-11 | Hitachi Ltd | 半導体記憶装置 |
JPS6164166A (ja) * | 1984-09-06 | 1986-04-02 | Toshiba Corp | 半導体装置 |
US4811078A (en) * | 1985-05-01 | 1989-03-07 | Texas Instruments Incorporated | Integrated circuit device and process with tin capacitors |
JPS6312168A (ja) * | 1986-07-03 | 1988-01-19 | Oki Electric Ind Co Ltd | Lddmis型電界効果トランジスタ |
JPS6381948A (ja) * | 1986-09-26 | 1988-04-12 | Toshiba Corp | 多層配線半導体装置 |
JPH0714009B2 (ja) * | 1987-10-15 | 1995-02-15 | 日本電気株式会社 | Mos型半導体記憶回路装置 |
US4994873A (en) * | 1988-10-17 | 1991-02-19 | Motorola, Inc. | Local interconnect for stacked polysilicon device |
US5306935A (en) * | 1988-12-21 | 1994-04-26 | Texas Instruments Incorporated | Method of forming a nonvolatile stacked memory |
US5066613A (en) * | 1989-07-13 | 1991-11-19 | The United States Of America As Represented By The Secretary Of The Navy | Process for making semiconductor-on-insulator device interconnects |
US5452247A (en) * | 1989-12-20 | 1995-09-19 | Fujitsu Limited | Three-dimensional static random access memory device for avoiding disconnection among transistors of each memory cell |
JP2996694B2 (ja) * | 1990-06-13 | 2000-01-11 | 沖電気工業株式会社 | 半導体スタックトcmos装置の製造方法 |
EP0488801B1 (en) * | 1990-11-30 | 1998-02-04 | Sharp Kabushiki Kaisha | Thin-film semiconductor device |
US5684320A (en) * | 1991-01-09 | 1997-11-04 | Fujitsu Limited | Semiconductor device having transistor pair |
US5057888A (en) * | 1991-01-28 | 1991-10-15 | Micron Technology, Inc. | Double DRAM cell |
US5154514A (en) * | 1991-08-29 | 1992-10-13 | International Business Machines Corporation | On-chip temperature sensor utilizing a Schottky barrier diode structure |
US5330929A (en) * | 1992-10-05 | 1994-07-19 | Motorola, Inc. | Method of making a six transistor static random access memory cell |
JPH06140519A (ja) * | 1992-10-22 | 1994-05-20 | Toshiba Corp | 半導体装置及びその製造方法 |
US5872029A (en) * | 1996-11-07 | 1999-02-16 | Advanced Micro Devices, Inc. | Method for forming an ultra high density inverter using a stacked transistor arrangement |
US5926700A (en) | 1997-05-02 | 1999-07-20 | Advanced Micro Devices, Inc. | Semiconductor fabrication having multi-level transistors and high density interconnect therebetween |
US5888872A (en) | 1997-06-20 | 1999-03-30 | Advanced Micro Devices, Inc. | Method for forming source drain junction areas self-aligned between a sidewall spacer and an etched lateral sidewall |
US5818069A (en) * | 1997-06-20 | 1998-10-06 | Advanced Micro Devices, Inc. | Ultra high density series-connected transistors formed on separate elevational levels |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL190710C (nl) * | 1978-02-10 | 1994-07-01 | Nec Corp | Geintegreerde halfgeleiderketen. |
US4333099A (en) * | 1978-02-27 | 1982-06-01 | Rca Corporation | Use of silicide to bridge unwanted polycrystalline silicon P-N junction |
IT1110843B (it) * | 1978-02-27 | 1986-01-06 | Rca Corp | Contatto affondato per dispositivi mos di tipo complementare |
US4329706A (en) * | 1979-03-01 | 1982-05-11 | International Business Machines Corporation | Doped polysilicon silicide semiconductor integrated circuit interconnections |
US4343082A (en) * | 1980-04-17 | 1982-08-10 | Bell Telephone Laboratories, Incorporated | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device |
JPS5846193B2 (ja) * | 1980-07-15 | 1983-10-14 | 株式会社東芝 | 半導体装置 |
JPS5743455A (en) * | 1980-08-29 | 1982-03-11 | Fujitsu Ltd | Complementary type semiconductor device |
US4374700A (en) * | 1981-05-29 | 1983-02-22 | Texas Instruments Incorporated | Method of manufacturing silicide contacts for CMOS devices |
JPS57204171A (en) * | 1981-06-10 | 1982-12-14 | Mitsubishi Electric Corp | Semiconductor device |
-
1982
- 1982-05-31 JP JP57092923A patent/JPS6051272B2/ja not_active Expired
-
1983
- 1983-04-07 EP EP83103407A patent/EP0096734B1/en not_active Expired
- 1983-04-07 DE DE8383103407T patent/DE3365398D1/de not_active Expired
-
1986
- 1986-05-16 US US06/865,652 patent/US4698659A/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59106150A (ja) * | 1982-12-02 | 1984-06-19 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路及びその製造方法 |
JPH0376576B2 (ja) * | 1982-12-02 | 1991-12-05 | Intaanashonaru Bijinesu Mashiinzu Corp | |
JPS60140873A (ja) * | 1983-12-28 | 1985-07-25 | Fujitsu Ltd | 半導体装置 |
JPS6447066A (en) * | 1987-04-15 | 1989-02-21 | Texas Instruments Inc | Construction of contact of semiconductor integrated circuit and its manufacture |
CN102487085A (zh) * | 2010-12-01 | 2012-06-06 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS6051272B2 (ja) | 1985-11-13 |
EP0096734A1 (en) | 1983-12-28 |
US4698659A (en) | 1987-10-06 |
DE3365398D1 (en) | 1986-09-25 |
EP0096734B1 (en) | 1986-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58210656A (ja) | 積層型cmosインバ−タ装置 | |
US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
US4663825A (en) | Method of manufacturing semiconductor device | |
KR950003931B1 (ko) | 반도체 디바이스(device) | |
JPS592186B2 (ja) | 相補型mos装置 | |
US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
JPH0257707B2 (ja) | ||
JPH02271674A (ja) | 半導体装置 | |
JPH03169022A (ja) | 半導体集積回路装置 | |
JP2886186B2 (ja) | 半導体装置 | |
JP2746959B2 (ja) | 半導体装置の製造方法 | |
JPH02192161A (ja) | 半導体集積回路装置 | |
JPS59208773A (ja) | 半導体装置の製造方法 | |
JP2943218B2 (ja) | BiCMOS集積回路装置 | |
JPH0644631B2 (ja) | 半導体装置及びその製造方法 | |
JPH03283565A (ja) | Mos型半導体集積回路装置 | |
JPH035066B2 (ja) | ||
JP2993041B2 (ja) | 相補型mos半導体装置 | |
JPS6180862A (ja) | 半導体装置の製造方法 | |
JP2002529934A (ja) | 部分的に半導体基板中に延在する配線をもつ半導体素子ならびに該半導体素子の製造方法 | |
JPS6051271B2 (ja) | 積層型cmosインバ−タ装置 | |
JPS63143841A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH02239656A (ja) | 半導体装置の製造方法 | |
JP2661143B2 (ja) | 集積回路装置とその製法 | |
JPS6352784B2 (ja) |