JPH02192161A

JPH02192161A - 半導体集積回路装置

Info

Publication number: JPH02192161A
Application number: JP1009735A
Authority: JP
Inventors: Atsushi Hiraishi; 厚平石; Osamu Saito; 修斉藤; Takahide Ikeda; 池田　隆英; Mitsuru Hirao; 充平尾; Akira Fukami; 深見　彰
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-01-20
Filing date: 1989-01-20
Publication date: 1990-07-27
Anticipated expiration: 2013-05-20
Also published as: JP2753301B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体集積回路装置に適用して有効な技術に
関するもので、さらに詳しくは、同一層からなるＰ型ポ
リシリコン層とＮ型ポリシリコン層とを有し、その上に
高融点金属シリサイド層が形成される半導体集積回路に
適用して有効な技術に関するものである。

［従来の技術］ＣＭＯ８（相補型ＭＯ８）ＬＳＩを構成するにあたり、
ＰＭＯ８ＦＥＴにおいてはＰ型多結晶シリコン層と高融
点金属シリサイド層とを積層してなるゲート電極（導電
層）を、一方、ＮＭＯ８ＦＥＴにおいてはＮ型多結晶シ
リコン層と高融点金属シリサイド層とを積層してなるゲ
ート電極（導電層）を用いる技術があり、この技術は０
．５μｍ以下の短チヤネル構造を実現するのに役立つ。

なお、このような技術については、例えば、アイ・イー
・デー・エム、１９８６．テクニカルダイジェスト第２
３６頁から第２３９頁に記載されている。

第５図には上記技術を用いた従来の半導体装置回路装置
の一例が示されている。

同図において符号１はＰ型の半導体基板を表わしており
、この半導体基板１内にはウェルを構成するＰ型拡散領
域２およびＮ型拡散領域３が互いに隣接されるようにし
て形成されており、Ｐ型拡散領域２にはＮチャネルＭＯ
８ＦＥＴが構成され、一方、Ｎ型拡散領域３にはＰチャ
ネルＭＯ’５ＦＥＴが構成されている。Ｐ型拡散領域２
およびＮ型拡散領域３の表面にはゲート酸化膜４がそれ
ぞれ形成され、さらに、ゲート酸化膜４の上にはゲート
電極５，６が形成されている。なお、第５図において符
号７はフィールド酸化膜を、また符号８は層間絶縁膜を
それぞれ表わしている。

上記ゲート電極５，６は多結晶シリコン層５ａ。

６ａと高融点金属シリサイド層５ｂ、６ｂの２層積層構
造となっている。つまり、高融点金属シリサイド５ｂ、
６ｂの形成によってゲート電極５゜６の低抵抗化を図ら
んとしている。なお、上記多結晶シリコン層５ａにはＮ
型不純物がドープされ、一方、上記多結晶シリコン層６
ａにはＰ型不純物がドープされている。

なお、上記半導体集積回路装置にあっては、製造プロセ
スの簡略化のために、ゲート電極５，６の多結晶シリコ
ン層５ａ、６ａは、同一のアンドープ多結晶シリコン層
へのＮ型不純物およびＰ型不純物の選択的な打込みと、
その後のアニール・パターンニングとによって形成され
ている。つまり、上記半導体集積回路装置にあっては、
上記多結晶シリコン層５ａ、６ａは同一層となっている
。

［発明が解決しようとする課題］ところで、上述のように、Ｎ型多結８２９３２層５ａと
Ｐ型多結晶シリコン層６ａとが同一層で構成され、その
上に高融点金属シリサイド層５ｂ。

６ｂが存在し、しかもそれらが相互に接続される場合に
あっては下記のような問題が生じる。

即ち、高融点金属シリサイド層５ｂ、６ｂの形成後に行
われる熱処理によって、多結晶シリコン層５ａ、６ａに
含まれるＮ型不純物およびＰ型不純物が高融点金属シリ
サイド層５ｂ、６ｂ中を相互拡散し、該不純物はそれと
逆導電型の多結晶シリコン層に達する。これによって、
第６図に示すように、Ｎ型多結８２９３２層５ａの表層
は反転してＰ型化し、一方、Ｐ型多結晶シリコン層６ａ
の表層は反転してＮ型化してしまい、ゲート電極５．６
同士のコンタクト不良や、ゲート電極５゜６とそれより
上層のＡＱ配線との間にコンタクト不良が発生すること
となる。

ちなみに、実験によれば、高融点金属シリサイド５ｂ、
６ｂ中の不純物の相互拡散は、非常に速く、８００℃、
３００分程鹿の熱処理でその境界部９から２０μｍ程度
まで拡散してしまうことが確認されている。

かかる問題は、Ｎ型多結８２９３２層５ａとＰ型多結晶
シリコン層６ａとが同一層で構成され、その上に高融点
金属シリサイド層が存在し、しかもそれらが近接して設
けられている場合にも生じる。

本発明の目的は、高融点金属シリサイド層中のＰ型不純
物およびＮ型不純物の相互拡散を抑制しＰ型多結晶シリ
コンおよびＮ型多結晶シリコン間一のコンタクトを良好にできる構造を持つ半導体集積回路
装置を提供することにある。

［課題を解決するための手段］本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。

即ち、本発明に係る半導体集積回路装置は、多結晶シリ
コン層と高融点金属シリサイド層との間に低抵抗拡散防
止膜を挟んだ構造となっている。

この場合の低抵抗拡散防止膜としては多結晶シリコンよ
りも不純物の拡散のしにくいもの、例えば窒化チタンが
用いられる。

［作用］上記した手段によれば、低抵抗拡散防止膜を設けている
ので、高融点金属シリサイド層側にＰ型不純物およびＮ
型不純物が拡散するのが抑制され、これによって高融点
金属シリサイド層を通じての不純物の相互拡散が抑制さ
れるという作用によって、Ｐ型多結晶シリコン層とＮ型
多結晶シリコン層との間のコンタクト、多結晶シリコン
層とそれより上に位置する配線とのコンタクトが良好と
なる。

［実施例］以下、本発明に係る半導体集積回路装置の実施例を図面
に基づいて説明する。

第１図および第２図には本発明に係る半導体集積回路装
置の第１の実施例が示されている。なお、第１図は第２
図のＩ−１線に沿った断面図である。

この第１の実施例の半導体集積回路装置はインバータ接
続された相補型ＭＩＳを含む半導体集積回路装置であっ
て、例えばＰ型の半導体基板１１の表面側にはウェルを
構成するＰ型拡散領域１２とＮ型拡散領域１３とが形成
されており、このうちＰ型拡散領域１２にはＮチャネル
ＭＩＳが構成され、一方、Ｎ型拡散領域１３にはＰチャ
ネルＭＩＳが構成されている。なお、第１図において符
号１４はＮチャネルＭＩＳおよびＰチャネルＭＩＳを絶
縁分離するためのフィールド絶縁膜を表わしている。

ＮチャネルＭＩＳはＰ型拡散領域１２内に形成されたＮ
＋型のソース領域２１およびドレイン領域２２と、Ｐ型
拡散領域１２上に形成されたＳｉＯ２膜等からなるゲー
ト絶縁膜１５と、このゲート絶縁膜１５上に形成された
ゲート電極（導電層）１６とから構成されている。ここ
で、上記ソース領域２１およびドレイン領域２２はゲー
ト電極１６およびフィールド絶縁膜１４に対して自己整
合的に形成されている。なお、ドレイン領域２２に低濃
度領域を連設しトレイン近傍の電界を緩和するＬＤＤ構
造を採用しても良い。

一方、ＰチャネルＭＩＳはＮ型拡散領域１３内に形成さ
れたＰ＋型のソース領域２３およびドレイン領域２４と
、Ｎ型拡散領域１３上に形成された５ｉｎ２膜等からな
るゲート絶縁膜１５と、このゲート絶縁膜１５上に形成
されたゲート電極（導電層）１７とから構成されている
。ここで、上記ソース領域２３およびドレイン領域２４
はゲート電極１７およびフィールド酸化膜１４に対して
自己整合的に形成されている。なお、ドレイン領域２４
に低濃度領域を連設しドレイン近傍の電界を緩和するＬ
ＤＤ構造を採用しても良い。

なお、第２図において符号２５はＰ型拡散層引上げ領域
を、一方、符号２６はＮ型拡散層引上げ領域を表わして
いる。

ところで、上記ゲート電極１６．１７は同一層から構成
され、その各々は、多結晶シリコン層１６ａ、１７ａと
、窒化チタン（Ｔ　ｉ　Ｎ）からなる低抵抗拡散防止膜
１６ｂ、１７ｂと、タングステンシリサイド（ＷＳｉ）
等からなる高融点金属シリサイド層１６ｃ、１７ｃとを
順次積層した構造となっており、多結晶シリコン層１６
ａにはＮ型不純物がドープされ、一方、多結晶シリコン
層１７ａにはＰ型不純物がドープされている。つまり、
同一のアンドープ多結晶シリコン層に選択的にＮ型およ
びＰ型の不純物をイオン打ち込みして多結晶シリコン１
６ａ、１７ａを形成した構造となっている。なお、Ｎチ
ャネルＭＩＳのゲート電極１６とＰチャネルＭＩＳのゲ
ート電極１７とは相互に接続され、それらはコンタクト
Ｃ□を介して信号入力電極（Ｖｉｎ）に接続されている
。

また、ＮチャネルＭＩＳのソース領域２１とＰ型拡散層
引上げ領域２５はコンタクトＣ２を介して接地電極（Ｇ
ＮＤ）に接続されている。一方、ＰチャネルＭＩＳのソ
ース領域２３とＮ型拡散層引上げ領域２６はコンタクト
Ｃ３を介して電源配線（Ｖｃｃ）に接続されている。ま
た、ドレイン領域２２．２４はコンタクトＣ４を介して
信号出力電極（Ｖｏｕｔ）に接続されている。

なお、信号入力電極（Ｖｉｎ）　、接地電極（ＧＮＤ）
、電源配線（Ｖｃｃ）および信号出力電極（Ｖ。

ｕｔ）はＡＱによって構成されている。

上記のように構成された半導体集積回路装置によれば下
記のような効果を得ることができる。

即ち、実施例の半導体集積回路装置によれば、多結晶シ
リコン層１６ａ、１７ａと高融点金属シリサイド層１６
ｃ、１７ｃとの間に低抵抗拡散防止膜１６ｂ、１７ｂを
介在させているので、高融点金属シリサイド層１６ｃ、
１７ｃ形成後の熱処理によって多結晶シリコン層１６ａ
、１７ａに含まれるＮ型およびＰ型の不純物が高融点金
属シリサイド１６ｃ、１７ｃ側に拡散するのが抑制され
るという作用によって、Ｎ型およびＰ型の多結晶シリコ
ン層１６ａ、１７ａの表層の反転化が防止される。その
結果、多結晶シリコン層１６ａ、１７ａのコンタクトが
良好となる。なお、このようにすれば、高融点金属シリ
サイド層１６ｃ、１７Ｃの利点も損なわないので、ゲー
ト電極１６，１７の信頼性が向上されることになる。

また、上記と同様の理由によって、ゲート電極１６．１
７の境界部近傍でのゲート電極１６，１７と信号入力電
極（Ｖｃｃ）とのコンタクトが良好となる。その結果、
ゲート電極１６．１７と信号入力電極（Ｖｃｃ）とのコ
ンタクトＣ□を任意位置に設けることが可能となり、半
導体集積回路の微細化・高集積化が図れることになる。

第３図および第４図には第２の実施例に係る半導体集積
回路装置即ちバイＣＭＩＳが示されている。なお、第３
図は第４図の■−■線に沿っての断面図である。

この半導体集積回路装置にあっては、例えばＰ型の半導
体基板３２におけるＮＰＮバイポーラトランジスタの底
部となる領域にＮ＋型埋込層３１が形成され、このＮ＋
型埋込層３１が形成されたＰ型半導体基板３２上全面に
はＰ型エピタキシャル層３３が形成されている。そして
、Ｐ型エピタキシャル層３３１こは、表面からの拡散に
よってＮ型のコレクタ領域３４が形成され、このコレク
タ領域３４中にはＰ型のベース領域３５が形成され、さ
らに、このベース領域３５中にはＮ型のエミッタ領域３
６が形成されている。なお、上記拡散領域３４、ベース
領域３５およびエミッタ領域３６が形成される所謂活性
領域は例えば５ｉｎ２膜のようなフィールド絶縁膜３７
によって区画され、これにより素子分離がなされている
。また、上記Ｐ型のベース領域３５にはＰ＋型の外部ベ
ース領域３５ａが連設されている。

また、第３図および第４図において符号３８はベース電
極（導電層）を表わしている。このベース電極３８はＰ
型多結晶シリコン層３８ａと、窒化チタンからなる低抵
抗拡散防止膜３８ｂと、タングステンシリサイド等から
なる高融点金属防止＝１１＝層３８ｃとを積層した構造となっている。そして、この
ベース電極３８の内端部は上記外部ベース領域３５ａを
通じて真性ベース領域に接続されている。ちなみに、上
記外部ベース領域３５ａはＰ型多結晶シリコン層３８ａ
からの固相拡散によって形成される。なお、第３図にお
いて符号４４はベース電極３８にコンタクトＣ５を介し
て接続されるＡＱ配線である。

さらに、第３図および第４図において符号３９はエミッ
タ電極を表わしている。このエミッタ電極３８はＮ型多
結晶シリコン層として構成され、このエミッタ電極３９
からの固相拡散によってエミッタ領域３６が形成される
。なお、ベース電極３８とエミッタ電極３９との絶縁分
離はシリコン酸化膜からなる分離層４０によってなされ
ている。

第３図において符号４５はエミッタ電極３９にコンタク
トＣｔ、を介して接続されるＡ＆ｌ配線である。

また、第３図および第４図において符号４１はゲート電
極に接続されるゲート配線（導電層）を示している。こ
のゲート配線４１はＮ型多結晶シリコン層として構成さ
れ、上記ベース電極３８の近傍に形成されている。なお
、上記ゲート配線４１は上記ベース電極３８と同一層と
して構成されている。

なお、ついでに、実施例の自己整合ＮＰＮバイポーラト
ランジスタ構造におけるベース電極３８とエミッタ電極
３９とを絶縁分離する分離層４０の形成を説明すれば次
のような工程となる。

先ず、ベース電極３８上にシリコン酸化膜をデポジショ
ンし、このベース電極３８およびシリコン酸化膜からな
る４層膜を所定形状にエツチング加工する。再び、シリ
コン酸化膜をデポジションした後に異方性ドライエツチ
ングを施し、分離層４０の形状を得る。

このような構造とすれば下記のような効果を得ることが
できる。

即ち、従来構造では、ベース電極３８にシリコン酸化膜
をデポジションする間の熱処理でＰ型およびＮ型の不純
物が高融点金属シリサイド層３８Ｃ中を拡散し、ベース
電極３８のコンタクト抵抗を上げてしまい、ベース電極
３８とその他の配線およびゲート電極とを同一層として
形成するのは不可能となっていたが、本構造では多結晶
シリコン膜３８ａ上の低抵抗拡散防止膜３８ｂが高融点
金属シリサイド層３８ｃ中への不純物の拡散を押えるた
め、ベース電極３８とその他の配線およびゲート電極と
を同一層として形成できる。その上に、各素子を近接し
て配置しても、各素子の特性劣化が起こることはなくな
る。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもなりλ。

上記実施例では、高融点金属としてタングステンを使っ
ているが、このほかモリブデン、チタンなど各種高融点
金属およびそのシリサイド層を用いても本実施例の効果
は替わらない。

また、実施例では、低抵抗拡散防止膜として窒化チタン
膜を使っているが、白金シリサイドと窒化チタン膜の積
層膜などを使用しても良い。要は、低抵抗拡散防止膜が
多結晶シリコンよりも不純物の拡散のし難い材料によっ
て構成されていれば良し）。

［発明の効果］本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

即ち、本発明に係る半導体集積回路装置は、多結晶シリ
コン層と高融点金属シリサイド層との間に低抵抗拡散防
止膜を挟んだ構造となっているので、高融点金属シリサ
イド層側にＰ型不純物およびＮ型不純物が拡散するのが
抑制され、これによって高融点金属シリサイド層を通じ
ての不純物の相互拡散が抑制される。その結果、Ｐ型多
結晶シリコン層およびＮ型多結晶シリコン層間のコンタ
クト、多結晶シリコン層とそれより上に位置する配線と
のコンタクトが良好となる。

【図面の簡単な説明】

第１図は本発明に係る半導体集積回路装置の第１の実施
例を示し、第２図Ｉ−１線に沿う要部断面図、第２図は本発明の第１の実施例を示す半導体集積回路装
置の要部平面図、第３図は本発明に係る半導体集積回路装置の第２の実施
例を示し、第４図ｍ　−ｎｒ線に沿う要部断面図、第４図は本発明の第２の実施例を示す半導体集積回路装
置の要部平面図、第５図は従来の半導体集積回路装置の要部断面図、第６図は第５図の半導体集積回路装置の一部拡大図であ
る。１５ａ、１６ａ、３８ａ・・・・多結晶シリコン層、１
５ｂ、１６ｂ、３８ｂ・・・・低抵抗拡散防止膜、１５
ｃ、１６ｃ、３８ｃ・・・・高融点金属シリサイド層。目一ｒつ

Claims

【特許請求の範囲】１、Ｐ型多結晶シリコン層とＮ型多結晶シリコン層とが
同一層で構成され、この両多結晶シリコン層上に高融点
金属シリサイド層を形成した導電層を有する半導体集積
回路装置において、上記両多結晶シリコン層と高融点金
属シリサイド層との間に低抵抗拡散防止膜を介在させた
ことを特徴とする半導体集積回路装置。２、上記低抵抗拡散防止膜は多結晶シリコンよりも不純
物の拡散のし難い材料によって構成されていることを特
徴とする請求項１記載の半導体集積回路装置。３、上記低抵抗拡散防止膜は窒化チタンから構成されて
いることを特徴とする請求項１記載の半導体集積回路装
置。