JPS6334619B2 - - Google Patents
Info
- Publication number
- JPS6334619B2 JPS6334619B2 JP55176933A JP17693380A JPS6334619B2 JP S6334619 B2 JPS6334619 B2 JP S6334619B2 JP 55176933 A JP55176933 A JP 55176933A JP 17693380 A JP17693380 A JP 17693380A JP S6334619 B2 JPS6334619 B2 JP S6334619B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- forming
- conductivity type
- source
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 230000000295 complement effect Effects 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、相補型MOS半導体装置の製造方法
に関する。
に関する。
最近、シリコンゲート相補型MOS半導体装置
において、Ｎ型ポリシリコンをゲート電極に用い
た同極ポリシリコンプロセスが注目されてきてい
る。従来のシリコンゲート相補型MOS半導体装
置の製造方法では、Ｎチヤンネルトランジスタ部
のコンタクト配線にＮ型ポリシリコンが用いられ
るが、Ｐチヤンネルトランジスタ部のコンタクト
配線には、アルミニユウムが用いられていた。
又、前記アルミニユウム配線の欠点を改良する方
法として特公昭54−41871に示す様なアルミニユ
ウムを拡散させ、シリサイドを形成させる方法が
開示されている。
において、Ｎ型ポリシリコンをゲート電極に用い
た同極ポリシリコンプロセスが注目されてきてい
る。従来のシリコンゲート相補型MOS半導体装
置の製造方法では、Ｎチヤンネルトランジスタ部
のコンタクト配線にＮ型ポリシリコンが用いられ
るが、Ｐチヤンネルトランジスタ部のコンタクト
配線には、アルミニユウムが用いられていた。
又、前記アルミニユウム配線の欠点を改良する方
法として特公昭54−41871に示す様なアルミニユ
ウムを拡散させ、シリサイドを形成させる方法が
開示されている。
しかし、相補型MOS半導体装置はＰチヤンネ
ルとＮチヤンネルから成り立つているため、Ｎ型
ポリシリコンをゲート電極及びコンタクト配線に
用いると、Ｐチヤンネルトランジスタのソース・
ドレインとコンタクト配線との間にPN接合が生
じる。そのため、Ｐチヤンネルトランジスタ部の
コンタクト配線にはアルミニユウムが用いられる
が、アルミニユム配線はソース・ドレインとの電
気的接触が悪く、接触抵抗が不安定になる欠点が
あつた。又、前述の特公昭54−41871はアルミニ
ユウムの熱的拡散により電気的接触を改善しては
いるが、アルミニユムは低融点金属であり熱拡散
が起こりやすい欠点があるとともに、コンタク
ト・セルフ・アライン（以下CSAと云う）でな
いので、相補型MOS半導体装置の微細化に難点
がある。
ルとＮチヤンネルから成り立つているため、Ｎ型
ポリシリコンをゲート電極及びコンタクト配線に
用いると、Ｐチヤンネルトランジスタのソース・
ドレインとコンタクト配線との間にPN接合が生
じる。そのため、Ｐチヤンネルトランジスタ部の
コンタクト配線にはアルミニユウムが用いられる
が、アルミニユム配線はソース・ドレインとの電
気的接触が悪く、接触抵抗が不安定になる欠点が
あつた。又、前述の特公昭54−41871はアルミニ
ユウムの熱的拡散により電気的接触を改善しては
いるが、アルミニユムは低融点金属であり熱拡散
が起こりやすい欠点があるとともに、コンタク
ト・セルフ・アライン（以下CSAと云う）でな
いので、相補型MOS半導体装置の微細化に難点
がある。
そこで、本発明はこのような問題点を解決する
もので、その目的とするところは、ソース・ドレ
インのコンタクト配線を改良して半導体回路の微
細化と接触抵抗の低減化・安定化とを同時に達成
する相補型MOS半導体装置の製造方法を提供す
ることにある。
もので、その目的とするところは、ソース・ドレ
インのコンタクト配線を改良して半導体回路の微
細化と接触抵抗の低減化・安定化とを同時に達成
する相補型MOS半導体装置の製造方法を提供す
ることにある。
一導電型の半導体基板に選択的に形成された前
記半導体基板と逆導電型のウエル領域と、前記半
導体基板及び前記ウエル領域と逆導電型で、前記
半導基板及び前記ウエル領域の各々に形成された
ソース、ドレインを有するMOSトランジスタと
を具備した相補型MOS半導体装置の製造方法に
おいて、少なくとも前記半導体基板上の一部及び
前記ウエル領域上の一部に選択的にゲート絶縁膜
を形成する工程、少なくとも前記ゲート絶縁膜を
含む前記基板上及び前記ウエル領域上にＮ型ポリ
シリコンを形成する工程、前記Ｎ型ポリシリコン
をパターニングして、前記ゲート絶縁膜上にゲー
ト配線を形成し且つ前記ゲート電極の両側に設け
られる前記ソース・ドレイン領域上にコンタクト
配線を形成する工程、前記ゲート電極の両側にあ
る前記半導体基板中及び前記ウエル領域中に前記
ソース・ドレイン領域を形成する工程、少なくと
も前記ゲート電極上、前記コンタクト配線上及び
前記ソース・ドレイン領域上に層間絶縁膜を形成
する工程、前記ソース・ドレイン領域上の前記コ
ンタクト配線上に設けられた前記層間絶縁膜に開
孔部を形成する工程、Ｐチヤンネルトランジスタ
を形成する前記開孔部に高融点金属を形成する工
程、熱処理により前記高融点金属下の前記コンタ
クト配線を高融点金属シリサイドとする工程を有
することを特徴とする。
記半導体基板と逆導電型のウエル領域と、前記半
導体基板及び前記ウエル領域と逆導電型で、前記
半導基板及び前記ウエル領域の各々に形成された
ソース、ドレインを有するMOSトランジスタと
を具備した相補型MOS半導体装置の製造方法に
おいて、少なくとも前記半導体基板上の一部及び
前記ウエル領域上の一部に選択的にゲート絶縁膜
を形成する工程、少なくとも前記ゲート絶縁膜を
含む前記基板上及び前記ウエル領域上にＮ型ポリ
シリコンを形成する工程、前記Ｎ型ポリシリコン
をパターニングして、前記ゲート絶縁膜上にゲー
ト配線を形成し且つ前記ゲート電極の両側に設け
られる前記ソース・ドレイン領域上にコンタクト
配線を形成する工程、前記ゲート電極の両側にあ
る前記半導体基板中及び前記ウエル領域中に前記
ソース・ドレイン領域を形成する工程、少なくと
も前記ゲート電極上、前記コンタクト配線上及び
前記ソース・ドレイン領域上に層間絶縁膜を形成
する工程、前記ソース・ドレイン領域上の前記コ
ンタクト配線上に設けられた前記層間絶縁膜に開
孔部を形成する工程、Ｐチヤンネルトランジスタ
を形成する前記開孔部に高融点金属を形成する工
程、熱処理により前記高融点金属下の前記コンタ
クト配線を高融点金属シリサイドとする工程を有
することを特徴とする。
第１図は、本発明の製造方法によつて作製した
相補型MOS半導体装置の断面の一部分を示す図
である。１０１はＮ型半導体基板、１０２は半導
体基板中に形成されたP-ウエル領域でイオン打
ち込み等により形成される。前記P-ウエル領域
にＮチヤンネルトランジスタが形成され、そし
て、前記Ｎ型半導体基板にはＰチヤンネルトラン
ジスタが形成される。１０３はゲート電極、１０
４はコンタクト配線でＮ型ポリシリコンとシリサ
イドからなる。フイールド絶縁膜１０６は選択酸
化法等によつて形成され、その一部は半導体基板
１０１の中に埋設され素子分離の役割をはたす。
ゲート絶縁膜１０９を酸化により形成した後、ポ
リシリコンを半導体基板の一主面にデポし、この
ポリシリコンにN+拡散を行いポリシリコンの抵
抗率を低下させ前記Ｎ型ポリシリコンを形成させ
る。その後、Ｎ型ポリシリコンをパターニングし
エツチング成形してゲート電極１０３及びコンタ
クト配線１０４を形成する。次に、前記ゲート電
極１０３の両側にイオン打ち込み等によりＰ及び
Ｎチヤンネルトランジスタのソース・ドレイン領
域を形成する。その後、層間絶縁膜１０５をデポ
し、前記ソース・ドレイン領域上のコンタクト配
線上に形成された層間絶縁膜にコンタクト孔即ち
コンタクト部を形成する。次に、高融点金属例え
ばニツケル１０８を電子ビーム等で蒸着し、さら
にフオトエツチ形成し、前記金属でパツト及び第
２層配線も形成する。前記金属は従来のアルミニ
ユムとほぼ同様な機能もはたすことができる。蒸
着したニツケルをフオトエツチ成形した後、N2
雰囲気中で400℃120分の熱処理を行いニツケル１
０８とＮ型ポリシリコン１０４を反応させ、ニツ
ケルシリサイド（Ni Si）を形成させる。これに
よつて、Ｐチヤンネルトランジスタのソース・ド
レイン１０７とそのコンタクト配線としてのＮ型
ポリシリコン１０４はシリサイドを介して接続し
オーミツクな接触を持つことができ、シリサイド
化する前にあつたＰチヤンネルトランジスタのソ
ース・ドレインにおけるPNジヤンクシヨンを消
滅させることができる。上述の如く、CSAによ
り配線と拡散層との位置関係を正確に作り込むこ
とができる。
相補型MOS半導体装置の断面の一部分を示す図
である。１０１はＮ型半導体基板、１０２は半導
体基板中に形成されたP-ウエル領域でイオン打
ち込み等により形成される。前記P-ウエル領域
にＮチヤンネルトランジスタが形成され、そし
て、前記Ｎ型半導体基板にはＰチヤンネルトラン
ジスタが形成される。１０３はゲート電極、１０
４はコンタクト配線でＮ型ポリシリコンとシリサ
イドからなる。フイールド絶縁膜１０６は選択酸
化法等によつて形成され、その一部は半導体基板
１０１の中に埋設され素子分離の役割をはたす。
ゲート絶縁膜１０９を酸化により形成した後、ポ
リシリコンを半導体基板の一主面にデポし、この
ポリシリコンにN+拡散を行いポリシリコンの抵
抗率を低下させ前記Ｎ型ポリシリコンを形成させ
る。その後、Ｎ型ポリシリコンをパターニングし
エツチング成形してゲート電極１０３及びコンタ
クト配線１０４を形成する。次に、前記ゲート電
極１０３の両側にイオン打ち込み等によりＰ及び
Ｎチヤンネルトランジスタのソース・ドレイン領
域を形成する。その後、層間絶縁膜１０５をデポ
し、前記ソース・ドレイン領域上のコンタクト配
線上に形成された層間絶縁膜にコンタクト孔即ち
コンタクト部を形成する。次に、高融点金属例え
ばニツケル１０８を電子ビーム等で蒸着し、さら
にフオトエツチ形成し、前記金属でパツト及び第
２層配線も形成する。前記金属は従来のアルミニ
ユムとほぼ同様な機能もはたすことができる。蒸
着したニツケルをフオトエツチ成形した後、N2
雰囲気中で400℃120分の熱処理を行いニツケル１
０８とＮ型ポリシリコン１０４を反応させ、ニツ
ケルシリサイド（Ni Si）を形成させる。これに
よつて、Ｐチヤンネルトランジスタのソース・ド
レイン１０７とそのコンタクト配線としてのＮ型
ポリシリコン１０４はシリサイドを介して接続し
オーミツクな接触を持つことができ、シリサイド
化する前にあつたＰチヤンネルトランジスタのソ
ース・ドレインにおけるPNジヤンクシヨンを消
滅させることができる。上述の如く、CSAによ
り配線と拡散層との位置関係を正確に作り込むこ
とができる。
又、Ｎチヤンネルトランジスタのソース・ドレ
インのコンタクト配線をもちいてCSAが行え、
従つて、Ｐ、ＮチヤンネルともCSAが行えるの
で、相補型MOS半導体装置を一層微細化するこ
とができる。
インのコンタクト配線をもちいてCSAが行え、
従つて、Ｐ、ＮチヤンネルともCSAが行えるの
で、相補型MOS半導体装置を一層微細化するこ
とができる。
更に、本発明の実施例におけるＮ型半導体基板
をＰ型半導体基板にし、Ｐ型半導体基板中にN-
ウエル領域を形成した場合も上記本発明と同様な
方法によつて、前記目的を達成できることは明ら
かである。
をＰ型半導体基板にし、Ｐ型半導体基板中にN-
ウエル領域を形成した場合も上記本発明と同様な
方法によつて、前記目的を達成できることは明ら
かである。
又、ポリシリコンとシリサイドを形成する金属
は、高融点金属であれば良く、例えば、ニツケル
の他に、コバルト、パラジウム、白金、タンタ
ル、タングステン等である。
は、高融点金属であれば良く、例えば、ニツケル
の他に、コバルト、パラジウム、白金、タンタ
ル、タングステン等である。
又、本発明が、相補型MOS半導体装置を一部
に含む半導体装置においても有効であることは明
らかである。
に含む半導体装置においても有効であることは明
らかである。
以上述べたように本発明によれば、Ｎ型ポリシ
リコンをゲート電極とする相補型MOS半導体装
置の製造方法において、ソース・ドレインとコン
タクト配線のコンタクト部をＮ型ポリシリコンと
高融点金属とから成るシリサイドにすることによ
り、 半導体装置を一層微細化できる。
リコンをゲート電極とする相補型MOS半導体装
置の製造方法において、ソース・ドレインとコン
タクト配線のコンタクト部をＮ型ポリシリコンと
高融点金属とから成るシリサイドにすることによ
り、 半導体装置を一層微細化できる。
Ｐチヤンネルトランジスタのソース・ドレイ
ンとソース・ドレイン電極配線との接触抵抗を
小さくするとともに、しきい値も小さくでき
る。
ンとソース・ドレイン電極配線との接触抵抗を
小さくするとともに、しきい値も小さくでき
る。
コンタクト配線の抵抗が半減し半導体回路の
演算速度を速めることができる。
演算速度を速めることができる。
という効果を有する。
第１図は、本発明の相補型MOS半導体装置の
製造方法の一実施例を示す主要断面図。 １０１……Ｎ型半導体基板、１０２……P-ウ
エル領域、１０３……ゲート電極、１０４……コ
ンタクト配線、１０５……層間絶縁膜、１０６…
…フイールド酸化膜、１０７……ソース・ドレイ
ン、１０８……高融点金属、１０９……ゲイト絶
縁膜。
製造方法の一実施例を示す主要断面図。 １０１……Ｎ型半導体基板、１０２……P-ウ
エル領域、１０３……ゲート電極、１０４……コ
ンタクト配線、１０５……層間絶縁膜、１０６…
…フイールド酸化膜、１０７……ソース・ドレイ
ン、１０８……高融点金属、１０９……ゲイト絶
縁膜。
Claims (1)
- １ 一導電型の半導体基板と、前記半導体基板に
選択的に形成された前記半導体基板と逆導電型の
ウエル領域と、前記半導体基板及び前記ウエル領
域とそれぞれ逆導電型で、前記半導基板及び前記
ウエル領域の各々に形成されたソース領域、ドレ
イン領域を有する第１導電型及び第２導電型の
MOSトランジスタとを具備した相補型MOS半導
体装置の製造方法において、少なくとも前記半導
体基板上の一部及び前記ウエル領域上の一部に選
択的にゲート絶縁膜を形成する工程、前記基板上
及び前記ウエル領域上にＮ型ポリシリコンを形成
する工程、前記Ｎ型ポリシリコンをパターニング
して、前記第１導電型及び第２導電型のMOSト
ランジスタの前記ゲート絶縁膜上にゲート電極を
形成し且つ前記ゲート電極の両側に設けられる前
記ソース領域又はドレイン領域上にコンタクト配
線を形成する工程、少なくとも前記ゲート電極
上、前記コンタクト配線上及び前記ソース、ドレ
イン領域上に層間絶縁膜を形成する工程、Ｐチヤ
ンネルトランジスタを形成する前記ソース又はド
レイン領域上の前記コンタクト配線上に設けられ
た前記層間絶縁膜に開孔部を形成する工程、前記
開孔部に高融点金属を形成する工程、熱処理によ
り前記高融点金属下の前記コンタクト配線を高融
点金属シリサイドとする工程を有することを特徴
とする相補型MOS半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55176933A JPS57128058A (en) | 1980-12-15 | 1980-12-15 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55176933A JPS57128058A (en) | 1980-12-15 | 1980-12-15 | Manufacture of semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62132632A Division JPS6344754A (ja) | 1987-05-28 | 1987-05-28 | 相補型ｍｏｓ半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57128058A JPS57128058A (en) | 1982-08-09 |
| JPS6334619B2 true JPS6334619B2 (ja) | 1988-07-11 |
Family
ID=16022274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55176933A Granted JPS57128058A (en) | 1980-12-15 | 1980-12-15 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57128058A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066467A (ja) * | 1983-09-21 | 1985-04-16 | Seiko Epson Corp | 半導体装置 |
| JPS60217657A (ja) * | 1984-04-12 | 1985-10-31 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法 |
| EP0296718A3 (en) * | 1987-06-26 | 1990-05-02 | Hewlett-Packard Company | A coplanar and self-aligned contact structure |
| JP3384714B2 (ja) | 1997-07-16 | 2003-03-10 | 富士通株式会社 | 半導体装置およびその製造方法 |
| KR100434697B1 (ko) | 2001-09-05 | 2004-06-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441871A (en) * | 1977-08-26 | 1979-04-03 | Delalande Sa | Novel 55hydroxymethyloxazolidinons and its manufacture |
-
1980
- 1980-12-15 JP JP55176933A patent/JPS57128058A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441871A (en) * | 1977-08-26 | 1979-04-03 | Delalande Sa | Novel 55hydroxymethyloxazolidinons and its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57128058A (en) | 1982-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930008983B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US4663825A (en) | Method of manufacturing semiconductor device | |
| US4698659A (en) | Stacked complementary metal oxide semiconductor inverter | |
| US5013678A (en) | Method of making an integrated circuit comprising load resistors arranged on the field oxide zones which separate the active transistor zones | |
| KR0168411B1 (ko) | 반도체 집적회로장치 및 그 제법 | |
| EP0187260A2 (en) | Process for fabricating a semiconductor integrated circuit device having MISFETs | |
| US6078079A (en) | Semiconductor device and method of manufacturing the same | |
| JPH01128568A (ja) | 半導体装置 | |
| JPS6334619B2 (ja) | ||
| JP2729422B2 (ja) | 半導体装置 | |
| JP3387782B2 (ja) | 半導体装置 | |
| JPS6046547B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JP2886186B2 (ja) | 半導体装置 | |
| JPH065696B2 (ja) | 半導体装置の製造方法 | |
| JP2778126B2 (ja) | 半導体装置の製造方法 | |
| JPH0322708B2 (ja) | ||
| JPS61194764A (ja) | 半導体装置の製造方法 | |
| JP3309995B2 (ja) | 半導体装置 | |
| KR0131722B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP3043791B2 (ja) | 半導体装置の製造方法 | |
| JP2608447B2 (ja) | 相補型ｍｉｓ電界効果半導体装置 | |
| JPH03283565A (ja) | Ｍｏｓ型半導体集積回路装置 | |
| KR930017097A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH03203366A (ja) | 半導体装置 | |
| JPH0350422B2 (ja) |