KR930017097A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR930017097A
KR930017097A KR1019920022745A KR920022745A KR930017097A KR 930017097 A KR930017097 A KR 930017097A KR 1019920022745 A KR1019920022745 A KR 1019920022745A KR 920022745 A KR920022745 A KR 920022745A KR 930017097 A KR930017097 A KR 930017097A
Authority
KR
South Korea
Prior art keywords
film
polycrystalline silicon
type impurity
semiconductor device
silicon film
Prior art date
Application number
KR1019920022745A
Other languages
English (en)
Other versions
KR970004817B1 (ko
Inventor
토요카즈 후지이
야스시 나이로
Original Assignee
다니이 아끼오
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니이 아끼오, 마쯔시다덴기산교 가부시기가이샤 filed Critical 다니이 아끼오
Publication of KR930017097A publication Critical patent/KR930017097A/ko
Application granted granted Critical
Publication of KR970004817B1 publication Critical patent/KR970004817B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 폴리실리콘과 실리사이드의 다층막(폴리사이드)의 폴리실리콘속에, P+영역이 존재하는 반도체장치에 있어서, 열처리에 의한 붕소농도의 저하를 방지하는 반도체장치 및 그 제조방법을 제공하는 것을 목적으로 한 것으로서, 그 구성에 있어서, 제 1다결정실리콘, 텅스텐실리사이드, 제 2다결정실리콘의 3층을 가진 샌드위치형폴리사이드배선을 구비한 반도체장치로서, 그 효과에 있어서, 폴리사이드배선속의 불순물응집이 방지되기 때문에, 배선속의 불순물농도가 열처리에 의해서 저하하지 않는다. 그결과, 폴리사이드배선과불순물확산영역간의 콘택트 저항이 열처리에 의해서 증가하기 어렵다. 또 제 2다결정실리콘의 전체면에 붕소를 주입하므로서, 폴리사이드배선에 있어서 불소의 횡방향확산이 방지된다. 이런 일로해서, P형 콘택트특성의 열화가 억제되는 것을 특징으로 한다.

Description

반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 있어서의 반도체장치의 요부단면구성도, 제2도는 동실시예에 있어서의 요부공정단면도, 제3도는 본 발명의 제2의 실시예에 있어서의 반도체장치의 요부단면구성도.

Claims (15)

  1. 반도체기판과, 이 반도체기판속에 형성된 P형 불순물확산영역과, 이 P형불순물확산영역에 전기적으로 접속된 폴리사이드배선을 구비한 반도체장치로서, 이 폴리사이드배선은, 제1다결정실리콘막, 이 제1다결정실리콘 막위에 형성된 고융점금속실리사이드막, 및 이 고융점금속실리사이드막 위에 형성된 제2다결정실리콘막을 가진 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서, 반도체기판에 형성된 P형 MOS 트랜지스터를 더 구비하고 있고, 상기 P형 불순물확산영역은, 상기 P채널 MOS 트랜지스터의 소스 및 드레인의 어느 하나인 것을 특징으로 하는 반도체 장치.
  3. 제 1항 또는 제 2항에 있어서, 폴리사이드배선의 제 1다결정실리콘막이, P형 불순물이 확한된 부분과 n형 불순물이 확산된 부분의 양쪽을 가지고 있는 것을 특징으로 하는 반도체장치.
  4. 제 1항 내지 제 3항의 어느 한 항에 있어서, 폴리사이드배선의 제 2다결정성실리콘막에는, P형 불순물이 횡방향으로 실질적으로 균일하게 확산되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1다결정실리콘막, 이 제 1다결정실리콘막위에 형성된 고융점금속실리사이드악, 및 이 고용점금속실리사이드막위에 형성된 제 2다결정실리콘막을 가진 폴리사이드배선으로서, 상기 제 1다결정실리콘막은, P형 불순묵ㄹ이 확산된 부분과 n형 불순물이 확산된 부분의 양쪽을 가지고 있으며, 상기 제 2다결정실리콘막에는 상기 P형 불순물이 횡방향으로 실질적을 균일하게 확산되어 있는 것을 특징으로 하는 폴리사이드배선.
  6. 반도체 기판과, 이 반도체기판에 형성된 n채널 MOS 트랜지스터 및 P채널 MOS 트랜지스터를 가진 CMOS반도체 장치로서, 상기 n채널 MOS 트랜지스터는, 상기 반도체기판에 형성된 n형 불순물 확산영역으로 이루어진 n형 소스 및 n형 드레인을 가지고, 상기 P채널 MOS 트랜지스터는, 상기 반도체 기판에 형성된 P형 불순물확산영역으로 이루어진 P 형 소스 및 P형 드레인을 가지고, 상기 반도체 장치는, 또, 제 1다결정실리콘막, 이 제 1다결정실리콘막위에 형성된 고융점 금속실리사이드막, 및 이 고융점 금속실리사이드 막위에 형성된 제 2다결정실리콘막을 가진 폴리사이드배선을 구비하고, 상기 제1다결정실리콘막은, 상기 n형 소스 또는 상기 n형 드레인에 접속되어 있는 n형 불순물확산부분과, 상기 P형 불순물 확산부분을 가지고 있는 것을 특징으로 하는 CMOS 반도체 장치.
  7. 제 6항에 있어서, 제 2다결정실리콘막에는, P형 불순물이 횡방향으로 실질적으로 균일하게 확산되어 있는것을 특징으로 하는 CMOS 반도체 장치.
  8. 반도체 기판과, 이 반도체 기판속에 형성된 소스 및 드레인과, 상기 반도체 기판위에 형성된 게이트절연막과, 이 게이트 절연막위에 형성된 게이트전극을 구비한 반도체장치로서, 상기 게이트 전극은, 제 1다결정실리콘막, 이 제1다결정실리콘막위에 형성된 고융점 금속실리사이드막, 및 이 고융점금속실리사이드막위에 형성된 제 2다결정실리콘막을 가지고, 이 제2다결정실리콘막에는, P형불순물이 횡방향으로 실질적으로 균일하게 확산되어 있는것을 특징으로 하는 반도체 장치.
  9. 제 8항에 있어서, 고융점 금속실리사이드막에도, 상기 P형불순물이 횡방향으로 실질적으로 균일하게 확산되어 있는것을 특징으로 하는 반도체 장치.
  10. 반도체 기판속에 P형 불순물 확산영역을 형성하는 공정과, 이 P형 불순물 확산영역에 접속되는 폴리사이드배선을 형성하는 공정을 포함하는 반도체 장치의 제조방법으로서, 상기 폴리사이드배선을 형성하는 공정은, 상기 P형 불순물확산영역에 접속되는 제 1다결정실리콘막을 형성하는 공정과, 이 제1다결정실리콘막위에 고융점 금속실리사이드막을 형성하는 공정과, 이 고융점 금속실리사이드마위에 제 2다결정실리콘막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 제 10항에 있어서, 제 2다결정실리콘막에 P형 불순물을 도프하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 제 11항에 있어서, 제 2다결정실리콘막에 P형 불순물을 도프하는 공정은, 이온주입법을 사용해서, 이 제2다결정실리콘막의 전체면에 상기 P형 불순물을 주입하는 공정인 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 반도체 기판상에 형성된 P채널 MOS 트랜지스터의 게이트전극으로서, P+폴리실리콘막 및 고융점실리사이드막의 다층막을 구비하는 반도체 장치의 제조방법으로서, 게이트 산화막을 형성후, 제 1의 폴리실리콘막을 전체면에 형성하는 공정과, 상기 제1의 폴리실리콘막의 전체면에 P형 불순물의 도핑을 행사는 공정과, 전체면에 제 2의 폴리실리콘막을 형성하는 공정과, 전체면에 절연막을 혀성하는 공정과, 열처리를 행하는 공정을 가진 것을 특징으로 하는 장치의 제조방법.
  14. P+확산층을 가진 반도체 기판과, 상기 반도체 기판상에 형성된 제 1의 절연막과, 상기 P+확산층 영역상의 상기 제1의 절연막에 개구된 콘택트홀과, 상기 P+확산층 영역을 전기적으로 접속하는 배선으로 형성된 P+폴리사이드막을 구비하는 반도체 장치로서, 상기 P+폴리사이드막의 구조가, 상기 제1의 절연막상 및 상기 콘택트홀 내부의 제1의 P+폴리실리콘막과, 상기 제1의 P+폴리실리콘막과, 상기 제1의 P+폴리실리콘막상의 고융점 금속실리사이드막과, 상기 고융점 금속 실리사이드막상의 제2의 P+폴리실리콘막으로 구성되어 있는것을 특징으로하는 반도체 장치.
  15. P+확산층을 가진 반도체 기판과, 상기 반도체 기판상에 형성된 제 1의 절연막과, 상기 P+확산층 영역상의 상기 제1의 절연막에 개구된 콘택트홀과, 상기 P+확산층 영역을 전기적으로 접속하는 배선으로 형성된 P+폴리사이드막을 구비하는 반도체 장치로서, 상기 콘택트홀을 형성한 후, 제 1의 폴리실리콘 전체면에 형성하는 공정과, 상기 제1의 폴리실리콘막 전체에 P형 불순물의 도핑을 행하는 공정과, 전체면에 고융점 금속실리사이드막을 형성하는 공정과, 전체면에 제2의 폴리실리콘막을 형성하는 공정과, 상기 제2의 폴리실리콘막을 전체면에 P형 불순물의 도핑을 행하는 공정과, 전체면에 제2의 절연막을 형성하는 공정과, 열처리를 행하는 공정을 가진 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920022745A 1992-01-07 1992-11-28 반도체장치 및 그 제조방법 KR970004817B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP62592 1992-01-07
JP92-625 1992-01-07
JP92-226862 1992-08-26
JP22686292A JP2940316B2 (ja) 1992-01-07 1992-08-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR930017097A true KR930017097A (ko) 1993-08-30
KR970004817B1 KR970004817B1 (ko) 1997-04-04

Family

ID=11478914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022745A KR970004817B1 (ko) 1992-01-07 1992-11-28 반도체장치 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP2940316B2 (ko)
KR (1) KR970004817B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372658B1 (ko) * 1995-12-30 2003-05-09 주식회사 하이닉스반도체 반도체소자의금속배선간평탄화절연막형성방법
KR100743694B1 (ko) * 1999-10-29 2007-07-30 어드밴스드 마이크로 디바이시즈, 인코포레이티드 플래시 메모리의 소스/드레인에 대한 고체 소스 도핑

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978384B2 (en) 2018-08-31 2021-04-13 Samsung Electronics Co., Ltd. Integrated circuits including multi-layer conducting lines

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283565A (ja) * 1990-03-30 1991-12-13 Toshiba Corp Ｍｏｓ型半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372658B1 (ko) * 1995-12-30 2003-05-09 주식회사 하이닉스반도체 반도체소자의금속배선간평탄화절연막형성방법
KR100743694B1 (ko) * 1999-10-29 2007-07-30 어드밴스드 마이크로 디바이시즈, 인코포레이티드 플래시 메모리의 소스/드레인에 대한 고체 소스 도핑

Also Published As

Publication number Publication date
JP2940316B2 (ja) 1999-08-25
JPH05251446A (ja) 1993-09-28
KR970004817B1 (ko) 1997-04-04

Similar Documents

Publication Publication Date Title
US5170232A (en) MOS field-effect transistor with sidewall spacers
US5625216A (en) MOS transistor having increased gate-drain capacitance
KR970060481A (ko) 이중 게이트 전극 구성을 갖는 cmos 반도체 장치 및 그 제조 방법
GB2363903A (en) A semiconductor device having a metal gate with a work function compatible with a semiconductor device
KR940010367A (ko) 반도체장치 및 그 제조방법
KR100223992B1 (ko) 상보형 mos 전계효과 트랜지스터 및 그 제조방법
US4812889A (en) Semiconductor device FET with reduced energy level degeneration
KR930017097A (ko) 반도체 장치 및 그 제조방법
US6597038B1 (en) MOS transistor with double drain structure for suppressing short channel effect
JPH0227716A (ja) 半導体装置の製造方法
KR970030676A (ko) 반도체 장치 및 그 제조 방법
KR920017242A (ko) 바이씨모스장치의 제조방법
US3936862A (en) MISFET and method of manufacture
JP2860482B2 (ja) 半導体装置の製造方法
JPS6046547B2 (ja) 相補型ｍｏｓ半導体装置
JP2817518B2 (ja) 半導体装置およびその製造方法
JPS6334619B2 (ko)
US5850360A (en) High-voltage N-channel MOS transistor and associated manufacturing process
JP2886186B2 (ja) 半導体装置
JP2509173B2 (ja) 相補型ｍｉｓｆｅｔを有する半導体集積回路装置の製造方法
JP2845934B2 (ja) 半導体集積回路装置の製造方法
JPH0342872A (ja) 半導体装置の製造方法
JPS63114160A (ja) 相補型ｍｉｓｆｅｔ集積回路
JPH0469939A (ja) 絶縁ゲート型電界効果トランジスタ
JPH0346272A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010816

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee