KR970030676A - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR970030676A KR970030676A KR1019960051977A KR19960051977A KR970030676A KR 970030676 A KR970030676 A KR 970030676A KR 1019960051977 A KR1019960051977 A KR 1019960051977A KR 19960051977 A KR19960051977 A KR 19960051977A KR 970030676 A KR970030676 A KR 970030676A
- Authority
- KR
- South Korea
- Prior art keywords
- impurity
- polysilicon layer
- conductivity type
- polysilicon
- gate electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims 5
- 239000012535 impurity Substances 0.000 claims abstract 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 29
- 229920005591 polysilicon Polymers 0.000 claims abstract 29
- 150000002500 ions Chemical class 0.000 claims abstract 9
- 239000000758 substrate Substances 0.000 claims abstract 3
- 230000000295 complement effect Effects 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
반도체 장치는 공통 기판상에 형성된 도전형이 상이한 상보형 제 1 및 제 2MOS트랜지스터를 포함한다. 제 1MOS트랜지스터는 제 1도전형 및 제 2도전형의 불순물들이 도핑된 폴리실리콘층의 제 1게이트 전극을 가진다. 제 1도전형의 불순물의 농도는 제 2도전형의 불순물보다 고농도이다. 제 2MOS트랜지스터는 제 2도전형의 불순물이 도핑된 폴리실리콘층의 제 2게이트 전극을 가지며, 바이폴라 트랜지스터는 제 2도전형의 불순물이 도핑된 폴리실리콘층의 에미터 전극을 가진다. 제 2게이트 전극 및 에미터 전극의 폴리실리콘층에 도핑된 제 2도전형의 불순물은 한 종류의 불순물 이온 또는 2종류의 상이한 불순물 이온을 포함할 수도 있으며, 제 1게이트 전극의 폴리실리콘에 도핑된 제 2도전형 불순물은 한 종류의 불순물 이온을 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 8은 제1 양호한 실시예에 따른 반도체 장치의 최종 구조를 도시한 단면도.
Claims (11)
- 반도체 장치에 있어서, 공통 기판 상에 형성된 도전형이 상이한 상보형 제 1 및 제 2MOS 트랜지스터 및 바이폴라 트랜지스터를 포함하되, 상기 제 1MOS 트랜지스터는 제 1도전형 및 제 2도전형의 불순물이 도핑된 폴리실리콘층의 제 1게이트 전극을 가지며, 상기 제 1도전형의 상기 불순물의 농도는 상기 제 2도전형의 불순물보다 고농도이며, 상기 제 2MOS 트랜지스터는 상기 제 2도전형의 불순물이 도핑된 폴리실리콘층의 제 2게이트 전극을 가지며, 상기 바이폴라 트랜지스터는 상기 제 2도전형의 불순물이 도핑된 폴리실리콘층의 에미터 전극을 가지는 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서, 상기 제 2도전형의 상기 불순물은 한 종류의 불순물 이온을 포함하는 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서, 적어도 상기 제 2게이트 전극의 폴리실리콘층에 도핑된 상기 제 2도전형의 상기 불순물은 2종류의 상이한 불순물 이온을 포함하는 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서, 상기 제 1 및 제 2게이트 전극 및 상기 에미터 전극의 각각의 상기 폴리실리콘층은 제 1서브층 및 상기 제 1서브층 상에 배치된 제 2서브층을 포함하는 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서, 상기 제 2게이트 전극의 상기 폴리실리콘층에 도핑된 상기 제 2도전형의 상기 불순물은 2종류의 상이한 불순물 이온을 포함하며, 상기 제 1게이트 전극의 상기 폴리실리콘층에 도핑된 상기 제 2도전형의 상기 불순물은 한 종류의 불순물 이온을 포함하는 것을 특징으로 하는 반도체 장치.
- 제 5항에 있어서, 상기 2종류의 상이한 불순물 이온은 상기 한 종류의 불순물 이온을 포함하는 것을 특징으로 하는 반도체 장치.
- 공통 기판 상에 형성된 CMOS 트랜지스터부 및 바이폴라 트랜지스터부를 갖는 반도체 장치를 제조하는 방법에 있어서, 상기 CMOS 트랜지스터부 및 상기 바이폴라 트랜지스터부의 절연막 상에 제 1폴리실리콘층을 형성하는 단계를 포함하되, 상기 절연막은 상기 CMOS 트랜지스터부의 게이트 절연막으로서 기능하며, 상기 제 1폴리실리콘층은 제 1도전형의 제 1불순물을 포함하며; 적어도 상기 바이폴라 트랜지스터부에 상기 제 1폴리실리콘층 및 상기 절연막을 관통하는 접촉홀을 형성한 후 전체 영역 상에 제 2폴리실리콘층을 형성하는 단계; 에칭을 통해 상기 CMOS 트랜지스터부의 제 1 및 제 2도전형의 게이트 전극 및 상기 바이폴라 트랜지스터부의 에미터 전극에 상기 제 1 및 제 2폴리실리콘층을 형성하는 단계; 및 상기 제 1 및 제 2폴리실리콘층에 불순물을 도입하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
- 제 7항에 있어서, 상기 제 1 및 제 2폴리실리콘층에 불순물을 도입하는 상기 단계에서, 상기 제 1도전층의 상기 제 1불순물보다 고농도의 상기 제 2도전형의 불순물이 상기 제 2도전형의 상기 게이트 전극의 상기 제 1 및 제 2폴리실리콘층에 도입되며, 상기 제 1도전형의 상기 제 1불순물은 상기 제 1도전형의 상기 게이트 전극 및 상기 에미터 전극의 상기 제 1 및 제 2폴리실리콘층에 도입되는 것을 특징으로 하는 반도체 장치 제조방법.
- 제 7항에 있어서, 상기 제 1 및 제 1폴리실리콘층에 불순물을 도입하는 상기 단계에서, 상기 제 1도전형의 상기 제 1불순물보다 고농도의 상기 제 2도전형의 불순물이 상기 제 2도전형의 상기 게이트 전극의 상기 제 1 및 제 2폴리실리콘층에 도입되며, 상기 제 1도전형의 상기 제 2불순물은 상기 제 1도전형의 상기 게이트 전극 및 에미터 전극의 상기 제 1 및 제 2폴리실리콘층에 도입되며, 상기 제 1도전형의 상기 제 1 및 제 2불순물은 서로 종류가 상이한 것을 특징으로 하는 반도체 장치 제조방법.
- 제 7항에 있어서, 상기제 1도전형의 상기 제 1불순물을 포함하는 상기 제 1폴리실리콘층을 형성하는 상기 단계에서, 상기 제 1도전형의 상기 제 1불순물이 상기 제 1폴리실리콘을 형성함과 동시에 도입되는 것을 특징으로 하는 반도체 장치 제조방법.
- 제 7항에 있어서, 상기 제 1도전형의 상기 제 1불순물을 포함하는 상기 제 1폴리실리콘층을 형성하는 상기 단계에서, 상기 제 1도전형의 상기 제 1불순물은 상기 제 1폴리실리콘층을 피착한 후 이온 주입을 통해 상기 제 1폴리실리콘층으로 도입되는 것을 특징으로 하는 반도체 장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-287137 | 1995-11-06 | ||
| JP7287137A JP3058067B2 (ja) | 1995-11-06 | 1995-11-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030676A true KR970030676A (ko) | 1997-06-26 |
| KR100201246B1 KR100201246B1 (ko) | 1999-06-15 |
Family
ID=17713557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960051977A KR100201246B1 (ko) | 1995-11-06 | 1996-11-05 | 반도체 장치 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5998843A (ko) |
| JP (1) | JP3058067B2 (ko) |
| KR (1) | KR100201246B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2985824B2 (ja) * | 1997-03-14 | 1999-12-06 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR100273987B1 (ko) * | 1997-10-31 | 2001-02-01 | 윤종용 | 디램 장치 및 제조 방법 |
| US6093613A (en) * | 1998-02-09 | 2000-07-25 | Chartered Semiconductor Manufacturing, Ltd | Method for making high gain lateral PNP and NPN bipolar transistor compatible with CMOS for making BICMOS circuits |
| JP4397061B2 (ja) * | 1998-09-03 | 2010-01-13 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6275095B1 (en) * | 1998-11-04 | 2001-08-14 | Rohm Co., Ltd. | Semiconductor amplifier circuit |
| JP3719650B2 (ja) * | 2000-12-22 | 2005-11-24 | 松下電器産業株式会社 | 半導体装置 |
| JP2002231819A (ja) * | 2001-01-30 | 2002-08-16 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| US7589359B1 (en) * | 2008-07-25 | 2009-09-15 | United Microelectronics Corp. | Silicon controlled rectifier |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123365U (ko) * | 1988-02-17 | 1989-08-22 | ||
| JPH06268166A (ja) * | 1993-03-16 | 1994-09-22 | Toshiba Corp | 半導体装置の製造方法 |
| JPH06350035A (ja) * | 1993-06-03 | 1994-12-22 | Toshiba Corp | 半導体装置の製造方法 |
-
1995
- 1995-11-06 JP JP7287137A patent/JP3058067B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-05 KR KR1019960051977A patent/KR100201246B1/ko not_active IP Right Cessation
- 1996-11-06 US US08/744,931 patent/US5998843A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100201246B1 (ko) | 1999-06-15 |
| US5998843A (en) | 1999-12-07 |
| JPH09129764A (ja) | 1997-05-16 |
| JP3058067B2 (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970703616A (ko) | 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit) | |
| KR930001409A (ko) | 바이씨모스장치 및 그 제조 방법 | |
| KR930006972A (ko) | 전계 효과 트랜지스터의 제조 방법 | |
| US5670399A (en) | Method of making thin film transistor with offset drain | |
| KR920017279A (ko) | Mos형 반도체장치 및 그 제조방법 | |
| KR970030676A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR970072204A (ko) | 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법 | |
| KR920017242A (ko) | 바이씨모스장치의 제조방법 | |
| KR970022464A (ko) | Cmos박막반도체장치 및 그 제조방법 | |
| KR970003934A (ko) | BiCMOS 반도체장치 및 그 제조방법 | |
| KR910001876A (ko) | 반도체 장치 제조방법 | |
| KR930009116A (ko) | 박막트랜지스터와 그의 제조방법 | |
| KR970003952A (ko) | 스태틱 랜덤 액세스 메모리 및 그 제조방법 | |
| KR960032585A (ko) | 반도체장치 및 그의 제조방법 | |
| KR100211148B1 (ko) | 바이모오스 반도체 메모리장치의 제조방법 | |
| KR930005272A (ko) | Ldd형 mos 트랜지스터 및 그의 제조방법 | |
| KR970072492A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR940027196A (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR970003984A (ko) | 반도체 소자의 제조 방법 | |
| KR970053807A (ko) | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 | |
| KR960043166A (ko) | BiCMOS 소자의 제조방법 | |
| KR900001038A (ko) | 모오스 트랜지스터의 제조방법 | |
| KR930017217A (ko) | 박막 트랜지스터의 제조방법 | |
| KR900003999A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR930009102A (ko) | 듀얼 폴리 게이트 구조를 구비한 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030224 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |