KR920017279A - Mos형 반도체장치 및 그 제조방법 - Google Patents

Mos형 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR920017279A
KR920017279A KR1019920001534A KR920001534A KR920017279A KR 920017279 A KR920017279 A KR 920017279A KR 1019920001534 A KR1019920001534 A KR 1019920001534A KR 920001534 A KR920001534 A KR 920001534A KR 920017279 A KR920017279 A KR 920017279A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
gate electrode
diffusion layer
film
insulating film
Prior art date
Application number
KR1019920001534A
Other languages
English (en)
Other versions
KR950011782B1 (ko
Inventor
아끼라 히로키
신지 오다나까
카즈미 쿠티모또
Original Assignee
다니이 아끼오
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니이 아끼오, 마쯔시다덴기산교 가부시기가이샤 filed Critical 다니이 아끼오
Publication of KR920017279A publication Critical patent/KR920017279A/ko
Application granted granted Critical
Publication of KR950011782B1 publication Critical patent/KR950011782B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

MOS형 반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 MOS형 반도체장치의 제1실시예를 표시한 단면도, 제2도는 본 발명의 MOS형 반도체장치의 제2실시예를 표시한 단면도, 제3도는 본 발명의 MOS형 반도체장치의 제조방법의 제1실시예를 표시한 공정순 단면도.

Claims (5)

  1. 제1도전형의 반도체기판의 일주면에 형성된 제12도 전형의 고농도소오스·드레인확산층과, 상기 고농도소오스·드레인확산층의 사이의 상기 반도체기판의 일주면에 접촉하고, 또한 상기 고농도소오스·드레인확산층의 측면에 각각 접촉하도록 상기 반도체기판의 일주면에 형성된 제2도전형의 저농도확산층과, 상기 저농도확산층의 사이의 일주면에 게이트절연막을 개재해서 형성된 게이트전극과, 상기 게이트전극의 옆부분에 형성된 얇은 절연막과, 상기 얇은 절연막을 개재해서 상기 게이트전극의 옆부분에, 상기 저농도확산층의 상부이고 또한 상기 저농도확산층에 접촉하도록 형성된 제2도전형의 확산층을 구비한 MOS형 반도체장치.
  2. 제1항에 있어서, 제2도전형의 확산층을 저농도로 형성한 MOS형 반도체장치.
  3. 제1도전형의 반도체기판의 일주면에 게이트절연막을 형성하고, 이 게이트절연막의 상부에 선택적으로 게이트전극을 형성하고, 상기 게이트전극을 마스크로해서 상기 반도체기판의 표면에 이온주입하여 제2도전형의 저농도확산층을 형성하는 공정과, 이어서, 상기 반도체기판의 표면을 산화하는 공정과, 이어서, 상기 반도체기판의 표면에 형성된 산화막의 드라이에칭을 행하여, 상기 게이트 전극의 상면 및 측면이외의 산화막을 제거하는 공정과, 이어서 상기 게이트 전극의 상면 및 측면에 상기 산화막을 남긴 상기 반도체기판의 표면에 다결정 실리콘막을 퇴적하는 공정과, 이어서 이 다결정실리콘막의 드라이에칭을 행하여, 상기 게이트전극의 측면을 덮은 상태로 자기정합적으로 다결정실리콘 막을 남기는 공정과, 이어서 상기 반도체기판의 표면에 제2의 도전형의 불순물을 이온주입하므로서, 상기 게이트전극의 옆부분에서 상기 얇은 산화막을 개재해서 남은 다결정실리콘막에 상기 제2의 도전형의 불순물을 확산시켜서 상기 게이트전극의 옆부분에 제2도전형의 확산층을 형성하는 동시에, 상기 저농도 확산층의 바깥쪽에 있어서 상기 반도체기판의 일주면에 고농도소오스·드레인확산층을 형성하는 공정을 포함한 MOS형 반도체장치의 제조방법.
  4. 제1도전형의 반도체기판의 일주면에 게이트절연막을 형성하고, 이 게이트절연막의 상부에 선택적으로 게이트전극을 형성하고, 상기 게이트전극을 마스크로해서 상기 반도체기판의 표면에 이온주입하여 제2도전형의 저농도확산층을 형성하는 공정과, 이어서 상기 반도체기판의 표면에 절연막을 퇴적하는 공정과, 이어서 상기 반도체기판의 표면에 형성된 절연막의 드라이에칭을 행하여, 상기 게이트전극의 상면 및 측면이외의 절연막을 제거하는 공정과, 이어서 상기 게이트전극의 상면 및 측면에 상기 절연막을 남긴 상기 반도체기판의 표면에 다결정실리콘막을 퇴적하는 공정과, 이어서, 이 다결정실리콘막의 드라이에칭을 행하여, 상기 게이트전극의 측면을 덮은 상태로 자기정합적으로 다결정실리콘막을 남기는 공정과, 이어서 상기 반도체기판의 표면에 제2의 도전형의 불순물을 이온주입하므로서, 상기 게이트전극의 옆부분에 상기 얇은 절연막을 개재해서 남은 다결정실리콘막에 상기 제2의 도전형의 불순물을 확산시켜서 상기 게이트전극의 옆부분에 제2도전형의 확산층을 형성하는 동시에, 상기 저농도확산층의 바깥쪽에 있어서 상기 반도체기판의 일주면에 고농도소오스·드레인확산층을 형성하는 공정을 포함한 MOS형 반도체장치의 제조방법.
  5. 제1도전형의 반도체기판의 일주면에 게이트산화막을 개재해서 게이트전극을 형성하고, 이 게이트전극위에 제1의 절연막을 개재해서 고농도의 제1의 다결정실리콘막을 형성하는 공정과, 이어서 이 고농도의 제1의 다결정실리콘막을 마스크로 해서 상기 반도체기판의 표면에 제2도전형의 저농도확산층을 형성하는 공정과, 이어서, 상기 반도체기판의 표면에 제2의 절연막을 퇴적하고, 이 제2의 절연막의 드라이에칭을 행하며, 상기 게이트전극 및 상기 제1의 다결정실리콘막의 측면만을 덮도록 상기 제2의 절연막을 남기는 공정과, 이어서 상기 반도체기판의 표면에 제2의 다결정실리콘막을 퇴적하고, 열처리에 의해 상기 제1의 다결정실리콘막으로부터 상기 제2의 다결정 실리콘막으로 불순물을 확산시키는 확산공정과, 이어서 상기 제2의 다결정실리콘막과 상기 제1의 다결정 실리콘막과의 드라이에칭을 행하여, 상기 게이트전극의 측면에 상기 제2의 산화막을 개재해서 상기 제2의 다결정 실리콘막을 남기는 공정과, 이어서 상기 반도체기판의 표면에 제2의 도전형의 불순물을 이온주입하므로서, 사이게이트전극의 옆부분에 남은 다결정실리콘막에 상기 제2도전형의 불순물을 확산시켜서 상기 게이트전극의 옆부분에 제2의 도전형의 확산층을 형성하는 동시에, 상기 저농도확산층의 바깥쪽에 있어서, 상기 반도체기판의 일주면에 고농도소오스·드레인확산층을 형성하는 공정을 포함한 MOS형 반도체장치의 제조방법.
    ※참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019920001534A 1991-02-05 1992-01-31 Mos형 반도체장치 및 그 제조방법 KR950011782B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3014570A JPH04321269A (ja) 1991-02-05 1991-02-05 Ｍｏｓ型半導体装置およびその製造方法
JP91-014570 1991-02-05

Publications (2)

Publication Number Publication Date
KR920017279A true KR920017279A (ko) 1992-09-26
KR950011782B1 KR950011782B1 (ko) 1995-10-10

Family

ID=11864818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001534A KR950011782B1 (ko) 1991-02-05 1992-01-31 Mos형 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (2) US5386133A (ko)
JP (1) JPH04321269A (ko)
KR (1) KR950011782B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878683A (ja) * 1994-06-30 1996-03-22 Toshiba Corp 半導体装置およびその製造方法
US5721170A (en) * 1994-08-11 1998-02-24 National Semiconductor Corporation Method of making a high-voltage MOS transistor with increased breakdown voltage
US5472894A (en) * 1994-08-23 1995-12-05 United Microelectronics Corp. Method of fabricating lightly doped drain transistor device
US5684319A (en) * 1995-08-24 1997-11-04 National Semiconductor Corporation Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same
US5877058A (en) * 1996-08-26 1999-03-02 Advanced Micro Devices, Inc. Method of forming an insulated-gate field-effect transistor with metal spacers
US5801075A (en) * 1996-10-30 1998-09-01 Advanced Micro Devices, Inc. Method of forming trench transistor with metal spacers
JPH10178172A (ja) 1996-12-17 1998-06-30 Toshiba Corp 半導体装置及びその製造方法
US5793089A (en) * 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Graded MOS transistor junction formed by aligning a sequence of implants to a selectively removable polysilicon sidewall space and oxide thermally grown thereon
US5895955A (en) * 1997-01-10 1999-04-20 Advanced Micro Devices, Inc. MOS transistor employing a removable, dual layer etch stop to protect implant regions from sidewall spacer overetch
US6124610A (en) * 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
US6188114B1 (en) 1998-12-01 2001-02-13 Advanced Micro Devices, Inc. Method of forming an insulated-gate field-effect transistor with metal spacers
US6140171A (en) * 1999-01-20 2000-10-31 International Business Machines Corporation FET device containing a conducting sidewall spacer for local interconnect and method for its fabrication
KR100351899B1 (ko) * 2000-04-03 2002-09-12 주식회사 하이닉스반도체 저저항 게이트 트랜지스터 및 그의 제조 방법
US6566208B2 (en) 2001-07-25 2003-05-20 Chartered Semiconductor Manufacturing Ltd. Method to form elevated source/drain using poly spacer
EP2191505A1 (en) * 2007-09-05 2010-06-02 Nxp B.V. A transistor and a method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727038A (en) * 1984-08-22 1988-02-23 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
GB8527062D0 (en) * 1985-11-02 1985-12-04 Plessey Co Plc Mos transistor manufacture
US4788160A (en) * 1987-03-31 1988-11-29 Texas Instruments Incorporated Process for formation of shallow silicided junctions
JP2576506B2 (ja) * 1987-05-27 1997-01-29 日本電気株式会社 Ｍｏｓ半導体装置
JPH0274042A (ja) * 1988-09-09 1990-03-14 Matsushita Electron Corp Ｍｉｓ型トランジスタの製造方法
US5047361A (en) * 1989-06-30 1991-09-10 Texas Instruments Incorporated NMOS transistor having inversion layer source/drain contacts
US4951100A (en) * 1989-07-03 1990-08-21 Motorola, Inc. Hot electron collector for a LDD transistor

Also Published As

Publication number Publication date
US5518944A (en) 1996-05-21
JPH04321269A (ja) 1992-11-11
KR950011782B1 (ko) 1995-10-10
US5386133A (en) 1995-01-31

Similar Documents

Publication Publication Date Title
KR920009745B1 (ko) 반도체장치의 제조방법
KR930006972A (ko) 전계 효과 트랜지스터의 제조 방법
KR910020895A (ko) 고밀도집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법
KR920020598A (ko) 반도체 장치 및 그 제조방법
KR920017279A (ko) Mos형 반도체장치 및 그 제조방법
KR890013796A (ko) 반도체장치 및 그 제조방법
KR910001886A (ko) 반도체장치와 그 제조방법
KR960002884A (ko) 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법
KR960032731A (ko) BiCMOS 반도체장치 및 그 제조방법
KR970060534A (ko) 전력반도체장치 및 그의 제조방법
KR950025920A (ko) 반도체소자 제조방법
KR960035908A (ko) 모스 전계효과 트랜지스터의 제조방법
KR880006789A (ko) 고신뢰성 반도체 장치와 그 제조 방법
KR890016620A (ko) 반도체 집적회로장치의 제조방법
KR920017242A (ko) 바이씨모스장치의 제조방법
KR970030676A (ko) 반도체 장치 및 그 제조 방법
KR970053502A (ko) 반도체 장치 및 그 제조 방법
KR970008643A (ko) 반도체 집적 회로 장치의 제조 방법
JP2807718B2 (ja) 半導体装置およびその製造方法
KR970018685A (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
KR930003430A (ko) 반도체 장치 및 그 제조방법
KR910001876A (ko) 반도체 장치 제조방법
KR930003296A (ko) 드레인 누설전류 방지 misfet 및 그 제조방법
JPH01191476A (ja) 半導体装置
KR890016684A (ko) 바이씨모오스 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020918

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee