KR910001876A - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR910001876A
KR910001876A KR1019900008712A KR900008712A KR910001876A KR 910001876 A KR910001876 A KR 910001876A KR 1019900008712 A KR1019900008712 A KR 1019900008712A KR 900008712 A KR900008712 A KR 900008712A KR 910001876 A KR910001876 A KR 910001876A
Authority
KR
South Korea
Prior art keywords
region
layer
providing
impurities
impurity
Prior art date
Application number
KR1019900008712A
Other languages
English (en)
Inventor
야코부스 마리아 요셉 요스쿠인 빌헬무스
Original Assignee
프레데릭 얀 스미트
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR910001876A publication Critical patent/KR910001876A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 장치 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1 내지 제4도는 바이폴라 트랜지스터 및 상보형 IGFETs를 포함하는 반도체 장치를 제조하는 본 발명에 따른 방법의 단계를 설명한 반도체 바디 부분의 단면도.

Claims (13)

  1. 바이폴라 트랜지스터 및 절연 게이트 전계 효과 트랜지스터를 포함하며, 하나의 주요 표면에 인접하여, 제1장치 영역에 동일한 도전성 형태의 콜렉터 영역 및 제2장치 영역에 동일 도전성 형태의 제1예정 영역을 가진 반도체 바디를 제공하는 단계와, 상기 제2장치 영역상에 절연된 게이트를 한정하는 단게와, 상기 제1계정 영역에 역도 전성 형태의 소스 및 드레인 영역을 형성하기 위해 불순물을 유입하는 단게와, 외부 베이스 영역을 형성하는 상기 제1장치 영역상에 역 도전성 형태의 불순물로 도핑된 층을 제공하는 단계와, 상기 도핑된 영역을 커버하기 위해 절연층을 제공하는 단계와, 상기 제1장치 영역의 표면 영역을 노출하기 위해 상기 절연 및 도핑된 층을 통하여 개방부를 형성하는 단계 및 역 도전성 형태의 내부 베이스 영역과 상기 내부 베이스 영역내에 동일 도전성 형태의 에미터 영역을 형성하기 위해 불순물을 유입하는 단계를 포함하는 반도체 장치를 제조하는 방법에 있어서, 상기 제1장치 영역상에 도핑 가능한 층을 제공하므로 도핑된 층을 형성하는 단계와 그후 상기 절연층을 제공하기에 앞서 소스 및 드레인 영역을 형성하기 위해 불순물을 유입하는 단게를 포함하여, 역 도전성 형태의 불순물로 상기 도핑 가능한 층을 도핑하며, 상기 절연층이 내부 베이스 및 에미터 영역을 형성하는 불순물로부터 제2장치 영역을 마스크하도록 상기 제1 및 제2장치 영역을 커버하기 위해 상기 절연층을 제공하는 단계를 포함하는 것을 특징으로하는 반도체 장치 제조방법.
  2. 제1항에 있어서, 하나의 주요 표면에 인접한 제3장치에 역 도전성 형태의 제2계정 영역을 제공하며, 상기 제2 및 제3장치 영역상에 절연 게이트를 한정하며, 절연층을 제공하기 전에 상기 제2계정 영역에 동일 도전성 형태의 소스 및 드레인 영역을 형성하도록 마스크된 제1 및 제2장치 영역에 불순물을 유입하며, 내부 베이스 및 에미터 영역을 형성하는 불순물로 부터 상기 제3장치 영역을 마스크하도록 상기 제3장치 영역을 커버하기 위해 상기 절연층을 제공하므로 상보형 도전성 형태의 절연 게이트 전계 효과 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  3. 제1 또는 제2항에 있어서, 상기 절연 및 도핑된 층을 통해 제1윈도우를 한정하며, 보다 적은 제2윈도우를 형성하도록 상기 도핑된 층의 에지상에 절연 영역을 제공하고, 상기 제2윈도우를 통해 에미터 영역을 형성하도록 불순물을 유입 하므로 개방부를 형성하는 단계를 포함하는 것을 특징으로하는 반도체 장치 제조방법.
  4. 제3항에 있어서, 상기 제1윈도우를 통해 내부 베이스 영역을 형성하도록 불순물을 유입하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  5. 제4항에 있어서, 상기 내부 베이스 영역을 형성하는 역도전성 불순물을 유입하기 전에 상기 제1윈도우에 의해 노출된 도핑층의 에지와 상기 제1윈도우에 의해 노출된 도핑된층의 에지와 표면 영역을 커버하는 비교적 얇은 절연층을 형성하는 단계 및 에미터 영역을 형성하는 불순물을 유입하기 전에 상기 내부 및 외부 베이스 영역을 형성하도록 상기 주입된 불순물과 상기 도핑된 층내의 불순물을 반도체 바디로 확산시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  6. 선행항중에 어느 한 항에 있어서, 유동 가능한 절연층의 커버링을 위해 산화물 층으로서 절연층을 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  7. 제6항에 있어서, 보로포스포실리케이트 유리의 층으로서 상기 유동 가능한 절연층을 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  8. 제5항에 종속할시에 제6 또는 제7항에 있어서, 상기 유동가능한 층을 산화 대기에 순환시키므로 비교적 얇은 산화물층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  9. 선행항중에 어느 한 항에 있어서, 게이트 절연층상에 도핑 가능한 층을 제공하는 단계 및 절연 게이트 전계효과 트랜지스터의 도전 게이트 층을 형성하기 위해, 마스크된 제1장치 영역상의 상기 도핑 가능한 층의 부분에 대해 상기 도핑 가능한 층으로 동일 도전성 형태의 불순물을 유입하는 단계를 포함하는 것을 특징으로하는 반도체 장치 제조방법.
  10. 선행항중에 어느 한 항에 있어서, 실리콘층으로서 상기 도핑 가능한 층을 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  11. 선행항중에 어느 한 항에 있어서, 불순물을 주입하므로 에미터 영역을 형성하는 불순물을 유입하는 단계 및 상기 유입된 불순물을 반도체 바디로 확산시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  12. 선행항중에 어느 한 항에 있어서, 개방부에 동일 도전성 형태의 불순물로 도핑된 또 다른 도핑된 층을 제공하므로 에미터 영역을 형성하는 불순물을 유입하는 단계 및 불순물을 상기 개방부를 통해 상기 또 다른 도핑된 층으로부터 반도체 비디로 확산시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  13. 제12항에 있어서, 상기 또다른 도핑된 층과 상기 절연층을 통해 트랜지스터 전극용 접촉홀 개방하는 단계와, 상기 전극을 형성하도록 도전 물질을 침착 및 패턴화시키는 단계 및 상기 전극간에 노출된 상기 또다른 도핑된 층의 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900008712A 1989-06-16 1990-06-14 반도체 장치 제조방법 KR910001876A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8913904.2 1989-06-16
GB8913904A GB2233492A (en) 1989-06-16 1989-06-16 A method of manufacturing a semiconductor bimos device

Publications (1)

Publication Number Publication Date
KR910001876A true KR910001876A (ko) 1991-01-31

Family

ID=10658575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900008712A KR910001876A (ko) 1989-06-16 1990-06-14 반도체 장치 제조방법

Country Status (6)

Country Link
US (1) US4988633A (ko)
EP (1) EP0403009B1 (ko)
JP (1) JPH0785494B2 (ko)
KR (1) KR910001876A (ko)
DE (1) DE69013064T2 (ko)
GB (1) GB2233492A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5158900A (en) * 1991-10-18 1992-10-27 Hewlett-Packard Company Method of separately fabricating a base/emitter structure of a BiCMOS device
EP0598168B1 (en) * 1992-11-18 1997-05-28 STMicroelectronics S.r.l. Formation of direct contacts in high-density MOS/CMOS processes
KR0138352B1 (ko) * 1993-12-17 1998-04-28 김광호 반도체 장치 및 그의 제조방법
JP3562611B2 (ja) * 1996-11-05 2004-09-08 ソニー株式会社 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507847A (en) * 1982-06-22 1985-04-02 Ncr Corporation Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor
US4752589A (en) * 1985-12-17 1988-06-21 Siemens Aktiengesellschaft Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate
DE3787407D1 (de) * 1986-07-04 1993-10-21 Siemens Ag Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung.
US4764482A (en) * 1986-11-21 1988-08-16 General Electric Company Method of fabricating an integrated circuit containing bipolar and MOS transistors
US4902640A (en) * 1987-04-17 1990-02-20 Tektronix, Inc. High speed double polycide bipolar/CMOS integrated circuit process
US4800171A (en) * 1987-10-02 1989-01-24 Advanced Micro Devices, Inc. Method for making bipolar and CMOS integrated circuit structures

Also Published As

Publication number Publication date
DE69013064D1 (de) 1994-11-10
US4988633A (en) 1991-01-29
EP0403009B1 (en) 1994-10-05
GB8913904D0 (en) 1989-08-02
JPH0785494B2 (ja) 1995-09-13
EP0403009A1 (en) 1990-12-19
GB2233492A (en) 1991-01-09
JPH0325969A (ja) 1991-02-04
DE69013064T2 (de) 1995-04-27

Similar Documents

Publication Publication Date Title
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR940010367A (ko) 반도체장치 및 그 제조방법
KR970703616A (ko) 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit)
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR920020756A (ko) 반도체 장치 및 그의 제조방법
KR920001754A (ko) Mos 트랜지스터용 다층 게이트 전극을 제조하는 방법
KR930001409A (ko) 바이씨모스장치 및 그 제조 방법
KR950034836A (ko) 절연 게이트 전계 효과 트랜지스터와 그 제조 방법
KR930006972A (ko) 전계 효과 트랜지스터의 제조 방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR960032731A (ko) BiCMOS 반도체장치 및 그 제조방법
KR890013796A (ko) 반도체장치 및 그 제조방법
KR880014649A (ko) 반도체 장치 및 그 제조방법
KR960002884A (ko) 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법
KR920017279A (ko) Mos형 반도체장치 및 그 제조방법
KR870009491A (ko) 반도체 디바이스(device)
KR980006542A (ko) 반도체소자 제조방법
KR970072204A (ko) 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법
KR950021768A (ko) 실드 확산 접합을 갖는 전계 효과 트랜지스터
KR920001750A (ko) 반도체 장치 및 그 제조방법
KR920022562A (ko) 반도체 집적 회로 제조방법
KR910010731A (ko) 반도체장치 및 그 제조방법
KR970053884A (ko) Mos 트랜지스터를 독립적으로 형성할 수 있는 반도체 집적 회로 디바이스를 제조하기 위한 방법
KR910001876A (ko) 반도체 장치 제조방법
KR970030676A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee