KR970703616A - 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit) - Google Patents

바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit) Download PDF

Info

Publication number
KR970703616A
KR970703616A KR1019960706695A KR19960706695A KR970703616A KR 970703616 A KR970703616 A KR 970703616A KR 1019960706695 A KR1019960706695 A KR 1019960706695A KR 19960706695 A KR19960706695 A KR 19960706695A KR 970703616 A KR970703616 A KR 970703616A
Authority
KR
South Korea
Prior art keywords
region
doping
electrode layer
transistor
electrode
Prior art date
Application number
KR1019960706695A
Other languages
English (en)
Inventor
아만드 프루이즘붐
알렉산더 세실리아 레오나드 얀센
로날드 코스터
윌렘 반더웰
Original Assignee
스미트 프레데릭 얀
필립스 일렉트로닉스 엔. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미트 프레데릭 얀, 필립스 일렉트로닉스 엔. 브이. filed Critical 스미트 프레데릭 얀
Publication of KR970703616A publication Critical patent/KR970703616A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

실리콘 바디(body)(3)의 표면(5)과 인접하는 반도체 영역(6,7)들을 서로 격리시키는 필드 절연 영역(4)이 제공되는 실리콘 바디(3)내에 형성되는 바이폴라 트랜지스터(1) 및 모스(MOS) 트랜지스터(2)를 구비한 반도체 장치의 제조 방법이 개시된다. 제1영역(6)은 바이폴라 트랜지스터용으로 사용되며, 제2영역(7)은 모스 트랜지스터용으로 사용된다. 상기 제2영역에는 게이트 절연층(10)이 형성된다. 다음에, 그 표면상에 비결정 실리콘의 전극층(11)이 형성되고, 이 전극층은 도핑이 행해지며, 다음에, 이 전극층에서 에미터 전극(12)이 상기 제1영역에, 그리고 게이트 전극(13)이 상기 제2영역에 형성된다. 상기 제1영역의 지역에 제1도핑이 행해지고 제2영역의 지역에 제2도핑이 행해지는 처리에 의해, 상기 전극층에 도핑층이 제공되는데, 상기 제1도핑은 트랜지스터의 에미터 영역이 전극층에서 형성될 에미터 전극으로부터의 확산을 통해 형성될 정도의 농도로 행해지는 반면, 상기 제2도핑은 상기 제1도핑의 농도보다 낮은 농도로 행해진다. 비교적 낮은 도핑 레벨로 인해 플라즈마 에칭 및 이온 주입 동안 게이트 산화 브레이크다운이 방지된다.

Description

바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH A BICMOS CIRCUIT)
[도면의 간단한 설명]
제9도 내지 제12도는 본 발명에 따른 제2실시예의 방법에 의해 제조되는 반도체 장치의 제조 단계를 개략적으로 도시한 단면도이다.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (3)

  1. 실리콘 바디(body)의 표면과 인접하는 반도체 영역들을 서로 격리시키는 필드 절연 영역이 제공되는 실리콘 바디내에 형성되는 바이폴라 트랜지스터 및 모스(M0S) 트랜지스터를 구비한 반도체 장치의 제조 방법으로, 이 반도체 영역은 바이폴라 트랜지스터용의 제1영역과 모스 트랜지스터용의 제2영역을 가지며, 상기 제2영역에 게이트 절연체가 제공된 후 그리고 비결정 실리콘의 전극층이 상기 표면상에 증착된 후, 상기 전극층이 도핑(doping)되고 다음에 전극층이 도핑되어 상기 제1영역상에 에미터 전극이 그리고 상기 제2영역상에 게이트 전극이 형성되는, 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법에 있어서, 상기 전극층에는, 상기 제1영역의 지역에 제1도핑이 행해지고 제2영역의 지역에 제2도핑이 행해지는 처리에 의해, 도핑층이 형성되며, 상기 제1도핑은 트랜지스터의 에미터 영역이 전극층에서 형성될 에미터 전극으로부터의 확산을 통해 형성될 정도의 농도로 행해지는 반면, 상기 제2도핑은 상기 제1도핑의 농도보다 낮은 농도로 행해지는, 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 전극층의 처리시에 이 전극층에는 제1영역에서의 제1도핑이 행해지며, 여기에 열산화 처리가 행해지고, 이후, 형성된 실리콘 산화물은 제2영역에서 상기 전극층이 다시 노광될 때까지 열처리되며, 이어서, 상기 전극층에 제2영역에서의 제2도핑이 행해지는, 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 전극층의 처리시에 상기 전극층에는 제1반도체 영역의 실리콘 질화물층이 형성되며, 여기에서 상기 전극층은 제2영역에서의 제2도핑이 행해지고, 이후 열 산화 치리가 행해지고, 이어서 상기 실리콘 질화물 층이 제거되며 상기 전극층에 제1영역의 제1도핑이 행해지는, 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960706695A 1995-03-28 1996-03-11 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit) KR970703616A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP95200774.8 1995-03-28
EP95200774 1995-03-28
PCT/IB1996/000202 WO1996030941A2 (en) 1995-03-28 1996-03-11 Method of manufacturing a semiconductor device with a bicmos circuit

Publications (1)

Publication Number Publication Date
KR970703616A true KR970703616A (ko) 1997-07-03

Family

ID=8220138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960706695A KR970703616A (ko) 1995-03-28 1996-03-11 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit)

Country Status (7)

Country Link
US (1) US5970332A (ko)
EP (1) EP0763257B1 (ko)
JP (1) JPH10501660A (ko)
KR (1) KR970703616A (ko)
DE (1) DE69606478T2 (ko)
TW (1) TW293935B (ko)
WO (1) WO1996030941A2 (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552403B1 (en) * 1999-11-05 2003-04-22 North Carolina State University Binary non-crystalline oxide analogs of silicon dioxide for use in gate dielectrics
DE10138648A1 (de) 2001-08-07 2003-03-06 Infineon Technologies Ag Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors
US20060040438A1 (en) * 2004-08-17 2006-02-23 Jiong-Ping Lu Method for improving the thermal stability of silicide
US10134985B2 (en) 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
KR20110086089A (ko) 2008-10-20 2011-07-27 더 리젠츠 오브 더 유니버시티 오브 미시건 실리콘계 나노스케일 크로스바 메모리
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
CN103081093B (zh) 2010-06-11 2015-06-03 科洛斯巴股份有限公司 存储器件的柱结构以及方法
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
EP2735028A4 (en) 2011-07-22 2015-05-06 Crossbar Inc SEALING LAYER FOR SILICON-GERMANIUM P + MATERIAL FOR REMAINING MEMORY DEVICE AND ASSOCIATED METHOD
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047357A (en) * 1989-02-03 1991-09-10 Texas Instruments Incorporated Method for forming emitters in a BiCMOS process
US5089429A (en) * 1989-06-22 1992-02-18 David Sarnoff Research Center, Inc. Self-aligned emitter bicmos process
US5278085A (en) * 1992-08-11 1994-01-11 Micron Semiconductor, Inc. Single mask process for forming both n-type and p-type gates in a polycrystalline silicon layer during the formation of a semiconductor device
JPH07142419A (ja) * 1993-11-15 1995-06-02 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
WO1996030941A2 (en) 1996-10-03
TW293935B (ko) 1996-12-21
DE69606478T2 (de) 2000-09-07
JPH10501660A (ja) 1998-02-10
EP0763257B1 (en) 2000-02-02
EP0763257A2 (en) 1997-03-19
US5970332A (en) 1999-10-19
WO1996030941A3 (en) 1997-01-09
DE69606478D1 (de) 2000-03-09

Similar Documents

Publication Publication Date Title
KR970703616A (ko) 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit)
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
KR100230610B1 (ko) 자기정렬된 웰탭을 지니는 bicmos 디바이스 및 그 제조방법
KR980005897A (ko) 반도체 장치 및 그 제조 방법
KR870006676A (ko) 공유 기판위에 쌍극성 트랜지스터와 상보 mos트랜지스터를 제조하기 위한 공정
KR910013577A (ko) 반도체 장치의 제조방법
JPH01264253A (ja) 半導体装置の製造方法
KR880002245A (ko) 공통 기판에 쌍극성 트랜지스터와 상보형 mos트랜지스터를 포함하는 집적회로 및 그 제조방법
US5153146A (en) Maufacturing method of semiconductor devices
KR890011097A (ko) 반도체장치의 제조방법
KR970053884A (ko) Mos 트랜지스터를 독립적으로 형성할 수 있는 반도체 집적 회로 디바이스를 제조하기 위한 방법
JPH03114235A (ja) 電荷転送デバイスを含む半導体装置およびその製造方法
KR880005690A (ko) 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법
KR940016938A (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR920005511B1 (ko) 반도체장치와 그 제조방법
KR970030676A (ko) 반도체 장치 및 그 제조 방법
KR970703615A (ko) 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체장치의 제조 방법(METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH BiCMOS CIRCUIT)
JPH06252345A (ja) 半導体集積回路の製造方法
KR20050000001A (ko) 반도체소자 및 그 제조방법
JPH1131814A (ja) 半導体装置の製造方法
JPH0346371A (ja) 半導体装置の製造方法
JP4422810B2 (ja) 半導体装置
RU2141149C1 (ru) Способ изготовления бикмоп структуры
JPH11224945A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee