TW293935B - - Google Patents
Download PDFInfo
- Publication number
- TW293935B TW293935B TW085104830A TW85104830A TW293935B TW 293935 B TW293935 B TW 293935B TW 085104830 A TW085104830 A TW 085104830A TW 85104830 A TW85104830 A TW 85104830A TW 293935 B TW293935 B TW 293935B
- Authority
- TW
- Taiwan
- Prior art keywords
- area
- doping
- electrode layer
- layer
- region
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(1 ) 本發明是關於具有一雙極性電晶體及一金屬氧化物半導 體電晶體之半導體元件之製造方法,該電晶體形成於矽體 (silicon body)内,爲了達成此目的而提供一場絕緣區域, 藉此場絕緣區域,與矽體表面連接之半導體區域之間能互 相絕緣,包括給雙極性電晶體之第一區域及給金屬氧化物 半導體電晶體之第二區域,之後,第二區域被供以一閘門 介電質(gate dielectric),之後’沈積一層非晶<5夕之電極層於 該表面,此電極層被供以捧雜(doping),於電極層中,隨後 形成一發射電極於第一區域和閘門電極於第二區域。 一具有單一雙極性電晶體和單一金屬氧化物半導體電晶 體之半導體元件能以此方法製造。然而於實際上,本方法 將使用在製造一個包含具有大量的雙極性及金屬氧化物半 導體電晶體之積體電路之半導體元件上。此電路可同時包 括NPN型和PNP型雙極性半導體及N-通道和P-通道型之金屬 氧化物半導體電晶體。此種積體電路,除了包括雙極性電 晶體之外亦可包括負型金屬氧化物半導體(NMOS)和正型金 屬氧化物半導體(PMOS),稱爲積體雙極性互補型金屬氧化 物半導體電路。 發射電極形成於半導體區域之後,雙極性電晶體之發射 極區域可由已摻雜之發射電極形成,該摻雜過之射極位於 緊接矽體表面之處,經擴散而至基極區域。可使用形成於 第二區域之閘門電極,於一般時,則當成一遮罩,用於離 子佈植時形成第二區域中之金屬氧化物半導體電晶體之源 極及没極區域。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 抑衣 訂 線 (請先閱讀背面之注意事項再填寫本頁) 五、發明説明( 請 先 閱 讀 背 面 意 * 再 填 If 頁 美國專利第5,089,429號揭露-種本文起頭段落所提及 的那種万法’藉此方法非晶發電極層是於沈積之後立刻施 以濃度大約爲每立方公分1Q2。之掺雜原子之換雜,此濃度 如此(高以至於電晶趙之射極區域能由發射電極藉著擴散 而形成於電極層中。現在電極層已具良好之導電性,然後 再供以一絕緣頂層和在第一丰專嘴反以,去 、 杜罘牛導體區域處蝕刻成發射電極 疋圖樣及在第二半導體區&姓刻成閘門電極。 訂 線 非晶碎電極層於-個具有活性離子(R聊刻電衆中蚀刻 成-圖樣。於後續之金屬氧化物半導體電晶體源極及没極 區域的形成期間植入摻雜離子,並使用閉極當成遮蔽。非 晶梦之電極層於施行這些製程期間會局部的充電。妹果, 強的電場能局部地形成而通過存在於非晶石夕層下方非常薄 的閘電極層。前者可能會受損而致電力崩;貴:"閘氧化物 崩η而,非晶碎層早已在㈣製程前摻人雜質原 子並且施以佈植製程。因此非晶矽層於該製程期間成爲 具導電性的’藉此任何局部充電就可避免掉。所以可保護 非常薄之閘介電質的免於受損。 經濟部中央榡準局員工消費合作社印製 整體的電極層在所知道的方法中是比較大量摻雜的。如 果此方法使用於製造具有負型金屬氧化物半導體和正型金 屬氧物半導體兩者之半導體元件時,則兩種類型之金屬 氧化物半導禮電晶體之閘極將有相同的傳導性型式。這些 電晶體將有不同絕對値之臨界電壓。 摻雜'^後,非晶矽層會具有一氧化矽的頂層。於蝕刻處 理期間,一圖樣蝕刻入此頂層並且蝕刻入非晶矽層。保留 本紙張尺度^ (210X297公釐) 293935 A7 B7 五、發明説明(3 ) 經濟部中央標準局貝工消費合作社印製
在問極之頂層於形成源極及没極區域之植入摻雜原子期間 保護著這些電極。頂層必須局部的移去以便於讓閘極和外 部之接觸。若提供閘極一自我對準之導電性矽化物層,且 是經由金屬層之沉積及後續的熱處理,則此頂層甚至應該 完全的去除 本發明的目的特別是提供一個無上述缺點之穸法。根據 本發明,於啓頭段落中所陳述之方法是爲本目的,而設其 特徵爲電極層具有摻雜而其處理之方法爲第—次摻雜於第 一個區域之面積上進行而第二次摻雜是於第二個區域的面 積上進行,第一次摻雜所提供之濃度須達到能使電晶體之 射極區域能由射極藉著擴散而形成於電極層,而第二次择 雜所提供之濃度較第一次摻雜之濃度低。 電極層必須大量的摻雜以便於能由射極經擴散而形成電 晶體之射極區域。於實際上,使用於此層中摻雜之摻雜原 子濃度是每立方公分中超過102〇個摻雜原子。然而,我們 發現以上所陳述之非晶矽層之局部充電於電漿蝕刻或以比 較低’例如每立方公分小於10U個摻雜原子的摻雜濃度的 離子佈値期間時已避免掉了。於實際上如此弱的摻雜並不 會影響開極之摻雜。若使用此方法製造負型金屬氧化物半 導體和正型金屬氧化物半導體電晶體時,則閘極於佈植金 屬氧化物半導體電晶體之源極與汲極區域之期間,作爲一 遮蔽,並與源極及汲極區域相同都接收相同比較強烈之摻 雜。此摻雜比較強烈,於實際上是每立方公分多於1〇2〇個 原子,所以該閘極變成爲強傳導性。除此之外,負型金屬 -6 - 本紙張从適财(CNS )機格(2獻297公们 (請先閲讀背面之注意事項再填寫本頁) .裝· 訂 i I I— fn i m 22c935 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(4 ) 氧化物半導體電晶體之閘極變成N型而正型金屬氧化物半 導體電晶體變成P型。這兩種電晶體之臨界電壓在實際上 有相同的絕對値’例如於實際上分別大約爲_〇 8和+〇 8伏 特。 在射極形成之前電極層須摻雜。因此發射極經由非晶矽 之電極層蚀刻後之那一刻起即已經被摻雜。此射極形成之 後’爲此摻雜而覆蓋與肘極相鄰之第一個半導體區域之遮蔽 是必須的。 射極與閘極是形成於一個未覆蓋的非晶碎電極層中。這 些電極因此能經由自我對正直接地被供以金屬矽化物所製 成的良導電頂層。沉積在電極上之一金屬層於熱處理期間 與非晶矽起反應而形成金屬矽化物。 要提供摻雜至某一程度而使電晶體之射極區域能由射極 經擴散而形成於電極層,則一光阻罩是必須的。—光阻罩 亦能使用於第二區域面積之電極層而提供比較上較低濃度 之择雜。如此之額外遮蔽步驟是一個非常筇貴的方法步 驟,並且最好避免。於下所描述之較佳的方法實施例中, 只須使用一個遮蔽而提供所提及的兩個摻雜步驟。 第一種較佳之方法實施例是處理電極層時,該層於第— 個區域面積被供以第一次摻雜,因此—熱氧化處理已告完 成,完成之後所形成之氧化矽必須接受蝕刻處理直到第二 個區域面積之電極層再度曝露,其後電椏層於第二區域面 積被供以第二次摻雜。 --^--^-----參------、1T------^ (請先閲讀背面之注意事項再填寫本頁) 使用一遮蔽以提供第一次摻雜。於其後續熱氧化處理期
A7 A7 經濟部中央標準局員工消費合作社印褽 五、發明説明(5 ) ' .— --- 間,氧化發於已接雜之非晶砂上的成長較未摻雜之非晶梦 上义成長快。—層較厚的氧化石夕層因此形成於已摻雜之非 晶梦上而不是在未接雜切上。非晶石夕層再度曝露於相鄰 的第-個半導體區域後,一氧化砂層仍然出現在第一半導 趙區域面積層上。此氧化,夕層於第二摻雜期間阻止住而掺 雜原子仍然進入第-個半導體區域面積之非晶發層。這些 原子具有對雙極性電晶禮之形成有非常大的損害效應。 在本万法疋第二種實施例中,於電極層處理期間,該層 於第個半導趙區域面積上被供以一氮化石夕層,因此於第 —區域面積上以第二次掺雜提供給該電極層,摻雜之後熱 氧化處理便完成,且接著移走氮化矽層並且在第一區域面 積上提供第一次摻雜給電極層。 遮蔽被用來供給氮化矽層。此氮化矽層被當成一遮蔽 以提供第二次摻雜。一氧化矽層於熱氧化期間形成而相鄰 於氮化矽層,也就是説,在相鄰於第一半導體區域之非晶 硬層上。則氮化矽層將被移走。若已提供第一個摻雜,形 成之氧化矽層保護著緊鄰於第一個半導體區域之非晶矽 層。 本發明將在以下以實例之方式和參考圖形詳細地加以解 釋,其中: 圖1至4爲示意之橫截面圖,顯示著根據本發明之半導體 裝置製造方法之數個階段, 圖5至8爲示意之橫截面圖,顯示著根據本發明之方法的 第一個實施例所製得的半導體裝置製造時之數個階段,以 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) , : 种衣-------ΪΤ------0 (請先"讀背面之注意亨項再填寫衣頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(6 ) 及 圖9至12爲示意之橫截面圖,顯示著根據本發明之方法 的第二實施例製得的半導體裝置製造時之數個階段。 圖1至4爲示意之橫截面圖’顯示半導體裝置製造時之數 個階段,該裝置包括一個雙極性電晶體1和一個金屬氧化 物半導體電晶體2。於本實例之雙極性電晶體j爲一 NpN電 晶體,而金屬氧化物半導體電晶體2爲—負型金屬氧化物 半導體電晶體。該等電晶體1和2形成於碎趙3上,爲了達 成此一目的而被供以—場絕緣區4,藉此場絕緣區而與矽 體3之表面5相鄰接合之半導體區6及7彼此間相互絕緣。 就區域6和7而言,第一區域6最後作爲NpN型電晶體i而 第一區域7最後作爲負型金屬氧化物半導體電晶體2。第 一區域7形成半導體本體3之表面層8之部份,而在此實例 中爲一 P型導電性磊晶成長層具有每立方公分大約1〇ls個 原子之摻雜濃度。此半導體區域6是以傳統之方法形成於 表面層8,具有每立方公分大約1〇〗6個原子之n型摻雜濃 度。除此之外,具有P型摻雜至每立方公分大約i〇ls個原 子濃度之基地區域9形成於第一個半導體區域6中,而最 後作爲雙極性電晶體丨。半導體區域之表面5以熱氧化被 供以大约15公厘厚之閘介電質j〇。 在下個製程步驟中,由第一個半導體區域6移走閘介電 質10,因此它將保留於第二個區域7,其設計爲負型金屬 氧化物半導體電晶體2。#著一自大約5〇〇毫微米厚之非晶 矽電極層,於本實例爲多晶矽u被提供於表面5 -I--丨-·-----¾-------II------^ (請先閲讀背面之注意事項再填寫本頁) -9-
393935 五、發明説明(7 如下將進一步描述的,—電極層U被供以摻雜,於本實 例中是η型’接著蚀刻成-圖樣,具有—位.於第—個半導 體區域6之射極12和位於第二個半導體7之開極13。 射極12已形成於第一個半導體區域6之後,具有每立方 公分大約10扣個摻雜原子等級之雙極電晶體itn型射極區 域14從已摻雜且緊鄰表面6之射極12是經由擴散至p型基 地區域9所形成。後續以通常之方法提供射極和閘極b 、橫向緣邊或氧化々之隔離物(spa㈣& ^具有隔離物 ,之問極13接著作爲於離子佈植時之遮蔽之用,因此負型 氧化物半導體電晶體2之源極與汲極區域历會形成,而具 有每a刀大約1〇個摻雜等級。最後,電極I〗與a、基 地區域19及汲極區域15被供以金屬矽化物之頂層17,例如 欽或姑之二硬化物。 以處理(万法提供電極層u之摻雜,藉此第一次之摻雜 物是提供於第—個區域6之面積上而第二次摻雜是在第二 個區域7(面積上’第—次提供之摻雜濃度須使電晶體1 ,射極區域14可由射極12經擴散而形成於電極層u,然而 提供之第二次摻雜物之濃度須小於第一次摻雜。爲了不導 致混清起見’第一次和第二次摻雜物於下文中分別是以大 量與輕微摻雜物/摻雜之方式説明。 電極層11於第一個半導體區域6之面積上是以每立方公 分多於1020個原子做大量摻雜,並且在第二個半導體區域 面積以每立方公分小於10丨8個原子輕微摻雜。輕微摻雜於 電漿蝕刻或離子佈植期間能防止非晶矽層11之局部充電, _ 標準(⑽)x 297公^ -)- ——.-I:-----装-------1T------^ {請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 A7
訂 裝 A7 B7 五、發明説明( 經濟部中央標準局員工消費合作社印製 熱氧化處理期間,氧化物在摻雜坤之部份20上的成長較非 晶矽11電極層之末摻雜部份21上之成長快。因此在非晶碎 層11之大量摻雜坤之部份20上,氧化矽層22形成而其厚度 較形成於未掺雜之部份21之氧化矽層23厚。於本實例中, 一大約250毫微米厚之氧化矽層22形成在大量摻雜之部份 20上,並且一大約50毫微米厚之層23於700eC和-大約2小時 内形成於輕微摻雜之部份21上。 此後以常用氧化物蝕刻處理直到電極層11之部份2丨再度 曝露而與砷離子佈植之部份22相鄰。然後再實施輕微的摻 雜步驟,此處將磷離子植入該曝露部份21 ^於此離子佈植 期間並無離子植入位在相鄰部份21之電極層丨丨之部份2〇 内’此處之部分20是由氧化矽層22所保護,其現在之厚度 大約爲200毫微米。即使是非常低的磷濃度’於發射電極 即對雙極性電晶體之形成造成非常大的損害效應。 移去氧化梦層22之後,則達到了如顯示於圖8之製造階 段,其電極層11包括一大量摻雜之部份2〇與一輕微摻雜之 部份21。此半導體裝置後續之製造描述如下並參考圖3與 圖4。 遮蔽18用於提供大量的摻雜,此時後續之製程步驟之進 行不須用遮蔽。 在本發明之方法的第二個實施例中,處理中之電極層U 首先在第一個區域6之面積上供給一大約1〇毫微米厚之氮 化矽層26。啓始點再度的顯示於圖2之製造階段,和如圖 9所顯示’-氮化碎層24首先沈積於電極m,接著以 (請先閔讀背面之注意事項再填寫本頁) -裝- 訂 線 表紙張尺度適用中國國家標準(CNS) A4· (21GX297 •12· B7 五、發明説明(10) “之方法提供給-光罩25。此_光阻罩遮蓋氮化碎層况 〈邵份26和在個半導體區域6之面積上之電極層u 部份20。 (請先閲讀背面之注意事項再填寫本頁) 氮化矽層24後續地從相鄰於部份2Q之電極層u之部份η 蝕刻掉,之後給予部分21輕微之接雜,將嶙離子植入該 層。此處之電極層11之部份2〇是由氮化矽層24冬部份邡所 保護’所以未有磷進入電椏層u之部份2〇。 提供磷摻雜至電椏層u之部份21後,此半導體之本體3 受到熱氧化處理’藉此一大約1〇〇毫微米厚之氧化妙層27 形成於邵伤21上。移去氮化矽層24之部份邪後,於第—個 半導體區域面積上電極層u之部份2〇被供以大量的捧 雜,結果坤離子被植入該層中。坤離子佈植期間,先前形 成之氧化矽層27保護著.相鄰於第一個半導體區域6之電極 層11之部份21。 移去氧化矽層27後,則達到了如顯示於圖12之製造階 段,結果一電極層包括一大量摻雜之部份2〇與輕微摻雜之 經濟部中央標準局員工消費合作社印裝 部分21 ^後續之半導體元件之製造接著參考圖3和圖4加 以描述。 一遮蔽25用於第一個半導體區域6之面積上提供氮化碎 層26,此時後續的製程步驟之完成不須要遮蔽。 吾人需注意的是具有ΝΡΝ雙極性及負型金屬氧化物半導 趙電晶體之半導體元件之製造是以例子描述。本發明並未 受限如此一裝置之製造。以Ρ型摻雜取代所有的Ν型掺雜 及同時以Ν型掺雜取代所有的ρ型摻雜,形成ρνρ雙極性及 ___ -13- 本紙張尺度適用中國國家標準(CNS ) Α4規格(2l〇x297公釐) — ----- A7 293935 B7 五、發明説明(U ) 正型金屬氧化物半導體是可能的。電極層11之輕微摻雜則 保留相同的傳導性類型,它亦能由磷所影響。磷摻雜之添 加在正型氧化物半導體電晶體製造期間能阻擋硼進入閘介 電質。具有一單一雙極性電晶體和一單一金屬氧化物半導 體之半導體裝置之製造已經描述於前文。然而於實際上, 本方法將使用在一半導體裝置之製造,該裝置包括一具有 大量雙極性和金屬氧化物半導體電晶體之積體電路。此電 路可包括NPN及PNP雙極性電晶體,N -通道及P -通道型式 之金屬氧化物半導體電晶體。 ^ 辦衣 訂 線 (請先閱讀背面之注意亨項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中国國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
- R、申請專利範圍 I -種製造具有-雙極性電晶體及_金屬氧化物半導體電 晶趙之半導趙裝置之方法,該等電晶趙形成於㈣中, 5趙爲了此目的而被提供以_場絕緣區,藉此場絕緣 區與;^碎體之-表面相連接之半導體區域相互間成爲絕 緣’包括供該雙極性電晶體用之一第一個區域和供該金 屬氧化物半導趙電晶趙用之-第二個區域,於此之後, 提供-閘介電質給第二個區域,於此之後,沈積一非晶 矽電極層於該表面,提供一摻雜給此電極層,後續於該 電極層中形成一射極於該第—個區域和形成一個閘極於 第個區域上,其特徵爲該電極層被供以摻雜,其處理 <方法是在第一個區域面積上提供一第一次摻雜和在第 二個區域面積上提供一第二次摻雜,所提供之第一次摻 雜I濃度須使電晶體之射極區域能由射極經擴散而形成 於該電極層,並且所提供之第二次摻雜之濃度較第一次 摻雜低。 2·根據申請專利範圍第丨項之方法,其特徵爲於電極層之 處理中,疋在第一個區域面積處以第一次摻雜提供給該 層,此後施以一熱氧化處理,其後所形成之該氧化矽須 經一蝕刻處理,直到電極層已再度於第二個區域面積處 曝露,並且後續的於第二個區域面積處提供該電極層第 — 次捧雜。 3.根據申請專利範圍第1項之方法,其特徵爲於電極層之 處理中,是在第一個半導體區域面積處提供一氮化矽層 於该層’此後於第二個區域面積處提供該電極層第二次 ___-15- 本紙張疋1遑用中國國家揉车(CNS )从胁(21()><297公着) ~-一 A8 B8 C8 D8 六、申請專利範圍 之摻雜,此後實施一熱氧化處理,以及後續的將氮化矽 層移去,且於第一個區域面積處提供電極層第一次之摻 雜 (請先閲讀背面之注意事項再填寫本頁) .裝. 、tr 經濟部中央標準局另工消費合作社印製 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP95200774 | 1995-03-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW293935B true TW293935B (zh) | 1996-12-21 |
Family
ID=8220138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085104830A TW293935B (zh) | 1995-03-28 | 1996-04-23 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5970332A (zh) |
EP (1) | EP0763257B1 (zh) |
JP (1) | JPH10501660A (zh) |
KR (1) | KR970703616A (zh) |
DE (1) | DE69606478T2 (zh) |
TW (1) | TW293935B (zh) |
WO (1) | WO1996030941A2 (zh) |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6552403B1 (en) | 1999-11-05 | 2003-04-22 | North Carolina State University | Binary non-crystalline oxide analogs of silicon dioxide for use in gate dielectrics |
DE10138648A1 (de) | 2001-08-07 | 2003-03-06 | Infineon Technologies Ag | Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors |
US20060040438A1 (en) * | 2004-08-17 | 2006-02-23 | Jiong-Ping Lu | Method for improving the thermal stability of silicide |
US10134985B2 (en) * | 2006-10-20 | 2018-11-20 | The Regents Of The University Of Michigan | Non-volatile solid state resistive switching devices |
US8071972B2 (en) | 2008-10-20 | 2011-12-06 | The Regents Of The University Of Michigan | Silicon based nanoscale crossbar memory |
US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US9012307B2 (en) | 2010-07-13 | 2015-04-21 | Crossbar, Inc. | Two terminal resistive switching device structure and method of fabricating |
US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
WO2011156787A2 (en) | 2010-06-11 | 2011-12-15 | Crossbar, Inc. | Pillar structure for memory device and method |
US8441835B2 (en) | 2010-06-11 | 2013-05-14 | Crossbar, Inc. | Interface control for improved switching in RRAM |
US8374018B2 (en) | 2010-07-09 | 2013-02-12 | Crossbar, Inc. | Resistive memory using SiGe material |
US8168506B2 (en) | 2010-07-13 | 2012-05-01 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
US8569172B1 (en) | 2012-08-14 | 2013-10-29 | Crossbar, Inc. | Noble metal/non-noble metal electrode for RRAM applications |
US8947908B2 (en) | 2010-11-04 | 2015-02-03 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8467227B1 (en) | 2010-11-04 | 2013-06-18 | Crossbar, Inc. | Hetero resistive switching material layer in RRAM device and method |
US8884261B2 (en) | 2010-08-23 | 2014-11-11 | Crossbar, Inc. | Device switching using layered device structure |
US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8492195B2 (en) | 2010-08-23 | 2013-07-23 | Crossbar, Inc. | Method for forming stackable non-volatile resistive switching memory devices |
US8404553B2 (en) | 2010-08-23 | 2013-03-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device and method |
US8889521B1 (en) | 2012-09-14 | 2014-11-18 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8558212B2 (en) | 2010-09-29 | 2013-10-15 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
US8391049B2 (en) | 2010-09-29 | 2013-03-05 | Crossbar, Inc. | Resistor structure for a non-volatile memory device and method |
US8502185B2 (en) | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
US8088688B1 (en) | 2010-11-05 | 2012-01-03 | Crossbar, Inc. | p+ polysilicon material on aluminum for non-volatile memory device and method |
US8930174B2 (en) | 2010-12-28 | 2015-01-06 | Crossbar, Inc. | Modeling technique for resistive random access memory (RRAM) cells |
US9153623B1 (en) | 2010-12-31 | 2015-10-06 | Crossbar, Inc. | Thin film transistor steering element for a non-volatile memory device |
US8791010B1 (en) | 2010-12-31 | 2014-07-29 | Crossbar, Inc. | Silver interconnects for stacked non-volatile memory device and method |
US8815696B1 (en) | 2010-12-31 | 2014-08-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device using via-fill and etchback technique |
US8450710B2 (en) | 2011-05-27 | 2013-05-28 | Crossbar, Inc. | Low temperature p+ silicon junction material for a non-volatile memory device |
US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
US8394670B2 (en) | 2011-05-31 | 2013-03-12 | Crossbar, Inc. | Vertical diodes for non-volatile memory device |
US8619459B1 (en) | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
US9166163B2 (en) | 2011-06-30 | 2015-10-20 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
US8659929B2 (en) | 2011-06-30 | 2014-02-25 | Crossbar, Inc. | Amorphous silicon RRAM with non-linear device and operation |
CN103828047A (zh) | 2011-07-22 | 2014-05-28 | 科洛斯巴股份有限公司 | 用于非易失性存储器装置的p+硅锗材料的种子层及方法 |
US9729155B2 (en) | 2011-07-29 | 2017-08-08 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US8674724B2 (en) | 2011-07-29 | 2014-03-18 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US10056907B1 (en) | 2011-07-29 | 2018-08-21 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US8716098B1 (en) | 2012-03-09 | 2014-05-06 | Crossbar, Inc. | Selective removal method and structure of silver in resistive switching device for a non-volatile memory device |
US9087576B1 (en) | 2012-03-29 | 2015-07-21 | Crossbar, Inc. | Low temperature fabrication method for a three-dimensional memory device and structure |
US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
US8796658B1 (en) | 2012-05-07 | 2014-08-05 | Crossbar, Inc. | Filamentary based non-volatile resistive memory device and method |
US8765566B2 (en) | 2012-05-10 | 2014-07-01 | Crossbar, Inc. | Line and space architecture for a non-volatile memory device |
US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
US10096653B2 (en) | 2012-08-14 | 2018-10-09 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US8946673B1 (en) | 2012-08-24 | 2015-02-03 | Crossbar, Inc. | Resistive switching device structure with improved data retention for non-volatile memory device and method |
US9312483B2 (en) | 2012-09-24 | 2016-04-12 | Crossbar, Inc. | Electrode structure for a non-volatile memory device and method |
US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
US11068620B2 (en) | 2012-11-09 | 2021-07-20 | Crossbar, Inc. | Secure circuit integrated with memory layer |
US8982647B2 (en) | 2012-11-14 | 2015-03-17 | Crossbar, Inc. | Resistive random access memory equalization and sensing |
US9412790B1 (en) | 2012-12-04 | 2016-08-09 | Crossbar, Inc. | Scalable RRAM device architecture for a non-volatile memory device and method |
US9406379B2 (en) | 2013-01-03 | 2016-08-02 | Crossbar, Inc. | Resistive random access memory with non-linear current-voltage relationship |
US9112145B1 (en) | 2013-01-31 | 2015-08-18 | Crossbar, Inc. | Rectified switching of two-terminal memory via real time filament formation |
US9324942B1 (en) | 2013-01-31 | 2016-04-26 | Crossbar, Inc. | Resistive memory cell with solid state diode |
US8934280B1 (en) | 2013-02-06 | 2015-01-13 | Crossbar, Inc. | Capacitive discharge programming for two-terminal memory cells |
US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5047357A (en) * | 1989-02-03 | 1991-09-10 | Texas Instruments Incorporated | Method for forming emitters in a BiCMOS process |
US5089429A (en) * | 1989-06-22 | 1992-02-18 | David Sarnoff Research Center, Inc. | Self-aligned emitter bicmos process |
US5278085A (en) * | 1992-08-11 | 1994-01-11 | Micron Semiconductor, Inc. | Single mask process for forming both n-type and p-type gates in a polycrystalline silicon layer during the formation of a semiconductor device |
JPH07142419A (ja) * | 1993-11-15 | 1995-06-02 | Toshiba Corp | 半導体装置の製造方法 |
-
1996
- 1996-03-11 DE DE69606478T patent/DE69606478T2/de not_active Expired - Fee Related
- 1996-03-11 EP EP96903186A patent/EP0763257B1/en not_active Expired - Lifetime
- 1996-03-11 JP JP8529124A patent/JPH10501660A/ja active Pending
- 1996-03-11 WO PCT/IB1996/000202 patent/WO1996030941A2/en active IP Right Grant
- 1996-03-11 KR KR1019960706695A patent/KR970703616A/ko active IP Right Grant
- 1996-03-27 US US08/623,384 patent/US5970332A/en not_active Expired - Fee Related
- 1996-04-23 TW TW085104830A patent/TW293935B/zh active
Also Published As
Publication number | Publication date |
---|---|
WO1996030941A3 (en) | 1997-01-09 |
DE69606478T2 (de) | 2000-09-07 |
DE69606478D1 (de) | 2000-03-09 |
KR970703616A (ko) | 1997-07-03 |
US5970332A (en) | 1999-10-19 |
JPH10501660A (ja) | 1998-02-10 |
EP0763257B1 (en) | 2000-02-02 |
EP0763257A2 (en) | 1997-03-19 |
WO1996030941A2 (en) | 1996-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW293935B (zh) | ||
US4319395A (en) | Method of making self-aligned device | |
EP0456318A2 (en) | CMOS process utilizing disposable silicon nitride spacers for making lightly doped drain transistors | |
US5674762A (en) | Method of fabricating an EPROM with high voltage transistors | |
US6737710B2 (en) | Transistor structure having silicide source/drain extensions | |
EP0465045B1 (en) | Method of field effect transistor fabrication for integrated circuits | |
TW437052B (en) | Manufacturing method for electrostatic protection circuit with reduced photomask processing | |
TW459291B (en) | Novel mixed voltage CMOS process for high reliability and high performance core and I/O transistors with reduced mask steps | |
TW419717B (en) | Semiconductor device and method for manufacturing the same | |
US4277882A (en) | Method of producing a metal-semiconductor field-effect transistor | |
US6022782A (en) | Method for forming integrated circuit transistors using sacrificial spacer | |
EP0459398A2 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
US4514893A (en) | Fabrication of FETs | |
KR100202048B1 (ko) | 전력-mos 반도체 장치의 제조공정 및 그에 따른 장치 | |
EP0239060A2 (en) | Method for manufacturing semiconductor integrated circuits including cmos and high-voltage electronic devices | |
US20070032027A1 (en) | Method for manufacturing MOS transistor of semiconductor device | |
JP2633873B2 (ja) | 半導体BiCMOS装置の製造方法 | |
EP0763256B1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH BiCMOS CIRCUIT | |
JP2006514424A (ja) | ショットキ・バリアcmosデバイスおよび方法 | |
JPH10144918A (ja) | 半導体装置及びその製造方法 | |
TW437049B (en) | High voltage electrostatic protection device in integrated circuits and forming method thereof | |
KR19980064562A (ko) | 반도체 장치의 제조방법 | |
KR970000463B1 (ko) | 트랜치를 이용한 mosfet 및 그 제조방법 | |
TW460948B (en) | A method for forming transistor gate | |
TW409301B (en) | Method of producing self-aligned contact dual gate structure |