JP4422810B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4422810B2 JP4422810B2 JP36256098A JP36256098A JP4422810B2 JP 4422810 B2 JP4422810 B2 JP 4422810B2 JP 36256098 A JP36256098 A JP 36256098A JP 36256098 A JP36256098 A JP 36256098A JP 4422810 B2 JP4422810 B2 JP 4422810B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- insulating film
- region
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、半導体領域に不純物が拡散されている拡散層からなる配線層などの構成要素の高性能化および高信頼度化ができる半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
ところで、本発明者は、ＳＯＩ（Silicon on Insulator）基板を用いた半導体集積回路装置の製造技術について検討した。以下は、本発明者によって検討された技術であり、その概要は次のとおりである。
【０００３】
すなわち、ＳＯＩ基板を用いた半導体集積回路装置の製造技術は、ＳＯＩ基板におけるシリコン基板の上に酸化シリコン膜を介在して存在する単結晶シリコン層（薄膜状態のシリコン基板などの半導体領域）に、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）などからなる半導体素子とシリコン層に不純物が拡散されている拡散層からなる配線層が形成されているものがある。
【０００４】
なお、ＳＯＩ基板を用いた半導体集積回路装置の製造技術について記載されている文献としては、例えば１９９０年１２月１５日、啓学出版株式会社発行のＷ・マリ著「図説超ＬＳＩ工学」ｐ３２１〜ｐ３２５に記載されているものがある。
【０００５】
【発明が解決しようとする課題】
ところが、前述したＳＯＩ基板を用いた半導体集積回路装置の製造技術において、シリコン層に不純物としての例えばホウ素（Ｂ）が拡散されている拡散層からなる配線層などの構成要素を形成する場合、種々の問題点が発生していることを、本発明者が見い出した。
【０００６】
前述したＳＯＩ基板を用いた半導体集積回路装置の製造技術において、ＳＯＩ基板におけるシリコン層に不純物としてのホウ素が拡散されている拡散層からなる配線層を形成する製造工程として、シリコン層にホウ素をイオン打込みした後、熱拡散装置を使用して、イオン打込みされたホウ素をシリコン層に熱拡散して拡散層を形成している。
【０００７】
この場合、拡散層からなる配線層を形成する際に、高濃度のホウ素を使用し薄膜状態のホウ素イオン打込み領域を形成し、その後、高い温度状態の熱拡散処理を行っていることにより、ホウ素イオン打込み領域からホウ素が大きく拡散されてホウ素イオン打込み領域よりも大きな領域からなる拡散層が形成されてしまうので、拡散層の性能が低下すると共に、拡散層が大きくなるので微細加工化ができなくなったり、高い温度状態の熱拡散処理によって、半導体集積回路装置の構成要素の性能と信頼度が低減化するという問題点が発生している。
【０００８】
前述した拡散層の形成方法を使用して、拡散層を配線層などの種々の半導体装置の構成要素とされていることにより、半導体装置の性能や製造歩留りが低減化されている。
【０００９】
本発明の目的は、半導体領域に不純物が拡散されている拡散層からなる配線層などの構成要素の高性能化および高信頼度化ができる半導体装置およびその製造方法を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１２】
すなわち、（１）．本発明の半導体装置は、ＳＯＩ基板などの絶縁膜の表面に形成されている半導体領域の一部に、絶縁膜の表面と接触されている不純物イオン打込み領域が形成されて、不純物イオン打込み領域の不純物が熱拡散して形成されている拡散層が備えられているものである。
【００１３】
（２）．本発明の半導体装置の製造方法は、絶縁膜の表面に形成されている半導体領域の一部に、不純物をイオン打込みして、絶縁膜の表面と接触されている不純物イオン打込み領域を形成する工程と、不純物イオン打込み領域の不純物を、熱拡散して、拡散層を形成する工程とを有するものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、重複説明は省略する。
【００１５】
（実施の形態１）
図１〜図６は、本発明の一実施の形態（実施の形態１）である半導体装置の製造工程を示す断面図である。同図を用いて、本実施の形態の半導体装置およびその製造方法を具体的に説明する。
【００１６】
まず、図１に示すように、例えばｐ型のシリコン単結晶からなる半導体基体１の上に例えば酸化シリコン膜などの絶縁膜２を介して例えばｎ型のシリコン単結晶からなる半導体領域３を有するＳＯＩ（Silicon on Insulator）基板４を用意する。
【００１７】
次に、ＳＯＩ基板４における半導体領域３の表面に例えば酸化シリコン膜などからなる絶縁膜５を形成し、その後その絶縁膜５の表面にレジスト膜６を形成した後、リソグラフィ技術と選択エッチング技術とを使用して、絶縁膜５に開口部７を形成する。この場合、開口部７は、半導体領域３に不純物イオン打込み領域を形成するための開口部であり、絶縁膜５は、半導体領域３に不純物イオン打込み領域を形成する際のマスクとされる絶縁膜である。したがって、絶縁膜５は、酸化シリコン膜以外に、窒化シリコンなどからなる種々の材料からなる絶縁膜を適用することができる。
【００１８】
その後、不要となったレジスト膜６を取り除いた後、イオン注入装置を使用して、イオン注入法によって、絶縁膜５における開口部７を通して、その開口部７の下部の半導体領域３に、ホウ素からなる不純物（ｐ型の不純物）をイオン打込みして、半導体領域３に不純物イオン打込み領域８を形成する（図２）。
【００１９】
この場合、本発明者の検討の結果、絶縁膜２の表面に形成されている半導体領域３の一部に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程としており、不純物イオン打込み領域８が絶縁膜２の表面と接触している態様となるような製造工程を採用している。
【００２０】
次に、熱拡散装置を使用して、ホウ素からなる不純物（ｐ型の不純物）を熱拡散して、ｐ型拡散層（拡散層）９を形成する（図３）。この場合、本実施の形態のｐ型拡散層９は、配線層としてのｐ型拡散層９とされている。
【００２１】
本実施の形態の半導体装置の製造方法によれば、絶縁膜２の表面に形成されている半導体領域３の一部に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程と、不純物イオン打込み領域８の不純物を、熱拡散して、ｐ型拡散層（拡散層）９を形成する工程とを有することを特徴としている。
【００２２】
図７は、本発明の半導体装置の製造方法より形成したｐ型拡散層（絶縁膜の表面と接触されている不純物イオン打込み領域を用いて、形成された拡散層）に対して、本発明者が検討した結果を示すグラフ図であり、ｐ型拡散層におけるホウ素からなる不純物濃度と距離との関係を示すグラフ図である。
【００２３】
図８は、従来の半導体装置の製造方法より形成したｐ型拡散層（絶縁膜の表面と接触されていない不純物イオン打込み領域を用いて、形成された拡散層）に対して、本発明者が検討した結果を示すグラフ図であり、ｐ型拡散層におけるホウ素からなる不純物濃度と距離との関係を示すグラフ図である。
【００２４】
したがって、本実施の形態の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）９を形成する場合、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域８よりほとんど延長しない領域のｐ型拡散層（拡散層）９を形成することができる。さらに、不純物イオン打込み領域８における不純物を熱拡散する製造工程の条件を極めて容易とすることができる。また、ｐ型拡散層（拡散層）９を設計仕様に応じた形態とすることができ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）９とすることができる。
【００２５】
その後、半導体領域３に半導体素子としてのＭＯＳＦＥＴを形成する工程を行う（図４）。この場合、この製造工程は、先行技術などを使用した種々の態様を適用することができるが、ｎ型の半導体領域３に、半導体素子としてのＭＯＳＦＥＴを形成する製造方法を具体的に説明する。
【００２６】
まず、ＭＯＳＦＥＴを形成する領域の半導体領域３の表面の絶縁膜５を、リソグラフィ技術と選択エッチング技術とを使用して、取り除く作業を行う。この場合、絶縁膜５を素子分離用のフィールド絶縁膜として使用しているが、別の態様として、絶縁膜５以外の酸化シリコン膜などからなる絶縁膜を形成して、素子分離用のフィールド絶縁膜を形成する態様を設計仕様に応じて適用することができる。
【００２７】
次に、半導体素子が形成される領域である素子形成領域の半導体領域３に、ゲート絶縁膜１０、ゲート電極１１、絶縁膜１２、サイドウォールスペーサ１３を形成する。
【００２８】
その後、半導体領域３に、例えばホウ素などのｐ型の不純物をイオン注入法を使用してイオン打込みした後、熱拡散装置を使用してｐ型の不純物を熱拡散して、ＰチャネルＭＯＳＦＥＴのソースおよびドレインとなるｐ型半導体領域１４を形成する。
【００２９】
その後、配線層としてのｐ型拡散層９の表面のゲート絶縁膜１０を、リソグラフィ技術と選択エッチング技術とを使用して、取り除く作業を行う（図５）。
【００３０】
次に、ＳＯＩ基板４の上に、スパッタ法を使用して、例えばアルミニウム層などからなる配線層１５を堆積した後、リソグラフィ技術と選択エッチング技術とを使用して、パターン化された配線層１５を形成する（図６）。
【００３１】
その後、ＳＯＩ基板４の上に、設計仕様に応じて、層間絶縁膜と配線層とからなる多層配線層を形成した後、パシベーション膜を形成することにより、半導体装置の製造工程を終了する。
【００３２】
前述した本実施の形態の半導体装置の製造方法によれば、絶縁膜２の表面に形成されている半導体領域３の一部に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程と、不純物イオン打込み領域８の不純物を、熱拡散して、ｐ型拡散層（拡散層）９を形成する工程とを有することを特徴としている。
【００３３】
したがって、本実施の形態の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）９を形成する場合、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域８よりほとんど延長しない領域のｐ型拡散層（拡散層）９を形成することができる。さらに、不純物イオン打込み領域８における不純物を熱拡散する製造工程の条件を極めて容易とすることができる。また、ｐ型拡散層（拡散層）９を設計仕様に応じた形態とすることができ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）９とすることができる。
【００３４】
また、本実施の形態の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）９を形成する場合、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、高濃度でしかも浅いｐ型拡散層（拡散層）９を形成することができる。
【００３５】
さらに、本実施の形態の半導体装置によれば、本実施の形態の半導体装置の製造方法によって製造されていることにより、高温でしかも長時間の熱処理をしても濃度変化が少なく、しかも浅いｐ型拡散層（拡散層）９を備えており、設計仕様に応じた形態とされ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）９を備えているので、半導体領域３に不純物が拡散されているｐ型拡散層（拡散層）９からなる配線層などの構成要素の高性能化および高信頼度化ができる半導体装置とすることができる。
【００３６】
（実施の形態２）
図９〜図１４は、本発明の他の実施の形態（実施の形態２）である半導体装置の製造工程を示す断面図である。同図を用いて、本実施の形態の半導体装置およびその製造方法を具体的に説明する。
【００３７】
まず、図９に示すように、前述した実施の形態１の半導体装置の製造方法と同様に、例えばｐ型のシリコン単結晶からなる半導体基体１の上に例えば酸化シリコン膜などの絶縁膜２を介して例えばｎ型のシリコン単結晶からなる半導体領域３を有するＳＯＩ基板４を用意する。
【００３８】
次に、前述した実施の形態１の半導体装置の製造方法と同様に、ＳＯＩ基板４における半導体領域３の表面に例えば酸化シリコン膜などからなる絶縁膜５を形成し、その後リソグラフィ技術と選択エッチング技術とを使用して、絶縁膜５とその下部の半導体領域３に開口部７を形成する。
【００３９】
その後、開口部７の側面に、酸化シリコン膜などからなる絶縁膜１６を形成する。この場合、この製造工程は、開口部７によって表面が露出されている半導体領域３の側面に絶縁膜１６を形成する工程である。
【００４０】
次に、ＣＶＤ法を使用して、開口部７に多結晶シリコン層などからなる半導体領域１７を埋め込む工程を行い、側面に絶縁膜１６が存在する半導体領域１７を形成する。
【００４１】
前述の製造工程の他の態様として、絶縁膜５に開口部７を形成した後、その開口部７の下部の半導体領域３に絶縁膜１６を形成するための溝を形成し、その溝に絶縁膜１６を埋め込む工程を行って、開口部７の下部の半導体領域３の側面に絶縁膜１６を形成する態様を設計仕様に応じて適用することができる。
【００４２】
その後、イオン注入装置を使用して、イオン注入法によって、絶縁膜５および絶縁膜１６をマスクとして、半導体領域１７に、ホウ素からなる不純物をイオン打込みして、半導体領域１７に不純物イオン打込み領域８を形成する（図１０）。
【００４３】
この場合、本発明者の検討の結果、絶縁膜２の表面に形成されている半導体領域１７に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程としており、不純物イオン打込み領域８が絶縁膜２の表面と接触している態様となるような製造工程を採用している。
【００４４】
次に、熱拡散装置を使用して、ホウ素からなる不純物を熱拡散して、ｐ型拡散層（拡散層）９を形成する（図１１）。この場合、本実施の形態のｐ型拡散層９は、配線層および抵抗層としてのｐ型拡散層９とされている。
【００４５】
本実施の形態の半導体装置の製造方法によれば、絶縁膜２の表面に形成されている半導体領域１７であって、側面に絶縁膜１６が存在する半導体領域１７に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程と、不純物イオン打込み領域８の不純物を、熱拡散して、ｐ型拡散層（拡散層）９を形成する工程とを有することを特徴としている。
【００４６】
したがって、本実施の形態の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）９を形成する場合、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域８よりほとんど延長しない領域のｐ型拡散層（拡散層）９を形成することができる。
【００４７】
また、側面に絶縁膜１６が存在する半導体領域１７に不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、半導体領域１７の側面に存在する絶縁膜１６より延長しない領域のｐ型拡散層（拡散層）９を形成することができる。さらに、不純物イオン打込み領域８における不純物を熱拡散する製造工程の条件を極めて容易とすることができる。また、ｐ型拡散層（拡散層）９を設計仕様に応じた形態とすることができ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）９とすることができる。
【００４８】
その後、前述した実施の形態１の半導体装置の製造方法と同様に、半導体領域３に半導体素子としてのＭＯＳＦＥＴを形成する工程を行う（図１２）。
【００４９】
次に、配線層および抵抗層としてのｐ型拡散層９の表面のゲート絶縁膜１０を、リソグラフィ技術と選択エッチング技術とを使用して、取り除く作業を行う（図１３）。
【００５０】
次に、ＳＯＩ基板４の上に、スパッタ法を使用して、例えばアルミニウム層などからなる配線層１５を堆積した後、リソグラフィ技術と選択エッチング技術とを使用して、パターン化された配線層１５を形成する（図１４）。
【００５１】
その後、ＳＯＩ基板４の上に、設計仕様に応じて、層間絶縁膜と配線層とからなる多層配線層を形成した後、パシベーション膜を形成することにより、半導体装置の製造工程を終了する。
【００５２】
前述した本実施の形態の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）９を形成する場合、実施の形態１の半導体装置の製造方法と同様に、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域８よりほとんど延長しない領域のｐ型拡散層（拡散層）９を形成することができるなどの実施の形態１の半導体装置の製造方法と同様な効果を得ることができる。
【００５３】
また、前述した本実施の形態の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）９を形成する場合、側面に絶縁膜１６が存在する半導体領域１７に不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、半導体領域１７の側面に存在する絶縁膜１６より延長しない領域のｐ型拡散層（拡散層）９を形成することができる。さらに、不純物イオン打込み領域８における不純物を熱拡散する製造工程の条件を極めて容易とすることができる。また、ｐ型拡散層（拡散層）９を設計仕様に応じた形態とすることができ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）９とすることができる。
【００５４】
（実施の形態３）
図１５〜図１７は、本発明の他の実施の形態（実施の形態３）である半導体装置の製造工程を示す断面図である。同図を用いて、本実施の形態の半導体装置およびその製造方法を具体的に説明する。
【００５５】
まず、図１５に示すように、前述した実施の形態１の半導体装置の製造方法と同様に、例えばｐ型のシリコン単結晶からなる半導体基体１の上に例えば酸化シリコン膜などの絶縁膜２を介して例えばｎ型のシリコン単結晶からなる半導体領域３を有するＳＯＩ基板４を用意する。
【００５６】
次に、前述した実施の形態１の半導体装置の製造方法と同様に、ＳＯＩ基板４における半導体領域３の表面に例えば酸化シリコン膜などからなる絶縁膜５を形成し、その後リソグラフィ技術と選択エッチング技術とを使用して、絶縁膜５に開口部７を形成する。
【００５７】
その後、イオン注入装置を使用して、イオン注入法によって、絶縁膜５をマスクとして、半導体領域３に、ヒ素（Ａｓ）からなる不純物（ｎ型の不純物）をイオン打込みして、半導体領域３に不純物イオン打込み領域８を形成する。
【００５８】
この場合、本発明者の検討の結果、絶縁膜２の表面に形成されている半導体領域３の一部に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程としており、不純物イオン打込み領域８が絶縁膜２の表面と接触している態様となるような製造工程を採用している。
【００５９】
次に、熱拡散装置を使用して、ヒ素からなる不純物（ｎ型の不純物）を熱拡散して、ｎ型拡散層（拡散層）１４を形成する（図１６）。この場合、本実施の形態のｎ型拡散層１４は、ｎｐｎトランジスタ（バイポーラ素子としてのバイポーラトランジスタ）におけるｎ+ 型の埋め込み層（バイポーラ素子の下部に形成されるコレクタ埋め込み層）としてのｎ型拡散層１４とされている。
【００６０】
本実施の形態の半導体装置の製造方法によれば、絶縁膜２の表面に形成されている半導体領域３の一部に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程と、不純物イオン打込み領域８の不純物を、熱拡散して、ｎ型拡散層（拡散層）１４を形成する工程とを有することを特徴としている。
【００６１】
したがって、本実施の形態の半導体装置の製造方法によれば、ｎ型拡散層（拡散層）１４を形成する場合、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域８よりほとんど延長しない領域のｎ型拡散層（拡散層）１４を形成することができる。
【００６２】
その後、不要となった絶縁膜５を取り除いた後、ＳＯＩ基板４の表面に、ｎ型のシリコン層からなる半導体領域１８を形成し、埋め込み層としてのｎ型拡散層１４の上の半導体領域１８にｎｐｎトランジスタからなるバイポーラ素子１９を形成する工程を行う（図１７）。この場合、この製造工程は、先行技術などを使用した種々の態様を適用することができる。
【００６３】
本実施のバイポーラ素子１９としてのｎｐｎトランジスタの構造は、ｎ型のシリコン層からなる半導体領域１８をコレクタ領域とし、そのコレクタ領域としての半導体領域１８にｐ型の半導体領域からなるベース領域２０と高濃度のｎ型の半導体領域からなるコレクタコンタクト層２１を形成している。また、ベース領域２０の一部に高濃度のｎ型の半導体領域からなるエミッタ領域２２を形成している。さらに、バイポーラ素子１９が含まれている半導体領域１８の表面に酸化シリコン膜などからなる絶縁膜２３が形成されており、その絶縁膜２３にスルーホールが形成されて、そのスルーホールを含む領域にバイポーラ素子１９の電極２４が形成されている。
【００６４】
その後、ＳＯＩ基板４の上に、設計仕様に応じて、層間絶縁膜と配線層とからなる多層配線層を形成した後、パシベーション膜を形成することにより、半導体装置の製造工程を終了する。
【００６５】
前述した本実施の形態の半導体装置の製造方法によれば、ｎ+ 型の埋め込み層（バイポーラ素子の下部に形成されるコレクタ埋め込み層）としてのｎ型拡散層（拡散層）１４を形成する場合、実施の形態１の半導体装置の製造方法と同様に、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域８よりほとんど延長しない領域のｎ型拡散層（拡散層）１４を形成することができるなどの実施の形態１の半導体装置の製造方法と同様な効果を得ることができる。
【００６６】
本実施の形態の半導体装置によれば、本実施の形態の半導体装置の製造方法によって製造されていることにより、ｎ+ 型の埋め込み層（バイポーラ素子の下部に形成されるコレクタ埋め込み層）としてのｎ型拡散層（拡散層）１４を、小面積でしかも浅い拡散で低抵抗化ができ、浮遊容量を低減化できるので、高性能でしかも高信頼度の半導体装置とすることができる。
【００６７】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６８】
たとえば、本発明の半導体装置の製造方法に使用される基板としては、ＳＯＩ基板以外のシリコンからなる半導体基板などの種々の態様の基板を適用することができる。
【００６９】
また、本発明の半導体装置およびその製造方法における拡散層は、ｐ型またはｎ型の拡散層とすることができ、ホウ素（ｐ型不純物）およびヒ素（ｎ型不純物）以外の種々の材料からなるｐ型の不純物またはｎ型の不純物を有する拡散層に適用することができる。
【００７０】
さらに、本発明の半導体装置およびその製造方法における拡散層は、配線層としての拡散層以外に、抵抗層としての拡散層などの種々の機能を有する拡散層に適用することができる。
【００７１】
また、本発明は、ＭＯＳＦＥＴ、ＣＭＯＳＦＥＴおよびバイポーラトランジスタなどの種々の半導体素子を組み合わせた態様のＭＯＳ型、ＣＭＯＳ型、ＢｉＭＯＳ型またはＢｉＣＭＯＳ型の半導体集積回路装置およびその製造方法に適用できる。
【００７２】
さらに、本発明は、ＭＯＳＦＥＴ、ＣＭＯＳＦＥＴ、ＢｉＭＯＳＦＥＴ、ＢｉＣＭＯＳＦＥＴなどを構成要素とするロジック系あるいはＳＲＡＭ（Static Random Access Memory ）、ＤＲＡＭ（Dynamic Random Access Memory）などのメモリ系などを有する種々の半導体集積回路装置およびその製造方法に適用できる。
【００７３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７４】
（１）．本発明の半導体装置の製造方法によれば、絶縁膜の表面に形成されている半導体領域の一部に、不純物をイオン打込みして、絶縁膜の表面と接触されている不純物イオン打込み領域を形成する工程と、不純物イオン打込み領域の不純物を、熱拡散して、ｐ型拡散層（拡散層）を形成する工程とを有することを特徴としている。
【００７５】
したがって、本発明の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）を形成する場合、絶縁膜の表面と接触している不純物イオン打込み領域を形成した後、その不純物イオン打込み領域における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域よりほとんど延長しない領域のｐ型拡散層（拡散層）を形成することができる。さらに、不純物イオン打込み領域における不純物を熱拡散する製造工程の条件を極めて容易とすることができる。また、ｐ型拡散層（拡散層）を設計仕様に応じた形態とすることができ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）とすることができる。
【００７６】
また、本発明の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）を形成する場合、絶縁膜の表面と接触している不純物イオン打込み領域を形成した後、その不純物イオン打込み領域における不純物を熱拡散する製造工程を採用していることにより、高温でしかも長時間の熱処理をしても、高濃度でしかも浅いｐ型拡散層（拡散層）を形成することができる。
【００７７】
（２）．本発明の半導体装置によれば、本発明の半導体装置の製造方法によって製造されていることにより、高温でしかも長時間の熱処理をしても濃度変化が少ない浅いｐ型拡散層（拡散層）を備えており、設計仕様に応じた形態とされ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）を備えているので、半導体領域に不純物が拡散されているｐ型拡散層（拡散層）からなる配線層などの構成要素の高性能化および高信頼度化ができる半導体装置とすることができる。
【００７８】
（３）．本発明の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）を形成する場合、側面に絶縁膜が存在する半導体領域に不純物イオン打込み領域を形成した後、その不純物イオン打込み領域における不純物を熱拡散する製造工程を採用していることにより、半導体領域の側面に存在する絶縁膜より延長しない領域のｐ型拡散層（拡散層）を形成することができる。さらに、不純物イオン打込み領域における不純物を熱拡散する製造工程の条件を極めて容易とすることができる。また、ｐ型拡散層（拡散層）を設計仕様に応じた形態とすることができ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）とすることができる。
【００７９】
（４）．本発明の半導体装置の製造方法によれば、ｎ+ 型の埋め込み層（バイポーラ素子の下部に形成されるコレクタ埋め込み層）としてのｎ型拡散層（拡散層）を形成する場合、絶縁膜の表面と接触している不純物イオン打込み領域を形成した後、その不純物イオン打込み領域における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域よりほとんど延長しない領域のｎ型拡散層（拡散層）を形成することができるなどの前述の（１）項に記載の半導体装置の製造方法と同様な効果を得ることができる。
【００８０】
また、本発明の半導体装置によれば、本発明の半導体装置の製造方法によって製造されていることにより、ｎ+ 型の埋め込み層（バイポーラ素子の下部に形成される埋め込み層）としてのｎ型拡散層（拡散層）を、小面積でしかも浅い拡散で低抵抗化ができ、浮遊容量を低減化できるので、高性能でしかも高信頼度の半導体装置とすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図２】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図３】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図４】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図５】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図６】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図７】本発明の半導体装置の製造方法より形成したｐ型拡散層に対して、本発明者が検討した結果を示すグラフ図であり、ｐ型拡散層におけるホウ素からなる不純物濃度と距離との関係を示すグラフ図である。
【図８】従来の半導体装置の製造方法より形成したｐ型拡散層に対して、本発明者が検討した結果を示すグラフ図であり、ｐ型拡散層におけるホウ素からなる不純物濃度と距離との関係を示すグラフ図である。
【図９】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１０】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１１】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１２】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１３】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１４】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１５】本発明の実施の形態３である半導体装置の製造工程を示す断面図である。
【図１６】本発明の実施の形態３である半導体装置の製造工程を示す断面図である。
【図１７】本発明の実施の形態３である半導体装置の製造工程を示す断面図である。
【符号の説明】
１ 半導体基体
２ 絶縁膜
３ 半導体領域
４ ＳＯＩ基板
５ 絶縁膜
６ レジスト膜
７ 開口部
８ 不純物イオン打込み領域
９ ｐ型拡散層（拡散層）
１０ ゲート絶縁膜
１１ ゲート電極
１２ 絶縁膜
１３ サイドウォールスペーサ
１４ ｎ型半導体領域
１５ 配線層
１６ 絶縁膜
１７ 半導体領域
１８ 半導体領域
１９ バイポーラ素子
２０ ベース領域
２１ コレクタコンタクト層
２２ エミッタ領域
２３ 絶縁膜
２４ 電極
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、半導体領域に不純物が拡散されている拡散層からなる配線層などの構成要素の高性能化および高信頼度化ができる半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
ところで、本発明者は、ＳＯＩ（Silicon on Insulator）基板を用いた半導体集積回路装置の製造技術について検討した。以下は、本発明者によって検討された技術であり、その概要は次のとおりである。
【０００３】
すなわち、ＳＯＩ基板を用いた半導体集積回路装置の製造技術は、ＳＯＩ基板におけるシリコン基板の上に酸化シリコン膜を介在して存在する単結晶シリコン層（薄膜状態のシリコン基板などの半導体領域）に、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）などからなる半導体素子とシリコン層に不純物が拡散されている拡散層からなる配線層が形成されているものがある。
【０００４】
なお、ＳＯＩ基板を用いた半導体集積回路装置の製造技術について記載されている文献としては、例えば１９９０年１２月１５日、啓学出版株式会社発行のＷ・マリ著「図説超ＬＳＩ工学」ｐ３２１〜ｐ３２５に記載されているものがある。
【０００５】
【発明が解決しようとする課題】
ところが、前述したＳＯＩ基板を用いた半導体集積回路装置の製造技術において、シリコン層に不純物としての例えばホウ素（Ｂ）が拡散されている拡散層からなる配線層などの構成要素を形成する場合、種々の問題点が発生していることを、本発明者が見い出した。
【０００６】
前述したＳＯＩ基板を用いた半導体集積回路装置の製造技術において、ＳＯＩ基板におけるシリコン層に不純物としてのホウ素が拡散されている拡散層からなる配線層を形成する製造工程として、シリコン層にホウ素をイオン打込みした後、熱拡散装置を使用して、イオン打込みされたホウ素をシリコン層に熱拡散して拡散層を形成している。
【０００７】
この場合、拡散層からなる配線層を形成する際に、高濃度のホウ素を使用し薄膜状態のホウ素イオン打込み領域を形成し、その後、高い温度状態の熱拡散処理を行っていることにより、ホウ素イオン打込み領域からホウ素が大きく拡散されてホウ素イオン打込み領域よりも大きな領域からなる拡散層が形成されてしまうので、拡散層の性能が低下すると共に、拡散層が大きくなるので微細加工化ができなくなったり、高い温度状態の熱拡散処理によって、半導体集積回路装置の構成要素の性能と信頼度が低減化するという問題点が発生している。
【０００８】
前述した拡散層の形成方法を使用して、拡散層を配線層などの種々の半導体装置の構成要素とされていることにより、半導体装置の性能や製造歩留りが低減化されている。
【０００９】
本発明の目的は、半導体領域に不純物が拡散されている拡散層からなる配線層などの構成要素の高性能化および高信頼度化ができる半導体装置およびその製造方法を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１２】
すなわち、（１）．本発明の半導体装置は、ＳＯＩ基板などの絶縁膜の表面に形成されている半導体領域の一部に、絶縁膜の表面と接触されている不純物イオン打込み領域が形成されて、不純物イオン打込み領域の不純物が熱拡散して形成されている拡散層が備えられているものである。
【００１３】
（２）．本発明の半導体装置の製造方法は、絶縁膜の表面に形成されている半導体領域の一部に、不純物をイオン打込みして、絶縁膜の表面と接触されている不純物イオン打込み領域を形成する工程と、不純物イオン打込み領域の不純物を、熱拡散して、拡散層を形成する工程とを有するものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、重複説明は省略する。
【００１５】
（実施の形態１）
図１〜図６は、本発明の一実施の形態（実施の形態１）である半導体装置の製造工程を示す断面図である。同図を用いて、本実施の形態の半導体装置およびその製造方法を具体的に説明する。
【００１６】
まず、図１に示すように、例えばｐ型のシリコン単結晶からなる半導体基体１の上に例えば酸化シリコン膜などの絶縁膜２を介して例えばｎ型のシリコン単結晶からなる半導体領域３を有するＳＯＩ（Silicon on Insulator）基板４を用意する。
【００１７】
次に、ＳＯＩ基板４における半導体領域３の表面に例えば酸化シリコン膜などからなる絶縁膜５を形成し、その後その絶縁膜５の表面にレジスト膜６を形成した後、リソグラフィ技術と選択エッチング技術とを使用して、絶縁膜５に開口部７を形成する。この場合、開口部７は、半導体領域３に不純物イオン打込み領域を形成するための開口部であり、絶縁膜５は、半導体領域３に不純物イオン打込み領域を形成する際のマスクとされる絶縁膜である。したがって、絶縁膜５は、酸化シリコン膜以外に、窒化シリコンなどからなる種々の材料からなる絶縁膜を適用することができる。
【００１８】
その後、不要となったレジスト膜６を取り除いた後、イオン注入装置を使用して、イオン注入法によって、絶縁膜５における開口部７を通して、その開口部７の下部の半導体領域３に、ホウ素からなる不純物（ｐ型の不純物）をイオン打込みして、半導体領域３に不純物イオン打込み領域８を形成する（図２）。
【００１９】
この場合、本発明者の検討の結果、絶縁膜２の表面に形成されている半導体領域３の一部に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程としており、不純物イオン打込み領域８が絶縁膜２の表面と接触している態様となるような製造工程を採用している。
【００２０】
次に、熱拡散装置を使用して、ホウ素からなる不純物（ｐ型の不純物）を熱拡散して、ｐ型拡散層（拡散層）９を形成する（図３）。この場合、本実施の形態のｐ型拡散層９は、配線層としてのｐ型拡散層９とされている。
【００２１】
本実施の形態の半導体装置の製造方法によれば、絶縁膜２の表面に形成されている半導体領域３の一部に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程と、不純物イオン打込み領域８の不純物を、熱拡散して、ｐ型拡散層（拡散層）９を形成する工程とを有することを特徴としている。
【００２２】
図７は、本発明の半導体装置の製造方法より形成したｐ型拡散層（絶縁膜の表面と接触されている不純物イオン打込み領域を用いて、形成された拡散層）に対して、本発明者が検討した結果を示すグラフ図であり、ｐ型拡散層におけるホウ素からなる不純物濃度と距離との関係を示すグラフ図である。
【００２３】
図８は、従来の半導体装置の製造方法より形成したｐ型拡散層（絶縁膜の表面と接触されていない不純物イオン打込み領域を用いて、形成された拡散層）に対して、本発明者が検討した結果を示すグラフ図であり、ｐ型拡散層におけるホウ素からなる不純物濃度と距離との関係を示すグラフ図である。
【００２４】
したがって、本実施の形態の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）９を形成する場合、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域８よりほとんど延長しない領域のｐ型拡散層（拡散層）９を形成することができる。さらに、不純物イオン打込み領域８における不純物を熱拡散する製造工程の条件を極めて容易とすることができる。また、ｐ型拡散層（拡散層）９を設計仕様に応じた形態とすることができ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）９とすることができる。
【００２５】
その後、半導体領域３に半導体素子としてのＭＯＳＦＥＴを形成する工程を行う（図４）。この場合、この製造工程は、先行技術などを使用した種々の態様を適用することができるが、ｎ型の半導体領域３に、半導体素子としてのＭＯＳＦＥＴを形成する製造方法を具体的に説明する。
【００２６】
まず、ＭＯＳＦＥＴを形成する領域の半導体領域３の表面の絶縁膜５を、リソグラフィ技術と選択エッチング技術とを使用して、取り除く作業を行う。この場合、絶縁膜５を素子分離用のフィールド絶縁膜として使用しているが、別の態様として、絶縁膜５以外の酸化シリコン膜などからなる絶縁膜を形成して、素子分離用のフィールド絶縁膜を形成する態様を設計仕様に応じて適用することができる。
【００２７】
次に、半導体素子が形成される領域である素子形成領域の半導体領域３に、ゲート絶縁膜１０、ゲート電極１１、絶縁膜１２、サイドウォールスペーサ１３を形成する。
【００２８】
その後、半導体領域３に、例えばホウ素などのｐ型の不純物をイオン注入法を使用してイオン打込みした後、熱拡散装置を使用してｐ型の不純物を熱拡散して、ＰチャネルＭＯＳＦＥＴのソースおよびドレインとなるｐ型半導体領域１４を形成する。
【００２９】
その後、配線層としてのｐ型拡散層９の表面のゲート絶縁膜１０を、リソグラフィ技術と選択エッチング技術とを使用して、取り除く作業を行う（図５）。
【００３０】
次に、ＳＯＩ基板４の上に、スパッタ法を使用して、例えばアルミニウム層などからなる配線層１５を堆積した後、リソグラフィ技術と選択エッチング技術とを使用して、パターン化された配線層１５を形成する（図６）。
【００３１】
その後、ＳＯＩ基板４の上に、設計仕様に応じて、層間絶縁膜と配線層とからなる多層配線層を形成した後、パシベーション膜を形成することにより、半導体装置の製造工程を終了する。
【００３２】
前述した本実施の形態の半導体装置の製造方法によれば、絶縁膜２の表面に形成されている半導体領域３の一部に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程と、不純物イオン打込み領域８の不純物を、熱拡散して、ｐ型拡散層（拡散層）９を形成する工程とを有することを特徴としている。
【００３３】
したがって、本実施の形態の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）９を形成する場合、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域８よりほとんど延長しない領域のｐ型拡散層（拡散層）９を形成することができる。さらに、不純物イオン打込み領域８における不純物を熱拡散する製造工程の条件を極めて容易とすることができる。また、ｐ型拡散層（拡散層）９を設計仕様に応じた形態とすることができ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）９とすることができる。
【００３４】
また、本実施の形態の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）９を形成する場合、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、高濃度でしかも浅いｐ型拡散層（拡散層）９を形成することができる。
【００３５】
さらに、本実施の形態の半導体装置によれば、本実施の形態の半導体装置の製造方法によって製造されていることにより、高温でしかも長時間の熱処理をしても濃度変化が少なく、しかも浅いｐ型拡散層（拡散層）９を備えており、設計仕様に応じた形態とされ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）９を備えているので、半導体領域３に不純物が拡散されているｐ型拡散層（拡散層）９からなる配線層などの構成要素の高性能化および高信頼度化ができる半導体装置とすることができる。
【００３６】
（実施の形態２）
図９〜図１４は、本発明の他の実施の形態（実施の形態２）である半導体装置の製造工程を示す断面図である。同図を用いて、本実施の形態の半導体装置およびその製造方法を具体的に説明する。
【００３７】
まず、図９に示すように、前述した実施の形態１の半導体装置の製造方法と同様に、例えばｐ型のシリコン単結晶からなる半導体基体１の上に例えば酸化シリコン膜などの絶縁膜２を介して例えばｎ型のシリコン単結晶からなる半導体領域３を有するＳＯＩ基板４を用意する。
【００３８】
次に、前述した実施の形態１の半導体装置の製造方法と同様に、ＳＯＩ基板４における半導体領域３の表面に例えば酸化シリコン膜などからなる絶縁膜５を形成し、その後リソグラフィ技術と選択エッチング技術とを使用して、絶縁膜５とその下部の半導体領域３に開口部７を形成する。
【００３９】
その後、開口部７の側面に、酸化シリコン膜などからなる絶縁膜１６を形成する。この場合、この製造工程は、開口部７によって表面が露出されている半導体領域３の側面に絶縁膜１６を形成する工程である。
【００４０】
次に、ＣＶＤ法を使用して、開口部７に多結晶シリコン層などからなる半導体領域１７を埋め込む工程を行い、側面に絶縁膜１６が存在する半導体領域１７を形成する。
【００４１】
前述の製造工程の他の態様として、絶縁膜５に開口部７を形成した後、その開口部７の下部の半導体領域３に絶縁膜１６を形成するための溝を形成し、その溝に絶縁膜１６を埋め込む工程を行って、開口部７の下部の半導体領域３の側面に絶縁膜１６を形成する態様を設計仕様に応じて適用することができる。
【００４２】
その後、イオン注入装置を使用して、イオン注入法によって、絶縁膜５および絶縁膜１６をマスクとして、半導体領域１７に、ホウ素からなる不純物をイオン打込みして、半導体領域１７に不純物イオン打込み領域８を形成する（図１０）。
【００４３】
この場合、本発明者の検討の結果、絶縁膜２の表面に形成されている半導体領域１７に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程としており、不純物イオン打込み領域８が絶縁膜２の表面と接触している態様となるような製造工程を採用している。
【００４４】
次に、熱拡散装置を使用して、ホウ素からなる不純物を熱拡散して、ｐ型拡散層（拡散層）９を形成する（図１１）。この場合、本実施の形態のｐ型拡散層９は、配線層および抵抗層としてのｐ型拡散層９とされている。
【００４５】
本実施の形態の半導体装置の製造方法によれば、絶縁膜２の表面に形成されている半導体領域１７であって、側面に絶縁膜１６が存在する半導体領域１７に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程と、不純物イオン打込み領域８の不純物を、熱拡散して、ｐ型拡散層（拡散層）９を形成する工程とを有することを特徴としている。
【００４６】
したがって、本実施の形態の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）９を形成する場合、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域８よりほとんど延長しない領域のｐ型拡散層（拡散層）９を形成することができる。
【００４７】
また、側面に絶縁膜１６が存在する半導体領域１７に不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、半導体領域１７の側面に存在する絶縁膜１６より延長しない領域のｐ型拡散層（拡散層）９を形成することができる。さらに、不純物イオン打込み領域８における不純物を熱拡散する製造工程の条件を極めて容易とすることができる。また、ｐ型拡散層（拡散層）９を設計仕様に応じた形態とすることができ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）９とすることができる。
【００４８】
その後、前述した実施の形態１の半導体装置の製造方法と同様に、半導体領域３に半導体素子としてのＭＯＳＦＥＴを形成する工程を行う（図１２）。
【００４９】
次に、配線層および抵抗層としてのｐ型拡散層９の表面のゲート絶縁膜１０を、リソグラフィ技術と選択エッチング技術とを使用して、取り除く作業を行う（図１３）。
【００５０】
次に、ＳＯＩ基板４の上に、スパッタ法を使用して、例えばアルミニウム層などからなる配線層１５を堆積した後、リソグラフィ技術と選択エッチング技術とを使用して、パターン化された配線層１５を形成する（図１４）。
【００５１】
その後、ＳＯＩ基板４の上に、設計仕様に応じて、層間絶縁膜と配線層とからなる多層配線層を形成した後、パシベーション膜を形成することにより、半導体装置の製造工程を終了する。
【００５２】
前述した本実施の形態の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）９を形成する場合、実施の形態１の半導体装置の製造方法と同様に、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域８よりほとんど延長しない領域のｐ型拡散層（拡散層）９を形成することができるなどの実施の形態１の半導体装置の製造方法と同様な効果を得ることができる。
【００５３】
また、前述した本実施の形態の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）９を形成する場合、側面に絶縁膜１６が存在する半導体領域１７に不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、半導体領域１７の側面に存在する絶縁膜１６より延長しない領域のｐ型拡散層（拡散層）９を形成することができる。さらに、不純物イオン打込み領域８における不純物を熱拡散する製造工程の条件を極めて容易とすることができる。また、ｐ型拡散層（拡散層）９を設計仕様に応じた形態とすることができ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）９とすることができる。
【００５４】
（実施の形態３）
図１５〜図１７は、本発明の他の実施の形態（実施の形態３）である半導体装置の製造工程を示す断面図である。同図を用いて、本実施の形態の半導体装置およびその製造方法を具体的に説明する。
【００５５】
まず、図１５に示すように、前述した実施の形態１の半導体装置の製造方法と同様に、例えばｐ型のシリコン単結晶からなる半導体基体１の上に例えば酸化シリコン膜などの絶縁膜２を介して例えばｎ型のシリコン単結晶からなる半導体領域３を有するＳＯＩ基板４を用意する。
【００５６】
次に、前述した実施の形態１の半導体装置の製造方法と同様に、ＳＯＩ基板４における半導体領域３の表面に例えば酸化シリコン膜などからなる絶縁膜５を形成し、その後リソグラフィ技術と選択エッチング技術とを使用して、絶縁膜５に開口部７を形成する。
【００５７】
その後、イオン注入装置を使用して、イオン注入法によって、絶縁膜５をマスクとして、半導体領域３に、ヒ素（Ａｓ）からなる不純物（ｎ型の不純物）をイオン打込みして、半導体領域３に不純物イオン打込み領域８を形成する。
【００５８】
この場合、本発明者の検討の結果、絶縁膜２の表面に形成されている半導体領域３の一部に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程としており、不純物イオン打込み領域８が絶縁膜２の表面と接触している態様となるような製造工程を採用している。
【００５９】
次に、熱拡散装置を使用して、ヒ素からなる不純物（ｎ型の不純物）を熱拡散して、ｎ型拡散層（拡散層）１４を形成する（図１６）。この場合、本実施の形態のｎ型拡散層１４は、ｎｐｎトランジスタ（バイポーラ素子としてのバイポーラトランジスタ）におけるｎ+ 型の埋め込み層（バイポーラ素子の下部に形成されるコレクタ埋め込み層）としてのｎ型拡散層１４とされている。
【００６０】
本実施の形態の半導体装置の製造方法によれば、絶縁膜２の表面に形成されている半導体領域３の一部に、不純物をイオン打込みして、絶縁膜２の表面と接触されている不純物イオン打込み領域８を形成する工程と、不純物イオン打込み領域８の不純物を、熱拡散して、ｎ型拡散層（拡散層）１４を形成する工程とを有することを特徴としている。
【００６１】
したがって、本実施の形態の半導体装置の製造方法によれば、ｎ型拡散層（拡散層）１４を形成する場合、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域８よりほとんど延長しない領域のｎ型拡散層（拡散層）１４を形成することができる。
【００６２】
その後、不要となった絶縁膜５を取り除いた後、ＳＯＩ基板４の表面に、ｎ型のシリコン層からなる半導体領域１８を形成し、埋め込み層としてのｎ型拡散層１４の上の半導体領域１８にｎｐｎトランジスタからなるバイポーラ素子１９を形成する工程を行う（図１７）。この場合、この製造工程は、先行技術などを使用した種々の態様を適用することができる。
【００６３】
本実施のバイポーラ素子１９としてのｎｐｎトランジスタの構造は、ｎ型のシリコン層からなる半導体領域１８をコレクタ領域とし、そのコレクタ領域としての半導体領域１８にｐ型の半導体領域からなるベース領域２０と高濃度のｎ型の半導体領域からなるコレクタコンタクト層２１を形成している。また、ベース領域２０の一部に高濃度のｎ型の半導体領域からなるエミッタ領域２２を形成している。さらに、バイポーラ素子１９が含まれている半導体領域１８の表面に酸化シリコン膜などからなる絶縁膜２３が形成されており、その絶縁膜２３にスルーホールが形成されて、そのスルーホールを含む領域にバイポーラ素子１９の電極２４が形成されている。
【００６４】
その後、ＳＯＩ基板４の上に、設計仕様に応じて、層間絶縁膜と配線層とからなる多層配線層を形成した後、パシベーション膜を形成することにより、半導体装置の製造工程を終了する。
【００６５】
前述した本実施の形態の半導体装置の製造方法によれば、ｎ+ 型の埋め込み層（バイポーラ素子の下部に形成されるコレクタ埋め込み層）としてのｎ型拡散層（拡散層）１４を形成する場合、実施の形態１の半導体装置の製造方法と同様に、絶縁膜２の表面と接触している不純物イオン打込み領域８を形成した後、その不純物イオン打込み領域８における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域８よりほとんど延長しない領域のｎ型拡散層（拡散層）１４を形成することができるなどの実施の形態１の半導体装置の製造方法と同様な効果を得ることができる。
【００６６】
本実施の形態の半導体装置によれば、本実施の形態の半導体装置の製造方法によって製造されていることにより、ｎ+ 型の埋め込み層（バイポーラ素子の下部に形成されるコレクタ埋め込み層）としてのｎ型拡散層（拡散層）１４を、小面積でしかも浅い拡散で低抵抗化ができ、浮遊容量を低減化できるので、高性能でしかも高信頼度の半導体装置とすることができる。
【００６７】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６８】
たとえば、本発明の半導体装置の製造方法に使用される基板としては、ＳＯＩ基板以外のシリコンからなる半導体基板などの種々の態様の基板を適用することができる。
【００６９】
また、本発明の半導体装置およびその製造方法における拡散層は、ｐ型またはｎ型の拡散層とすることができ、ホウ素（ｐ型不純物）およびヒ素（ｎ型不純物）以外の種々の材料からなるｐ型の不純物またはｎ型の不純物を有する拡散層に適用することができる。
【００７０】
さらに、本発明の半導体装置およびその製造方法における拡散層は、配線層としての拡散層以外に、抵抗層としての拡散層などの種々の機能を有する拡散層に適用することができる。
【００７１】
また、本発明は、ＭＯＳＦＥＴ、ＣＭＯＳＦＥＴおよびバイポーラトランジスタなどの種々の半導体素子を組み合わせた態様のＭＯＳ型、ＣＭＯＳ型、ＢｉＭＯＳ型またはＢｉＣＭＯＳ型の半導体集積回路装置およびその製造方法に適用できる。
【００７２】
さらに、本発明は、ＭＯＳＦＥＴ、ＣＭＯＳＦＥＴ、ＢｉＭＯＳＦＥＴ、ＢｉＣＭＯＳＦＥＴなどを構成要素とするロジック系あるいはＳＲＡＭ（Static Random Access Memory ）、ＤＲＡＭ（Dynamic Random Access Memory）などのメモリ系などを有する種々の半導体集積回路装置およびその製造方法に適用できる。
【００７３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７４】
（１）．本発明の半導体装置の製造方法によれば、絶縁膜の表面に形成されている半導体領域の一部に、不純物をイオン打込みして、絶縁膜の表面と接触されている不純物イオン打込み領域を形成する工程と、不純物イオン打込み領域の不純物を、熱拡散して、ｐ型拡散層（拡散層）を形成する工程とを有することを特徴としている。
【００７５】
したがって、本発明の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）を形成する場合、絶縁膜の表面と接触している不純物イオン打込み領域を形成した後、その不純物イオン打込み領域における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域よりほとんど延長しない領域のｐ型拡散層（拡散層）を形成することができる。さらに、不純物イオン打込み領域における不純物を熱拡散する製造工程の条件を極めて容易とすることができる。また、ｐ型拡散層（拡散層）を設計仕様に応じた形態とすることができ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）とすることができる。
【００７６】
また、本発明の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）を形成する場合、絶縁膜の表面と接触している不純物イオン打込み領域を形成した後、その不純物イオン打込み領域における不純物を熱拡散する製造工程を採用していることにより、高温でしかも長時間の熱処理をしても、高濃度でしかも浅いｐ型拡散層（拡散層）を形成することができる。
【００７７】
（２）．本発明の半導体装置によれば、本発明の半導体装置の製造方法によって製造されていることにより、高温でしかも長時間の熱処理をしても濃度変化が少ない浅いｐ型拡散層（拡散層）を備えており、設計仕様に応じた形態とされ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）を備えているので、半導体領域に不純物が拡散されているｐ型拡散層（拡散層）からなる配線層などの構成要素の高性能化および高信頼度化ができる半導体装置とすることができる。
【００７８】
（３）．本発明の半導体装置の製造方法によれば、ｐ型拡散層（拡散層）を形成する場合、側面に絶縁膜が存在する半導体領域に不純物イオン打込み領域を形成した後、その不純物イオン打込み領域における不純物を熱拡散する製造工程を採用していることにより、半導体領域の側面に存在する絶縁膜より延長しない領域のｐ型拡散層（拡散層）を形成することができる。さらに、不純物イオン打込み領域における不純物を熱拡散する製造工程の条件を極めて容易とすることができる。また、ｐ型拡散層（拡散層）を設計仕様に応じた形態とすることができ、微細加工ができ、高性能でしかも高信頼度のｐ型拡散層（拡散層）とすることができる。
【００７９】
（４）．本発明の半導体装置の製造方法によれば、ｎ+ 型の埋め込み層（バイポーラ素子の下部に形成されるコレクタ埋め込み層）としてのｎ型拡散層（拡散層）を形成する場合、絶縁膜の表面と接触している不純物イオン打込み領域を形成した後、その不純物イオン打込み領域における不純物を熱拡散する製造工程を採用していることにより、図７および図８に示されているグラフ図からも明らかであるが、不純物イオン打込み領域よりほとんど延長しない領域のｎ型拡散層（拡散層）を形成することができるなどの前述の（１）項に記載の半導体装置の製造方法と同様な効果を得ることができる。
【００８０】
また、本発明の半導体装置によれば、本発明の半導体装置の製造方法によって製造されていることにより、ｎ+ 型の埋め込み層（バイポーラ素子の下部に形成される埋め込み層）としてのｎ型拡散層（拡散層）を、小面積でしかも浅い拡散で低抵抗化ができ、浮遊容量を低減化できるので、高性能でしかも高信頼度の半導体装置とすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図２】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図３】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図４】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図５】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図６】本発明の実施の形態１である半導体装置の製造工程を示す断面図である。
【図７】本発明の半導体装置の製造方法より形成したｐ型拡散層に対して、本発明者が検討した結果を示すグラフ図であり、ｐ型拡散層におけるホウ素からなる不純物濃度と距離との関係を示すグラフ図である。
【図８】従来の半導体装置の製造方法より形成したｐ型拡散層に対して、本発明者が検討した結果を示すグラフ図であり、ｐ型拡散層におけるホウ素からなる不純物濃度と距離との関係を示すグラフ図である。
【図９】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１０】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１１】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１２】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１３】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１４】本発明の実施の形態２である半導体装置の製造工程を示す断面図である。
【図１５】本発明の実施の形態３である半導体装置の製造工程を示す断面図である。
【図１６】本発明の実施の形態３である半導体装置の製造工程を示す断面図である。
【図１７】本発明の実施の形態３である半導体装置の製造工程を示す断面図である。
【符号の説明】
１ 半導体基体
２ 絶縁膜
３ 半導体領域
４ ＳＯＩ基板
５ 絶縁膜
６ レジスト膜
７ 開口部
８ 不純物イオン打込み領域
９ ｐ型拡散層（拡散層）
１０ ゲート絶縁膜
１１ ゲート電極
１２ 絶縁膜
１３ サイドウォールスペーサ
１４ ｎ型半導体領域
１５ 配線層
１６ 絶縁膜
１７ 半導体領域
１８ 半導体領域
１９ バイポーラ素子
２０ ベース領域
２１ コレクタコンタクト層
２２ エミッタ領域
２３ 絶縁膜
２４ 電極
Claims (10)
- 第１絶縁膜の表面に形成されている第１半導体領域の一部に、前記第１絶縁膜の表面と接触されている不純物イオン打込み領域が形成されて、前記不純物イオン打込み領域の不純物が熱拡散して形成されている拡散層が備えられており、
前記拡散層は、配線層としての拡散層であることを特徴とする半導体装置。 - 第１絶縁膜の表面に形成されている第１半導体領域の一部に、前記第１絶縁膜の表面と接触されている不純物イオン打込み領域が形成されて、前記不純物イオン打込み領域の不純物が熱拡散して形成されている拡散層が備えられており、
前記拡散層の側面に、第２絶縁膜が形成されていることを特徴とする半導体装置。 - 第１絶縁膜の表面に形成されている第１半導体領域の一部に、前記第１絶縁膜の表面と接触されている不純物イオン打込み領域が形成されて、前記不純物イオン打込み領域の不純物が熱拡散して形成されている拡散層が備えられており、
前記拡散層は、バイポーラ素子の下部に形成されている埋め込み層としての拡散層であることを特徴とする半導体装置。 - 請求項１〜３に記載の半導体装置であって、
前記第１半導体領域は、ＳＯＩ基板における前記第１絶縁膜の表面に形成されている半導体領域であることを特徴とする半導体装置。 - 請求項１〜４に記載の半導体装置であって、
前記不純物は、ホウ素からなるｐ型不純物またはヒ素からなるｎ型不純物であることを特徴とする半導体装置。 - 半導体基体と、前記半導体基体上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された第１半導体領域とを備えるＳＯＩ基板に形成されたＭＩＳＦＥＴを有する半導体装置であって、
前記第１半導体領域上に形成された前記ＭＩＳＦＥＴのゲート絶縁膜と、
前記ゲート絶縁膜上に形成された前記ＭＩＳＦＥＴのゲート電極と、
前記第１半導体領域に不純物が導入されることで形成された前記ＭＩＳＦＥＴのソースおよびドレイン領域と、
を有し、
前記第１半導体領域には、前記不純物が導入されることで形成され、前記第１絶縁膜の表面と接触するように形成され、且つ、配線層として機能する拡散層が形成されていることを特徴とする半導体装置。 - 半導体基体と、前記半導体基体上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された第１半導体領域とを備えるＳＯＩ基板に形成されたＭＩＳＦＥＴを有する半導体装置であって、
前記第１半導体領域上に形成された前記ＭＩＳＦＥＴのゲート絶縁膜と、
前記ゲート絶縁膜上に形成された前記ＭＩＳＦＥＴのゲート電極と、
前記第１半導体領域に不純物が導入されることで形成された前記ＭＩＳＦＥＴのソースおよびドレイン領域と、
を有し、
前記第１半導体領域には開口部が形成されており、
前記開口部内の側壁には第２絶縁膜が形成されており、
第２半導体領域が前記開口部内に前記第２絶縁膜を介して埋め込まれて形成されており、
前記第２半導体領域には、前記不純物が導入されることで形成され、且つ、前記第１絶縁膜の表面と接触するように形成された拡散層が形成されていることを特徴とする半導体装置。 - 請求項７に記載の半導体装置において、
前記拡散層は配線層および抵抗層として機能する領域であることを特徴とする半導体装置。 - 請求項６〜８に記載の半導体装置において、
前記第１半導体領域は第１導電型の不純物が導入された領域であり、
前記ソースおよびドレイン領域は前記第１導電型と反対の導電型である第２導電型の不純物が導入された領域であることを特徴とする半導体装置。 - 請求項９に記載の半導体装置において、
前記拡散層は前記第２導電型の不純物が導入された領域であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36256098A JP4422810B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36256098A JP4422810B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000182985A JP2000182985A (ja) | 2000-06-30 |
| JP4422810B2 true JP4422810B2 (ja) | 2010-02-24 |
Family
ID=18477169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36256098A Expired - Fee Related JP4422810B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4422810B2 (ja) |
-
1998
- 1998-12-21 JP JP36256098A patent/JP4422810B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000182985A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970703616A (ko) | 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체 장치의 제조 방법(method of manufacturing a semiconductor device with bicmos circuit) | |
| JP2004111900A (ja) | 超微細ｓｏｉｍｏｓｆｅｔ及びその製造方法 | |
| JPH04226064A (ja) | 半導体装置用の相互接続体及びその製造方法 | |
| US5102811A (en) | High voltage bipolar transistor in BiCMOS | |
| KR960026747A (ko) | 반도체 집적회로장치의 제조방법 | |
| JP3111948B2 (ja) | 半導体集積回路 | |
| JP2730535B2 (ja) | 半導体装置の製造方法 | |
| JP4422810B2 (ja) | 半導体装置 | |
| JP2000332021A (ja) | Ｓｏｉ基板およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP2865045B2 (ja) | 半導体装置の製造方法 | |
| JPH06291262A (ja) | 半導体装置の製造方法 | |
| JPH1131665A (ja) | 半導体集積回路装置の製造方法 | |
| JP2633559B2 (ja) | バイポーラ―ｃｍｏｓ半導体装置の製造方法 | |
| JP2509173B2 (ja) | 相補型ｍｉｓｆｅｔを有する半導体集積回路装置の製造方法 | |
| JP3097095B2 (ja) | 半導体装置の製造方法 | |
| JPH10242460A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002009015A (ja) | 半導体装置およびその製造方法 | |
| JPH02218164A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JPS60128656A (ja) | 半導体装置 | |
| JPH04267554A (ja) | ＢｉＭＯＳ半導体装置及びその製造方法 | |
| JP2000269350A (ja) | 半導体装置およびその製造方法 | |
| JPH0555475A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH04346263A (ja) | Ｂｉ−ＣＭＯＳ半導体装置の製造方法 | |
| JPS632365A (ja) | 半導体集積回路の製造方法 | |
| JPH0456280A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |