KR960024604A - 이중 채널 박막트랜지스터 및 그 제조방법 - Google Patents

이중 채널 박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR960024604A
KR960024604A KR1019940036936A KR19940036936A KR960024604A KR 960024604 A KR960024604 A KR 960024604A KR 1019940036936 A KR1019940036936 A KR 1019940036936A KR 19940036936 A KR19940036936 A KR 19940036936A KR 960024604 A KR960024604 A KR 960024604A
Authority
KR
South Korea
Prior art keywords
layer
gate oxide
conductive layer
oxide layer
thin film
Prior art date
Application number
KR1019940036936A
Other languages
English (en)
Other versions
KR0139573B1 (ko
Inventor
인성욱
김윤기
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940036936A priority Critical patent/KR0139573B1/ko
Priority to US08/559,880 priority patent/US5670398A/en
Priority to CN95120154A priority patent/CN1040381C/zh
Publication of KR960024604A publication Critical patent/KR960024604A/ko
Priority to US08/893,544 priority patent/US5883399A/en
Application granted granted Critical
Publication of KR0139573B1 publication Critical patent/KR0139573B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트 전극(4) 상·하에 하나씩의 채널유기층(2,6)을 갖는 것을 특징으로 하여, 이온주입을 반드시 사용하지 않아도 온 전류를 증가시킬 수 있고, 이에 따라 전기적 특성을 향상시키는 효과가 있는 이중 채널 박막트랜지스터에 관한 것이다.

Description

이중 채널 박막트랜지스터 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1F도는 본 발명에 따른 이중 채널 박막트랜지스터 제조과정을 도시한 공정 단면도.

Claims (4)

  1. 박막트랜지스터에 있어서; 오목한 홈 부위를 갖는 절연층; 상기 오목한 홈 부위의 상기 절연층 상에 형성된 제1채널층; 상기 제1채널층 상에 형성된 제1게이트 산화층; 상기 제1게이트 산화층 상에 형성되며 상기 오목한 홈 내부에 매립되는 게이트 전도층; 상기 게이트 전도층 상에 형성되는 제2게이트 산화층; 상기 제2게이트 산화층 상에 형성되며 상기 제1채널층과 접속하는 제2채널층을 구비하는 것을 특징으로 하는 박막트랜지스터.
  2. 박막트랜지스터 제조방법에 있어서; 소정부위가 식각되어 홈을 갖는 절연층을 형성하는 단게; 상기 절연층 표면을 따라 제1전도층을 형성하는 단계; 상기 제1전도층 상에 제1게이트 산화층을 형성하는 단계; 상기 제1게이트 산화층을 패터닝하여 노드 콘택 부위의 상기 제1전도층을 노출시키는 단계; 전체구조 상부에 제2전도층을 증착한 후 상기 제1게이트 산화층의 탑 부위가 노출될 때까지 에치백하여 상기 홈 내부의 게이트 산화막 상부 및 노출된 제1전도층 상에 제2전도층을 패터닝하는 단계; 전체구조 상부에 제2게이트 산화층을 형성하는 단계; 상기 제1게이트 산화층을 패터닝시 사용한 마스크를 사용하여 상기 제2게이트 산화층을 패터닝하는 단계; 전체구조 상부에 제3전도층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  3. 제2항에 있어서; 상기 제3전도층 상에 소오스/드레인 이온주입을 실시하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  4. 제2항 또는 제3항에 있어서; 상기 제1전도층 내지 제3전도층은 폴리실리콘인 것을 특징으로 하는 박막트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940036936A 1994-12-26 1994-12-26 이중 채널 박막트랜지스터 및 그 제조방법 KR0139573B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940036936A KR0139573B1 (ko) 1994-12-26 1994-12-26 이중 채널 박막트랜지스터 및 그 제조방법
US08/559,880 US5670398A (en) 1994-12-26 1995-11-20 Method of manufacturing thin film transistor having a double channel
CN95120154A CN1040381C (zh) 1994-12-26 1995-12-22 具有双沟道的薄膜晶体管及其制造方法
US08/893,544 US5883399A (en) 1994-12-26 1997-07-08 Thin film transistor having double channels and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940036936A KR0139573B1 (ko) 1994-12-26 1994-12-26 이중 채널 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960024604A true KR960024604A (ko) 1996-07-20
KR0139573B1 KR0139573B1 (ko) 1998-06-15

Family

ID=19403632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036936A KR0139573B1 (ko) 1994-12-26 1994-12-26 이중 채널 박막트랜지스터 및 그 제조방법

Country Status (3)

Country Link
US (2) US5670398A (ko)
KR (1) KR0139573B1 (ko)
CN (1) CN1040381C (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206877B1 (ko) * 1995-12-28 1999-07-01 구본준 박막트랜지스터 제조방법
US5882958A (en) * 1997-09-03 1999-03-16 Wanlass; Frank M. Damascene method for source drain definition of silicon on insulator MOS transistors
US6060358A (en) * 1997-10-21 2000-05-09 International Business Machines Corporation Damascene NVRAM cell and method of manufacture
US6433841B1 (en) 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
US6225659B1 (en) 1998-03-30 2001-05-01 Advanced Micro Devices, Inc. Trenched gate semiconductor device and method for low power applications
US6097061A (en) * 1998-03-30 2000-08-01 Advanced Micro Devices, Inc. Trenched gate metal oxide semiconductor device and method
US6285054B1 (en) 1998-03-30 2001-09-04 Advanced Micro Devices, Inc. Trenched gate non-volatile semiconductor device with the source/drain regions spaced from the trench by sidewall dopings
KR100319610B1 (ko) * 1999-03-18 2002-01-09 김영환 반도체 소자의 트랜지스터 및 그 제조방법
US6660598B2 (en) * 2002-02-26 2003-12-09 International Business Machines Corporation Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region
JP2003332041A (ja) * 2002-05-15 2003-11-21 Seiko Epson Corp 電気光学装置及び電子機器
KR100663360B1 (ko) * 2005-04-20 2007-01-02 삼성전자주식회사 박막 트랜지스터를 갖는 반도체 소자들 및 그 제조방법들
JP2007081335A (ja) * 2005-09-16 2007-03-29 Renesas Technology Corp 半導体装置
CN100379016C (zh) * 2006-02-28 2008-04-02 友达光电股份有限公司 有机电致发光显示单元
CN100449716C (zh) * 2006-03-20 2009-01-07 友达光电股份有限公司 薄膜晶体管及其制造方法
US7419858B2 (en) * 2006-08-31 2008-09-02 Sharp Laboratories Of America, Inc. Recessed-gate thin-film transistor with self-aligned lightly doped drain
TWI352430B (en) * 2006-10-14 2011-11-11 Au Optronics Corp Lcd tft array substrate and fabricating method the
CN100426504C (zh) * 2006-11-06 2008-10-15 北京京东方光电科技有限公司 一种单栅双沟道像素结构
CN101187765B (zh) * 2006-11-21 2010-07-21 友达光电股份有限公司 液晶显示器的薄膜晶体管阵列基板及其制造方法
JP5532803B2 (ja) * 2009-09-30 2014-06-25 ソニー株式会社 半導体デバイスおよび表示装置
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
KR20130128503A (ko) 2012-05-17 2013-11-27 에스케이하이닉스 주식회사 다중 채널을 갖는 반도체 장치의 제조 방법
CN104779203B (zh) 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN105070762B (zh) * 2015-07-21 2019-01-11 北京大学 三态金属氧化物半导体薄膜晶体管及其制备方法
CN106935657B (zh) * 2017-05-04 2020-06-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US4951102A (en) * 1988-08-24 1990-08-21 Harris Corporation Trench gate VCMOS
US5298782A (en) * 1991-06-03 1994-03-29 Sgs-Thomson Microelectronics, Inc. Stacked CMOS SRAM cell with polysilicon transistor load
US5221849A (en) * 1992-06-16 1993-06-22 Motorola, Inc. Semiconductor device with active quantum well gate
KR950002202B1 (ko) * 1992-07-01 1995-03-14 현대전자산업주식회사 적층 박막 트랜지스터 제조방법
US5348899A (en) * 1993-05-12 1994-09-20 Micron Semiconductor, Inc. Method of fabricating a bottom and top gated thin film transistor
US5362669A (en) * 1993-06-24 1994-11-08 Northern Telecom Limited Method of making integrated circuits

Also Published As

Publication number Publication date
KR0139573B1 (ko) 1998-06-15
US5670398A (en) 1997-09-23
CN1040381C (zh) 1998-10-21
CN1133495A (zh) 1996-10-16
US5883399A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR940027104A (ko) 트랜지스터 제조방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR960005896A (ko) 박막트랜지스터 제조방법
ATE35067T1 (de) Kleinflaechiger duennfilmtransistor.
KR910010731A (ko) 반도체장치 및 그 제조방법
KR970072491A (ko) 박막트랜지스터 및 그 제조방법
KR960006032A (ko) 트랜지스터 및 그 제조방법
KR950034527A (ko) 반도체 소자 콘택 형성방법
KR960026459A (ko) 트랜지스터 제조방법
KR960039443A (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
KR970054509A (ko) 박막트랜지스터 제조 방법
KR970054512A (ko) 박막트랜지스터 제조 방법
KR960006077A (ko) 박막트랜지스터 및 그 제조 방법
KR960002696A (ko) 박막트랜지스터 제조 방법
KR950004604A (ko) 에스오아이(soi)트랜지스터 구조 및 제조방법
KR960026973A (ko) 박막트랜지스터 제조방법
KR910017635A (ko) 메모리 셀 커패시터 제조방법
KR960015894A (ko) 반도체소자의 부트스트랲 장치 및 그 제조방법
KR940010387A (ko) 반도체 소자 제조방법
KR920010839A (ko) 자기정렬콘택 형성방법
KR910007104A (ko) 자기정렬콘택(Self-Aligned Contact) 형성방법
KR910017634A (ko) 메모리 셀 커패시터 제조방법
KR970018695A (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee