CN1040381C - 具有双沟道的薄膜晶体管及其制造方法 - Google Patents

具有双沟道的薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1040381C
CN1040381C CN95120154A CN95120154A CN1040381C CN 1040381 C CN1040381 C CN 1040381C CN 95120154 A CN95120154 A CN 95120154A CN 95120154 A CN95120154 A CN 95120154A CN 1040381 C CN1040381 C CN 1040381C
Authority
CN
China
Prior art keywords
layer
gate oxide
channel layer
polysilicon layer
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95120154A
Other languages
English (en)
Other versions
CN1133495A (zh
Inventor
印圣旭
金允基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1133495A publication Critical patent/CN1133495A/zh
Application granted granted Critical
Publication of CN1040381C publication Critical patent/CN1040381C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种制造薄膜晶体管的方法，包括：备置氧化层；蚀刻氧化层的一部分，以形成一个凹槽；由此形成第1沟道层；在包含凹槽区域部分的第1沟道层上形成第1栅氧化层；由此形成一多晶硅层，填入凹槽中；深蚀刻多晶硅层直至第1栅氧化层的部分表面，留下已从第1栅氧化层露出的在第1沟道层上的残余层；在多晶硅层上形成第2栅氧化层；由此再形成第2沟道层；以及注入杂质离子，用以形成源/漏区。

Description

具有双沟道的薄膜晶体管及其制造方法
本发明涉及一种用于高集成电路(或SRAM)的薄膜晶体管及其制造方法，更详细地说，涉及一种具有双沟道的薄膜晶体管。
一般，薄膜晶体管(此后称之为TFT)的沟道由多晶硅层制成。一个晶体管只由一个沟道组成。这种常规的TFT用两种方法形成，其中的一种方法是顶栅工艺，而另一种是底栅工艺。
下面将说明由底栅工艺所形成的TFT。
首先，将用于TFT栅极的多晶硅层形成在氧化层上，并且把该多晶硅层按预定的尺寸刻成图形。一薄氧化层，形成在多晶硅层上，用作栅氧化层。为形成晶体管的沟道，一薄多晶硅层又形成在此栅氧化层上。通过使杂质离子注入薄多晶硅层的预定区域，而形成源/漏区域，于是，未用杂质离子注入的区域就是沟道。
而且，把和TFT有关的杂质注入分成两种方法。第1种方法是源/漏离子注入，其是把杂质离子注入到薄多晶硅层的预定区域中，形成TFT的沟道，以便改进导通电流。第2种方法是一种轻漏区偏移注入，其是把杂质离子注入到漏区的偏移区域。
如上所述，由于与常规薄膜晶体管的电特性相关的导通电流取决于杂质离子注入，在同一多晶硅层中形成沟道和源/漏区，所以常规的TFT装置限制了导通电流的增大。
此外，常规的顶栅工艺还有一个问题，就是刻制栅电极时，因产生布局图形而引起的蚀刻残余物，在沟道的多晶硅层之间造成桥连短路问题。
为克服上述问题，本发明的目的是提供一种薄膜晶体管及其制造方法，以增加其导通电流。
根据本发明的一个目的，提供一种薄膜晶体管，包括：绝缘层；沟道层；栅氧化层，其中所说绝缘层具有一凹槽；所说沟道层为第一沟道层，形成在该绝缘层上，所说栅氧化层为第1栅氧化层形成在包含凹槽区域部分的第1沟道层上；并且具有第1多晶硅层，用于栅电极，它填充在该第1栅氧化层的凹槽区域中；第2多晶硅层，形成在第1沟道层上，其中，所获得的结构的上表面是由该第1和第2多晶硅层和第1栅氧化层制成，具有一致的布局；第2栅氧化层，形成在第1多晶硅层上；以及第2沟道层，形成在所获得的结构上，且与该第2多晶硅层进行电连接，因此，源/漏区由第1沟道层、第2多晶硅层和第2沟道层的多层组成。
根据本发明的另一个目的，提供一种制造薄膜晶体管的方法，它包括下列步骤：设置一氧化层；蚀刻该氧化层的一部分，以形成一个凹槽；在所获得的结构上，形成第1沟道层；在包含该凹槽区域的一部分的第1沟道层上，形成第1栅氧化层；在所获得的结构上，形成一多晶硅层，填充于该凹槽区域中；深蚀刻该多晶硅层，直至第1栅氧化层一部分的表面，留下已从第1栅氧化层露出的第1沟道层上的残余层，其中，所获得的结构表面通过蚀刻工艺过程具有一致的布局；在该多晶硅层上，形成第2栅氧化层；再在该所获得的结构上，形成第2沟道层；以及注入杂质离子，用以形成源/漏区，由此，源/漏区由第1沟道层、第2多晶硅层和第2沟道层的多层组成。
下面将结合实施例参考附图，说明本发明的上进和其它的方案，以及各种优点。
附图简要说明
图1A至1F是说明根据本发明的制造双沟道薄膜晶体管各步骤的剖面图；
图2是由图1F的剖面线A-A′作出的剖面图。
下面，将参见图1A至1F来说明本发明。
图1A至1F示出制造一种薄膜晶体管的工艺过程，根据本发明的一个实施例，该工艺过程用于制造具有双沟道的一种SRAM。
首先，如图1A所示，备置一个已蚀刻去一部分的氧化层1，一多晶硅层2形成于该氧化层1上，以便形成薄膜晶体管上的一个沟道。这里，对该氧化层1进行蚀刻是为防止由栅电极引起的拓扑结构的产生。
现在参见图1B，将多晶硅层2在该氧化层1的已蚀刻区域上的一部分除去，再在所获得的结构上，形成栅氧化层3。
把栅氧化层3刻成图形，在所获得的结构上，形成一层多晶硅层4，用作栅电极，如图1C所示。当把该栅氧化层3刻制成图形时，除去了栅氧化层3的部分，则可以用做一个SRAM单元的负载接触点。
如图1D所示，深蚀刻该多晶硅层4，直至露出栅氧化层3的一部分表面为止，再在所获得的结构上形成栅氧化层5。这时，通过蚀刻工艺过程，在多晶硅层4上形成多晶硅层4a和4b。该多晶硅层4a形成于凹槽之内，用作一个栅电极，而多晶硅层4b则用作源/漏电极。
此外，人们应注意到，在图1D中，采用深蚀刻工艺，对所获得的结构上表面施行平面化加工处理。
接着，如图1E所示，除去栅氧化层5的部分，以露出多晶硅层4a和4b的部分，再把用作另一沟道的多晶硅层6，形成在所得的结构上。
最后，利用光掩模，其已用于把图1B中的多晶硅层2刻成图形，把多晶硅层6刻成图形。
而且，按照由图1F的剖面线A-A′得到的图2，其清楚地示出根据本发明的结构，而与SRAM的接触点无关。如图2所示，该导电层厚度地由多晶硅层2、4b和6这样的多层形成。并且，栅氧化层3和5形成在栅电极4a的上部和下部，而两个沟道由多晶硅层2和6形成。还有，为增加导通电流，也可以应用源/漏区离子注入法和轻漏区偏移离子注入法。
如上所述，根据本发明的晶体管具有双沟道和较厚的源/漏电极，因此改善了TFT的电特性，增大了导通电流，通过除去外形而具有简化的工艺过程。
虽然为了说明起见已揭示了本发明的各优选实施例，但本领域的技术人员知道，各种各样的修改、添加和替换是可能的，但其都不会脱离由本发明权利要求限定的本发明的构思和范围。

Claims (3)

1、一种薄膜晶体管，包括：绝缘层、沟道层、及栅氧化层，
其特征在于，所说的绝缘层具有一个凹槽，所说的沟道层为第一沟道层形成在该绝缘层上，所说的栅氧化层为第一栅氧化层，形成在包含该凹槽区域部分的第一沟道层上，并且具有：
一第1多晶硅层，用于一栅电极，它填充于该第1栅氧化层的该凹槽区域内；
一第2多晶硅层，形成在该第1沟道层上，其中，由第1和第2多晶硅层及第1栅氧化层制成的所获得结构的上表面具有一致的布局；
一第2栅氧化层，形成在该第1多晶硅层上；以及
一第2沟道层，形成在所得的结构上，且与该第2多晶硅层进行电连接；
因此，该源/漏区由该第1沟道层、第2多晶硅层和第2沟道层的多层组成。
2、一种制造薄膜晶体管的方法，其特征在于，包括下列步骤：
备置一氧化层；
蚀刻该氧化层的一部分，以形成一个凹槽；
在所得的结构上，形成一第1沟道层；
在包含该凹槽区域部分的该第1沟道层上，形成一第1栅氧化层；
在所得的结构上，形成一多晶硅层，填充于该凹槽中；
深蚀刻该多晶硅层，直至该第1栅氧化层的一部分表面为止，留下已从该第1栅氧化层露出的在该第1沟道层5的残余层，其中所得结构的表面通过蚀刻工艺过程具有一致的布局；
在该多晶硅层上，形成一第2栅氧化层；
在所得结构上，形成一第2沟道层；以及
注入杂质离子，用以形成源/漏区；
由此，该源/漏区由该第1沟道层、第2多晶硅层和第2沟道层的多层组成。
3、根据权利要求2的方法，其特征在于，该第1和第2沟道层是一种多晶硅层。
CN95120154A 1994-12-26 1995-12-22 具有双沟道的薄膜晶体管及其制造方法 Expired - Fee Related CN1040381C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR36936/94 1994-12-26
KR1019940036936A KR0139573B1 (ko) 1994-12-26 1994-12-26 이중 채널 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1133495A CN1133495A (zh) 1996-10-16
CN1040381C true CN1040381C (zh) 1998-10-21

Family

ID=19403632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95120154A Expired - Fee Related CN1040381C (zh) 1994-12-26 1995-12-22 具有双沟道的薄膜晶体管及其制造方法

Country Status (3)

Country Link
US (2) US5670398A (zh)
KR (1) KR0139573B1 (zh)
CN (1) CN1040381C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101187765B (zh) * 2006-11-21 2010-07-21 友达光电股份有限公司 液晶显示器的薄膜晶体管阵列基板及其制造方法
US7871868B2 (en) 2006-10-14 2011-01-18 Au Optronics Corp. LCD TFT array plate and fabricating method thereof

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206877B1 (ko) * 1995-12-28 1999-07-01 구본준 박막트랜지스터 제조방법
US5882958A (en) * 1997-09-03 1999-03-16 Wanlass; Frank M. Damascene method for source drain definition of silicon on insulator MOS transistors
US6060358A (en) * 1997-10-21 2000-05-09 International Business Machines Corporation Damascene NVRAM cell and method of manufacture
US6433841B1 (en) 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
US6097061A (en) * 1998-03-30 2000-08-01 Advanced Micro Devices, Inc. Trenched gate metal oxide semiconductor device and method
US6285054B1 (en) 1998-03-30 2001-09-04 Advanced Micro Devices, Inc. Trenched gate non-volatile semiconductor device with the source/drain regions spaced from the trench by sidewall dopings
US6225659B1 (en) 1998-03-30 2001-05-01 Advanced Micro Devices, Inc. Trenched gate semiconductor device and method for low power applications
KR100319610B1 (ko) * 1999-03-18 2002-01-09 김영환 반도체 소자의 트랜지스터 및 그 제조방법
US6660598B2 (en) 2002-02-26 2003-12-09 International Business Machines Corporation Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region
JP2003332041A (ja) * 2002-05-15 2003-11-21 Seiko Epson Corp 電気光学装置及び電子機器
KR100663360B1 (ko) * 2005-04-20 2007-01-02 삼성전자주식회사 박막 트랜지스터를 갖는 반도체 소자들 및 그 제조방법들
JP2007081335A (ja) * 2005-09-16 2007-03-29 Renesas Technology Corp 半導体装置
CN100379016C (zh) * 2006-02-28 2008-04-02 友达光电股份有限公司 有机电致发光显示单元
CN100449716C (zh) * 2006-03-20 2009-01-07 友达光电股份有限公司 薄膜晶体管及其制造方法
US7419858B2 (en) * 2006-08-31 2008-09-02 Sharp Laboratories Of America, Inc. Recessed-gate thin-film transistor with self-aligned lightly doped drain
CN100426504C (zh) * 2006-11-06 2008-10-15 北京京东方光电科技有限公司 一种单栅双沟道像素结构
JP5532803B2 (ja) * 2009-09-30 2014-06-25 ソニー株式会社 半導体デバイスおよび表示装置
US8847233B2 (en) * 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
KR20130128503A (ko) 2012-05-17 2013-11-27 에스케이하이닉스 주식회사 다중 채널을 갖는 반도체 장치의 제조 방법
CN104779203B (zh) * 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN105070762B (zh) * 2015-07-21 2019-01-11 北京大学 三态金属氧化物半导体薄膜晶体管及其制备方法
CN106935657B (zh) * 2017-05-04 2020-06-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US4951102A (en) * 1988-08-24 1990-08-21 Harris Corporation Trench gate VCMOS
US5298782A (en) * 1991-06-03 1994-03-29 Sgs-Thomson Microelectronics, Inc. Stacked CMOS SRAM cell with polysilicon transistor load
US5221849A (en) * 1992-06-16 1993-06-22 Motorola, Inc. Semiconductor device with active quantum well gate
KR950002202B1 (ko) * 1992-07-01 1995-03-14 현대전자산업주식회사 적층 박막 트랜지스터 제조방법
US5348899A (en) * 1993-05-12 1994-09-20 Micron Semiconductor, Inc. Method of fabricating a bottom and top gated thin film transistor
US5362669A (en) * 1993-06-24 1994-11-08 Northern Telecom Limited Method of making integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7871868B2 (en) 2006-10-14 2011-01-18 Au Optronics Corp. LCD TFT array plate and fabricating method thereof
US8216891B2 (en) 2006-10-14 2012-07-10 Au Optronics Corp. LCD TFT array plate and fabricating method thereof
CN101187765B (zh) * 2006-11-21 2010-07-21 友达光电股份有限公司 液晶显示器的薄膜晶体管阵列基板及其制造方法

Also Published As

Publication number Publication date
US5670398A (en) 1997-09-23
KR960024604A (ko) 1996-07-20
KR0139573B1 (ko) 1998-06-15
US5883399A (en) 1999-03-16
CN1133495A (zh) 1996-10-16

Similar Documents

Publication Publication Date Title
CN1040381C (zh) 具有双沟道的薄膜晶体管及其制造方法
DE10234601B4 (de) Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür
KR20020018059A (ko) Ｍｏｓ형 반도체 장치 및 그 제조 방법
DE10143256A1 (de) Integrierter SOI-Halbleiterschaltkreis und Herstellungsverfahren hierfür
CN1062979C (zh) 制造cmos器件栅电极的方法
CN1043102C (zh) 形成半导体器件微细接触的方法
KR100190105B1 (ko) 게이트전극의 제조방법 및 그에 따라 제조된 게이트구조
JPH05315567A (ja) 半導体装置およびその製造方法
US6893917B2 (en) Structure and fabricating method to make a cell with multi-self-alignment in split gate flash
DE10212932B4 (de) Trenchzelle für ein DRAM-Zellenfeld
EP0651433B1 (de) Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich
CN1163957C (zh) 半导体元件的制造方法
CN1040267C (zh) 晶体管及制造该晶体管的方法
KR100650773B1 (ko) 돌기형 트랜지스터 및 그의 형성방법
KR930008079B1 (ko) 트렌치 구조를 갖는 이피롬셀의 제조방법
KR0168157B1 (ko) 고전압 트랜지스터 제조방법
KR100198655B1 (ko) 반도체 소자 및 그 제조방법
KR100321757B1 (ko) 이중채널을갖는트랜지스터및그제조방법
KR0122756B1 (ko) 마스크 롬 제조방법
KR0165391B1 (ko) 에스 램 셀 및 그 제조방법
CN116207160A (zh) 半导体结构及其制备方法
KR100218358B1 (ko) 플레시 메모리셀의 제조방법
DE10352667B4 (de) Herstellungsverfahren für eine Halbleiterstruktur mit einem Streifen (Buried Strap) in einem Substrat, der einen vergrabenen, leitenden Kontakt ausbildet, welcher einseitig mit dem Substrat elektrisch verbundenen ist
KR19990055747A (ko) 반도체소자 및 그 제조방법
KR20000044877A (ko) 플래쉬 메모리 셀의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 19981021

Termination date: 20131222