KR100319610B1 - 반도체 소자의 트랜지스터 및 그 제조방법 - Google Patents

반도체 소자의 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR100319610B1
KR100319610B1 KR1019990009257A KR19990009257A KR100319610B1 KR 100319610 B1 KR100319610 B1 KR 100319610B1 KR 1019990009257 A KR1019990009257 A KR 1019990009257A KR 19990009257 A KR19990009257 A KR 19990009257A KR 100319610 B1 KR100319610 B1 KR 100319610B1
Authority
KR
South Korea
Prior art keywords
film
gate oxide
semiconductor substrate
silicon
oxide film
Prior art date
Application number
KR1019990009257A
Other languages
English (en)
Other versions
KR20000060713A (ko
Inventor
정연우
백영금
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990009257A priority Critical patent/KR100319610B1/ko
Priority to US09/373,705 priority patent/US6278161B1/en
Publication of KR20000060713A publication Critical patent/KR20000060713A/ko
Priority to US09/871,711 priority patent/US6372615B2/en
Application granted granted Critical
Publication of KR100319610B1 publication Critical patent/KR100319610B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Abstract

본 발명은 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것으로, 반도체 기판 내에 트랜치를 형성하는 공정과; 상기 트랜치의 내벽에 절연막을 형성하는 공정과; 상기 트랜치의 내부가 충진되도록 게이트 전극을 형성하는 공정과; 상기 게이트 전극과 상기 절연막 상에 게이트 산화막을 형성하는 공정과; 상기 게이트 산화막의 일부와 상기 반도체 기판 상에 제1실리콘막을 형성하는 공정과; 상기 제1실리콘막이 형성되지 않은 게이트 산화막 상에 제2실리콘막을 형성하는 공정을 순차적으로 실시하여 반도체 소자의 트랜지스터를 제조함으로써, 채널길이를 제어하여 소자에 대한 모델링이 용이하고 양산성이 증가되는 반도체 소자의 트랜지스터를 제공하고자 한다.

Description

반도체 소자의 트랜지스터 및 그 제조방법{A TRANSISTOR OF SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF}
본 발명은 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것으로, 특히 채널길이를 제어하는 트랜지스터 및 그 제조방법에 관한 것이다.
종래 반도체 소자의 트랜지스터에서는 반도체 기판 내에 채널영역이 형성되며, 이러한 종래 트랜지스터의 제조공정을 그 단면도인 도1a∼1c를 참조하여 설명하면 다음과 같다.
먼저, 반도체 기판(1) 상에 제1산화막(2)과 다결정 실리콘막(3)을 차례로 형성한 후, 상기 다결정 실리콘막(3) 상면에 제1감광막(미도시)을 형성한다. 게이트 전극을 형성할 부위에만 상기 제1감광막이 남도록 그 이외의 제1감광막을 선택적으로 노광한 후 현상하여 상기 제1감광막을 패터닝한다. 패터닝된 제1감광막을 마스크로 하여 도1a에 도시된 바와 같이 상기 다결정 실리콘막(3)과 제1산화막(2)을 식각하고, 다결정 실리콘막(3) 상에 남아있는 패터닝된 제1감광막을 제거한다. 이 때, 도1a의 식각된 다결정 실리콘막(3)과 제1산화막(2)은 트랜지스터에서 각각 게이트 전극과 게이트 산화막이 된다.
다음, 도1b에 도시된 바와 같이, 상기 다결정 실리콘막(3)을 마스크로 하여 노출된 반도체 기판의 전면에 불순물 이온을 주입하고 드라이브인 확산하여 제1소오스드레인 불순물 영역(4)을 형성한다. 주입하는 불순물 이온의 농도는 후속공정에서 형성하는 제2소오스드레인 불순물 영역(6)에 비해 낮은 농도로 한다.
다음, 상기 다결정 실리콘막(3)과 반도체 기판(1)의 전면에 제2산화막을 형성한 다음, 이를 에치백하여 도1c에 도시된 바와 같이 다결정 실리콘막(3)의 양측에만 제2산화막을 남겨놓음으로써 상기 제2산화막을 측벽(5)으로 형성한다.
이어서, 상기 다결정 실리콘막(3)과 측벽(5)을 마스크로 하여 반도체 기판(1)의 전면에 고농도로 불순물 이온을 주입하고 드라이브인 확산하여 제2소오스드레인 불순물 영역(6)을 형성함으로써 종래 반도체 소자의 트랜지스터 제조가 완료된다.
상기한 바와 같은 종래 반도체 소자의 트랜지스터에서는 제1산화막을 식각함으로써 게이트 산화막을 얻는데, 이 식각 시에 발생되는 손상으로 시간이 지남에 따라 게이트 산화막이 열화되는 티디디비(TDDB : time dependent dielectric breakdown)가 발생하는 문제점이 있었다.
또한, 종래 반도체 소자의 트랜지스터에서는 채널길이를 제어하지 못하므로 소자의 집적도가 높아지면 쇼트채널효과와 펀치쓰루가 일어나는 문제점이 있었다.
따라서 결과적으로 소자를 제어하지 못하므로 소자의 모델링이 어렵고, 소자의 제조시 공정상의 여유분을 많이 두어야 하기 때문에 양산성이 저하되는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 트랜지스터의 채널길이를 제어하여 소자에 대한 모델링을 용이하게 하고 양산성을 증가시키는 것을 목적으로 한다.
상기한 바와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 트랜지스터는 트랜치를 가지는 반도체 기판과; 상기 트랜치의 내벽에 형성된 절연막과; 상기 트랜치의 내부인 절연막의 내벽상에 형성된 게이트 전극과; 상기 게이트 전극과 상기 절연막 상에 형성된 게이트 산화막과; 상기 게이트 산화막의 일부와 상기 반도체 기판 상에 형성된 제1실리콘막과; 상기 제1실리콘막이 형성되지 않은 게이트 산화막 상에 형성된 제2실리콘막으로 구성된 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 트랜지스터의 제조방법은, 반도체 기판 내에 트랜치를 형성하는 공정과; 상기 트랜치의 내벽에 절연막을 형성하는 공정과; 상기 트랜치의 내부가 충진되도록 상기 절연막의 내벽상에 게이트 전극을 형성하는 공정과; 상기 게이트 전극과 상기 절연막 상에 게이트 산화막을 형성하는 공정과; 상기 게이트 산화막의 일부와 상기 반도체 기판 상에 제1실리콘막을 형성하는 공정과; 상기 제1실리콘막이 형성되지 않은 게이트 산화막 상에 제2실리콘막을 형성하는 공정을 순차적으로 실시하는 것을 특징으로 하여 이루어진다.
도1a∼1c는 종래 반도체 소자의 트랜지스터의 제조과정을 순차적으로 도시한 공정단면도.
도2a∼2i는 본 발명에 따른 반도체 소자의 트랜지스터의 제조과정을 순차적으로 도시한 공정단면도.
**도면의주요부분에대한부호설명**
10 : 반도체 기판 13 : 절연막
14' : 게이트 전극 16' : 게이트 산화막
17' : 소오스드레인 불순물 영역 19 : 제2실리콘막
이하, 본 발명에 따른 반도체 소자의 트랜지스터 및 그 제조방법을 도2a∼2i를 참조하여 상세하게 설명한다. 도2a∼2i는 본 발명에 따른 트랜지스터의 제조방법을 도시한 순차적인 공정단면도이다.
먼저, 도2a에 도시된 바와 같이, 후속공정에서 형성될 게이트 전극(14')의 영역을 확보하기 위해 반도체 기판(10) 상에 제1감광막(11)을 패터닝한다. 패터닝된 제1감광막(11)을 마스크로 하여 트랜치 공정으로 도2b에 도시된 바와 같이 상기 반도체 기판(10)을 식각하여 트랜치(12)를 형성한다. 상기 제1감광막(11)을 제거한 후, 반도체 기판(10) 상에 화학기상증착법 또는 열산화법을 이용하여 절연막(13)을 형성한다. 상기 절연막(13)은 반도체 기판(10)과 후속공정에서 형성될 게이트 전극(14')을 격리시키는 역할을 하며, 실리콘 질화물 또는 실리콘 산화물로 이루어진다. 이어서 상기 절연막(13) 상에 게이트 전극(14')을 형성하기 위해 전극물(14)을 증착한다.
다음, 상기 전극물(14)을 반도체 기판(10)의 상면과 동평면이 될 때까지 화학기계연마하여 도2c에 도시된 바와 같이 게이트 전극(14')을 형성한다. 따라서 상기 게이트 전극(14')의 주변으로는 절연막(13)의 상면이 노출되어있고, 이 절연막(13)으로 인해 게이트 전극(14')과 격리된 반도체 기판(10) 역시 상면이 노출되어 있다.
다음, 도2d에 도시된 바와 같이, 후속공정에서 형성될 게이트 산화막(16')의 영역을 제외한 반도체 기판(10) 상에 제2감광막(15)이 형성되도록 패터닝된 제2감광막(15)을 형성한다. 후속공정에서 형성될 게이트 산화막(16')의 영역은 게이트 전극(14')과 그 주변의 절연막(13)을 포함하여 반도체 기판(10)의 일부까지에 해당한다. 이어서 상기 패터닝된 제2감광막(15)을 마스크로 하여 도2e에 도시된 바와 같이 게이트 산화막의 영역(16)을 식각한다. 이 식각은 주로 건식식각으로 이루어지며 식각되는 깊이는 식각가스의 압력과 식각시간으로 조절한다. 상기 식각깊이는 바람직하게는 50∼150Å 정도이다.
다음, 상기 제2감광막(15)을 제거하고, 식각된 게이트 산화막의 영역을 충진시키기 위하여 열산화법을 이용하여 반도체 기판(10) 상의 전면에 게이트 산화막(16')을 형성한다. 상기 게이트 산화막(16')은 고순도 실리콘 산화물로 이루어지며, 게이트전극(14')과 후속공정에서 형성될 채널영역을 격리시키는 역할을 한다. 도2f에 도시된 바와 같이 상기 게이트 산화막(16')을 반도체 기판(10)의 상면과 동평면이 될 때까지 화학기계연마한다.
다음, 도2g에 도시된 바와 같이, 게이트 산화막(16')을 포함하여 반도체 기판(10) 상의 전면에 제1실리콘막(17)을 증착한 후 이 제1실리콘막(17)에 불순물 이온을 고농도로 주입한다.
다음, 도2h에 도시된 바와 같이, 소오스드레인 불순물영역을 정의하기 위해 상기 제1실리콘막(17) 상에 제3감광막(18)을 형성한 후 패터닝한다. 제3감광막(18)을 패터닝할 때에는, 제3감광막(18)이 게이트 전극(14')의 상부에 해당하는 위치에 있는 게이트 산화막(16')보다는 작은 영역의 홀을 가지도록 하고, 이 홀을 통하여 제1실리콘막(17)이 노출되도록 한다. 이 때, 후속공정으로부터 알 수 있듯이 이 홀 영역이 채널영역으로 되므로, 원하는 채널영역의 크기에 따라 제3감광막(18)을 패터닝하도록 한다. 패터닝된 제3감광막(18)을 마스크로 하여 노출된 제1실리콘막(17)을 완전히 식각하여 그 하부의 게이트 산화막(16')을 노출시킨다. 결과적으로, 도2i에 도시된 바와 같이, 제1실리콘막(17)은 두 영역으로 분리된다. 분리된 제1실리콘막은 소오스드레인 불순물 영역(17')으로 정의한다.
다음, 상기 제3감광막(18)을 제거한 후, 도2i에 도시된 바와 같이, 노출된 게이트 산화막 상에만 선택적으로 제2실리콘막(19)을 형성함으로써 본 발명에 따른 반도체 소자의 트랜지스터 제조가 완료된다. 상기 제2실리콘막(19)은 직진성 스퍼터링법 또는 저압화학기상증착법을 이용하여 그 주변에 이미 형성되어 있는 소오스드레인불순물 영역(17')보다 얇은 두께로 형성하며, 이 제2실리콘막(19)은 트랜지스터의 작동시 채널영역이 된다.
상기한 바와 같이 본 발명에 따른 반도체 소자의 트랜지스터에서는, 산화막을 식각하여 게이트 산화막을 얻은 종래의 트랜지스터와는 달리, 미리 확보해둔 게이트 산화막의 영역에 게이트 산화막을 증착함으로써 게이트 산화막을 형성하기 때문에, 산화막의 식각 시 발생하는 손상으로 인해 시간에 따라 게이트 산화막이 열화되는 티디디비가 방지되는 효과가 있다.
또한, 채널길이를 제어할 수 있으므로 종래 반도체 소자의 트랜지스터에서 문제가 되었던 쇼트채널효과와 펀치쓰루가 방지되는 효과가 있다.
따라서 결과적으로 소자를 제어하여 소자의 모델링이 쉽고, 소자의 제조시 공정상의 여유분을 종래의 트랜지스터에 비해 적게 두어도 되기 때문에 양산성이 증가되는 효과가 있다.

Claims (9)

  1. 트랜치를 가지는 반도체 기판과;
    상기 트랜치의 내벽에 형성된 절연막과;
    상기 트랜치의 내부인 상기 절연막의 내벽상에 형성된 게이트 전극과;
    상기 게이트 전극과 상기 절연막 상에 형성된 게이트 산화막과;
    상기 게이트 산화막의 일부와 상기 반도체 기판 상에 형성된 제1실리콘막과;
    상기 제1실리콘막이 형성되지 않은 상기 게이트 산화막 상에 형성된 제2실리콘막으로 구성된 것을 특징으로 하는 반도체 소자의 트랜지스터.
  2. 제1항에 있어서, 상기 절연막은 실리콘 질화물과 실리콘 산화물 중의 하나로 이루어지고, 상기 게이트 전극은 상기 트랜치가 충진되도록 상기 절연막 상에 형성되며, 상기 절연막의 상면과 상기 게이트 전극의 상면은 동평면으로 구성된 것을 특징으로 하는 반도체 소자의 트랜지스터.
  3. 제1항에 있어서, 상기 게이트 산화막은 50∼150Å 범위의 두께로서, 실리콘 산화물로 이루어지고, 상기 게이트 산화막의 상면은 반도체 기판의 상면과 동평면이며, 채널영역인 상기 제2실리콘막은 소오스드레인 불순물 영역인 상기 제1실리콘막보다 얇은 두께로 구성된 것을 특징으로 하는 반도체 소자의 트랜지스터.
  4. 반도체 기판 내에 트랜치를 형성하는 공정과;
    상기 트랜치의 내벽에 절연막을 형성하는 공정과;
    상기 트랜치의 내부인 상기 절연막의 내벽상에 게이트 전극을 형성하는 공정과;
    상기 게이트 전극과 상기 절연막 상에 게이트 산화막을 형성하는 공정과;
    상기 게이트 산화막의 일부와 상기 반도체 기판 상에 제1실리콘막을 형성하는 공정과;
    상기 제1실리콘막이 형성되지 않은 게이트 산화막 상에 제2실리콘막을 형성하는 공정을 순차적으로 실시하여 이루어진 것을 특징으로 하는 반도체 소자의 트랜지스터의 제조방법.
  5. 제4항에 있어서, 상기 트랜치는 사진식각공정을 통하여 상기 반도체 기판을 식각함으로써 형성되며, 상기 절연막은 화학기상증착법과 열산화법 중의 한 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터의 제조방법.
  6. 제4항에 있어서, 상기 게이트 전극을 형성한 후에는, 상기 게이트 전극의 상면과 상기 반도체 기판의 상면이 동평면이 될 때까지 화학기계연마하는 것을 특징으로 하는 반도체 소자의 트랜지스터의 제조방법.
  7. 제4항에 있어서, 상기 게이트 산화막은 상기 게이트 전극과 상기 절연막을 포함하여 반도체 기판의 소정부분을 사진식각공정으로 식각한 후 그 식각한 영역에 열산화법을 이용하여 형성하며, 상기 게이트 산화막을 형성한 후에는, 상기 게이트 산화막의 상면과 상기 반도체 기판의 상면이 동평면이 될 때까지 화학기계연마하며, 상기 형성되는 게이트 산화막의 두께는 50∼150Å의 범위인 것을 특징으로 하는 반도체 소자의 트랜지스터의 제조방법.
  8. 제4항에 있어서, 상기 제1실리콘막을 상기 게이트 산화막의 일부와 상기 반도체 기판 상에 형성하는 것은 상기 게이트 산화막을 포함하여 상기 반도체 기판의 전면에 상기 제1실리콘막을 형성한 후 사진식각공정으로 상기 게이트 산화막의 상부에 해당하는 상기 제1실리콘막의 일부를 식각하여 상기 게이트 산화막의 일부를 노출시킴으로써 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터의 제조방법.
  9. 제4항에 있어서, 상기 제2실리콘막은 직진성 스퍼터링법과 저압화학기상증착법 중의 한 방법을 이용하여 상기 제1실리콘막보다 얇게 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터의 제조방법.
KR1019990009257A 1999-03-18 1999-03-18 반도체 소자의 트랜지스터 및 그 제조방법 KR100319610B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990009257A KR100319610B1 (ko) 1999-03-18 1999-03-18 반도체 소자의 트랜지스터 및 그 제조방법
US09/373,705 US6278161B1 (en) 1999-03-18 1999-08-13 Transistor
US09/871,711 US6372615B2 (en) 1999-03-18 2001-06-04 MOSFET and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009257A KR100319610B1 (ko) 1999-03-18 1999-03-18 반도체 소자의 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000060713A KR20000060713A (ko) 2000-10-16
KR100319610B1 true KR100319610B1 (ko) 2002-01-09

Family

ID=19576992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009257A KR100319610B1 (ko) 1999-03-18 1999-03-18 반도체 소자의 트랜지스터 및 그 제조방법

Country Status (2)

Country Link
US (2) US6278161B1 (ko)
KR (1) KR100319610B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319610B1 (ko) * 1999-03-18 2002-01-09 김영환 반도체 소자의 트랜지스터 및 그 제조방법
EP1253634A3 (en) * 2001-04-26 2005-08-31 Kabushiki Kaisha Toshiba Semiconductor device
US7071043B2 (en) * 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
KR100663360B1 (ko) * 2005-04-20 2007-01-02 삼성전자주식회사 박막 트랜지스터를 갖는 반도체 소자들 및 그 제조방법들
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722624A (ja) * 1993-06-22 1995-01-24 Miyagi Oki Denki Kk 半導体素子およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
US5395780A (en) 1993-10-12 1995-03-07 Goldstar Electron Co., Ltd. Process for fabricating MOS transistor
EP0676814B1 (en) * 1994-04-06 2006-03-22 Denso Corporation Process of producing trench semiconductor device
US5844273A (en) * 1994-12-09 1998-12-01 Fuji Electric Co. Vertical semiconductor device and method of manufacturing the same
KR0139573B1 (ko) * 1994-12-26 1998-06-15 김주용 이중 채널 박막트랜지스터 및 그 제조방법
US5512517A (en) * 1995-04-25 1996-04-30 International Business Machines Corporation Self-aligned gate sidewall spacer in a corrugated FET and method of making same
KR0175410B1 (ko) * 1995-11-21 1999-02-01 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100319610B1 (ko) * 1999-03-18 2002-01-09 김영환 반도체 소자의 트랜지스터 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722624A (ja) * 1993-06-22 1995-01-24 Miyagi Oki Denki Kk 半導体素子およびその製造方法

Also Published As

Publication number Publication date
US20020001933A1 (en) 2002-01-03
KR20000060713A (ko) 2000-10-16
US6278161B1 (en) 2001-08-21
US6372615B2 (en) 2002-04-16

Similar Documents

Publication Publication Date Title
US5688704A (en) Integrated circuit fabrication
KR20050071156A (ko) 반도체 소자의 게이트 스페이서형성방법
KR20070082921A (ko) 핀형 전계 효과 트랜지스터의 소자 분리막 제조 방법 및핀형 전계 효과 트랜지스터의 제조방법
KR100319610B1 (ko) 반도체 소자의 트랜지스터 및 그 제조방법
KR100343471B1 (ko) 반도체 소자 제조방법
KR100873356B1 (ko) 고전압 트랜지스터의 제조방법
KR100912960B1 (ko) 리세스채널을 갖는 트랜지스터 및 그의 제조 방법
KR100307541B1 (ko) 모스 트랜지스터 제조방법
KR100347149B1 (ko) 반도체 장치 제조방법
KR100273297B1 (ko) 모스 트랜지스터 제조방법
KR100585867B1 (ko) 모스 트랜지스터 제조방법
US6238958B1 (en) Method for forming a transistor with reduced source/drain series resistance
KR100280527B1 (ko) 모스 트랜지스터 제조방법
KR20090032236A (ko) 플래시 메모리 소자 및 그의 제조 방법
KR100272182B1 (ko) 반도체 소자의 듀얼 게이트 전극 형성을 위한게이트폴리실리콘 식각 방법
KR100206962B1 (ko) 수직형 채널을 갖는 트랜지스터 제조방법
KR100271661B1 (ko) 반도체 소자 제조방법
KR100307540B1 (ko) 반도체소자의 제조방법
KR20010045138A (ko) 반도체 장치 제조방법
KR100817712B1 (ko) 고전압 모스 소자의 제조 방법
JPH11266023A (ja) 薄膜トランジスタ及びその製造方法
KR100639022B1 (ko) 반도체 소자의 제조 방법
KR100232901B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR20030000662A (ko) 반도체 소자의 트랜지스터 제조 방법
KR20040006313A (ko) 이중 층 패터닝을 이용한 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee