KR20010045138A - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR20010045138A
KR20010045138A KR1019990048311A KR19990048311A KR20010045138A KR 20010045138 A KR20010045138 A KR 20010045138A KR 1019990048311 A KR1019990048311 A KR 1019990048311A KR 19990048311 A KR19990048311 A KR 19990048311A KR 20010045138 A KR20010045138 A KR 20010045138A
Authority
KR
South Korea
Prior art keywords
drain
substrate
gate
side wall
concentration source
Prior art date
Application number
KR1019990048311A
Other languages
English (en)
Inventor
정신영
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990048311A priority Critical patent/KR20010045138A/ko
Publication of KR20010045138A publication Critical patent/KR20010045138A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 장치 제조방법에 관한 것으로, 종래 반도체 장치 제조방법은 게이트 측벽의 형성시 기판의 일부가 식각되어 저농도 소스 및 드레인의 측면부가 노출되고, 실리사이드 형성시 그 노출된 저농도 소스 및 드레인 부분에서 불순물 이온이 금속측으로 확산되어 반도체 장치의 문턱전압이 변화하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 게이트를 형성한 후, 붕소이온을 이온주입하여 상기 게이트 측면 기판하부에 저농도 소스 및 드레인을 형성하는 단계와; 상기 게이트의 측면에 제1측벽을 형성하는 단계와; 상기 제1측벽의 형성으로 기판의 상부일부가 식각되어 그 측면이 노출되는 상기 저농도 소스 및 드레인의 측면과 상기 제1측벽의 측면에 제2측벽을 형성하는 단계와; 붕소이온을 이온주입하여 상기 제2측벽의 측면 기판하부에 고농도 소스 및 드레인을 형성하는 단계와; 상기 구조의 상부에 Co/Ti합금을 증착하고, 열처리하여 상기 고농도 소스 및 드레인의 상부에 위치하는 Co실리사이드를 형성한 후, 상기 잔존하는 Co/Ti합금을 제거하는 단계로 구성되어 저농도 소스 및 드레인의 측면부가 노출되는 것을 상기 게이트 측벽과 노출된 저농도 소스 및 드레인의 측면에 측벽을 형성하여 방지함으로써, 반도체 소자의 문턱전압의 변화를 방지하여 반도체 장치의 신뢰성을 확보하는 효과가 있다.

Description

반도체 장치 제조방법{MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 제조방법에 관한 것으로, 특히 실리사이드 형성시 피소스 트랜지스터의 소스 및 드레인에 포함된 붕소이온이 채널영역으로 확산되는 것을 방지하는데 적당하도록 한 반도체 장치 제조방법에 관한 것이다.
도1a 내지 도1d는 종래 반도체 장치 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2), 다결정실리콘(3), 절연막(4)을 순차적으로 증착하고, 패터닝하여 게이트를 형성하는 단계(도1a)와; 상기 게이트의 측면 기판(1) 하부에 붕소이온을 이온주입하여 피형 저농도 소스 및 드레인(5)을 형성하는 단계(도1b)와; 상기 구조의 상부전면에 질화막을 증착하고, 그 질화막을 건식식각하여 게이트 측면에 측벽(6)을 형성한 후, 붕소 이온을 이온주입하여 상기 측벽(6)의 측면 하부기판에 고농도 피형 소스 및 드레인(7)을 형성하는 단계(도1c)와; 상기 구조의 상부전면에 Co/Ti합금막을 증착한 후, 급속열처리를 통해 상기 노출된 고농도 소스 및 드레인(7)의 상부에 실리사이드(8)를 형성하는 단계(도1d)로 구성된다.
이하, 상기와 같이 구성된 종래 반도체 장치 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2), 다결정실리콘(3), 절연막(4)을 순차적으로 증착하고, 그 절연막(4)의 상부전면에 포토레지스트를 도포한 후 노광 및 현상하여 포토레지스트 패턴(도면 미도시)을 형성한다.
그 다음, 상기 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 증착된 절연막(4), 다결정실리콘(3), 게이트산화막(2)을 순차적으로 증착하여 게이트와 그 게이트 상부의 절연막을 형성한다.
그 다음, 도1b에 도시한 바와 같이 상기 절연막(4) 패턴을 이온주입마스크로 사용하는 이온주입공정으로 붕소이온을 주입하여 상기 게이트의 측면 기판(1) 하부영역에 저농도 피형 소스 및 드레인(5)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 구조의 상부전면에 질화막을 증착하고, 그 질화막을 건식식각하여 상기 게이트와 절연막(4)의 측면에 측벽(6)을 형성한다.
이때, 상기 측벽(6) 형성의 건식식각공정으로 상기 저농도 소스 및 드레인(5)의 상부일부영역이 식각되며 이에 따라 상기 게이트 측벽(6)의 하부에 위치하는 저농도 소스 및 드레인(5)의 측면부가 외부에 노출된다.
그 다음, 상기 측벽(6)과 절연막(4)을 이온주입마스크로 사용하는 이온주입공정으로 상기 식각된 기판(1)의 하부영역에 고농도 피형 소스 및 드레인(7)을 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기 구조의 상부전면에 Co/Ti 합금을 스퍼터링법으로 증착하고, 급속열처리를 통해 Co와 실리콘의 반응에 의해 상기 고농도 소스 및 드레인(7)의 상부측에 위치하는 Co실리사이드(8)를 형성한다.
그러나, 상기와 같이 Co/Ti합금을 증착하고, 열처리하는 과정에서 상기 저농도 소스 및 드레인(5) 영역을 구성하는 붕소이온이 상기 Co/Ti합금측으로 확산되어 저농도 소스 및 드레인(5)의 농도는 더욱 낮아지게 되어 문턱전압의 변화를 가져온다.
이는 측벽(6) 형성공정에서 기판(1)의 상부일부가 식각되어 저농도 소스 및 드레인(5)의 측면부가 노출되기 때문이며, 이는 반도체 소자의 문턱전압을 변화시켜 원하는 소자를 제조할 수 없게 되는 이유가 된다.
상기한 바와 같이 종래 반도체 장치 제조방법은 측벽의 형성시 저농도 소스 및 드레인의 측면부가 노출되며, 그 노출된 저농도 소스 및 드레인의 측면부를 통해 실리사이드 형성시 저농도 소스 및 드레인에 포함된 불순물 이온이 실리사이드 형성을 목적으로 하는 금속측으로 확산되어 저농도 소스 및 드레인의 불순물 농도를 더욱 낮게 함으로써, 문턱전압을 변화시켜 반도체 장치의 신뢰성을 저하시키는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 측벽의 형성시 기판의 상부가 식각되어도 저농도 소스 및 드레인의 측면부가 노출되지 않도록 하는 반도체 장치 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1d는 종래 반도체 장치의 제조공정 수순단면도.
도2a 내지 도2e는 본 발명 반도체 장치의 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:게이트산화막
3:다결정실리콘 4:절연막
5:저농도 소스 및 드레인 6:제1측벽
7:고농도 소스 및 드레인 8:Co실리사이드
9:제2측벽
상기와 같은 목적은 기판의 상부에 게이트를 형성한 후, 붕소이온을 이온주입하여 상기 게이트 측면 기판하부에 저농도 소스 및 드레인을 형성하는 단계와; 상기 게이트의 측면에 제1측벽을 형성하는 단계와; 상기 제1측벽의 형성으로 기판의 상부일부가 식각되어 그 측면이 노출되는 상기 저농도 소스 및 드레인의 측면과 상기 제1측벽의 측면에 제2측벽을 형성하는 단계와; 붕소이온을 이온주입하여 상기 제2측벽의 측면 기판하부에 고농도 소스 및 드레인을 형성하는 단계와; 상기 구조의 상부에 Co/Ti합금을 증착하고, 열처리하여 상기 고농도 소스 및 드레인의 상부에 위치하는 Co실리사이드를 형성한 후, 상기 잔존하는 Co/Ti합금을 제거하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1e는 본 발명 반도체 장치 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2), 다결정실리콘(3), 절연막(4)을 순차적으로 증착하고, 이를 패터닝하여 게이트를 형성한 후, 그 절연막(4) 패턴을 이온주입마스크로 하는 이온주입공정으로 붕소이온을 주입하여 상기 게이트 측면 기판(1) 하부에 저농도 소스 및 드레인(5)을 형성하는 단계(도2a)와; 상기 구조의 상부전면에 질화막을 증착하고, 그 질화막을 건식식각하여 상기 게이트 측면에 제 1측벽(6)을 형성하는 단계(도2b)와; 상기 구조의 상부전면에 산화막을 증착하고 건식식각하여 상기 제1측벽(6)의 측면에 제2측벽(9)을 형성하는 단계(도2c)와; 상기 절연막(4)과, 제1측벽(6), 제2측벽(9)을 이온주입마스크로 사용하는 이온주입공정으로 상기 제2측벽(9)의 측면 기판(1) 하부에 고농도 소스 및 드레인(7)을 형성하는 단계(도2d)와; 상기 구조의 상부전면에 Co/Ti합금을 증착하고, 열처리하여 상기 고농도 소스 및 드레인(7)의 상부에 Co실리사이드(8)를 형성하는 단계(도2e)로 구성된다.
이하, 상기와 같이 구성된 본 발명 반도체 장치 제조방법을 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 실리콘 기판(1)의 상부전면에 게이트산화막(2), 다결정실리콘(3), 절연막(4)을 순차적으로 증착하고, 그 절연막(4)의 상부에 포토레지스트(도면미도시)를 도포하고, 노광 및 현상하여 패턴을 형성한다.
그 다음, 상기 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 증착된 절연막(4), 다결정실리콘(3), 게이트산화막(2)을 순차적으로 식각하여 게이트를 형성한다.
그 다음, 상기 절연막(4) 패턴을 이온주입마스크로 붕소이온을 이온주입하여 상기 게이트의 측면 기판(1) 하부에 저농도 피형 소스 및 드레인(5)을 형성한다.
그 다음, 도2b에 도시한 바와 같이 상기 구조의 상부전면에 질화막을 증착하고, 그 질화막을 건식식각하여 상기 게이트의 측면에 제1측벽(6)을 형성한다.
이때 역시 기판(1)의 상부일부가 식각되어 상기 제1측벽(6)의 측면과 접하는 영역에서 상기 저농도 소스 및 드레인(5)의 측면부가 노출된다.
그 다음, 도2c에 도시한 바와 같이 상기 구조의 상부전면에 산화막을 증착하고, 그 증착된 산화막을 건식식각하여 상기 제1측벽(6)의 측면에 제2측벽(9)을 형성한다.
이와 같이 제2측벽(9)을 형성함으로써, 상기 노출된 저농도 소스 및 드레인(5)의 측면부가 가려지며, 이후의 공정에서 실리사이드 형성시 저농도 소스 및 드레인(5)에 포함된 붕소이온이 외부로 확산되는 것을 방지하게 된다.
그 다음, 도2d에 도시한 바와 같이 상기 제2측벽(9)과 절연막(4)을 이온주입마스크로 하는 이온주입공정으로 상기 제2측벽(9)의 측면 기판(1) 하부에 고농도 소스 및 드레인(7)을 형성한다.
그 다음, 상기 고농도 소스 및 드레인(7)이 형성된 기판(1)을 열처리하여 상기 고농도 소스 및 드레인(7)을 활성화한다.
그 다음, 도2e에 도시한 바와 같이 상기 구조의 상부전면에 Co/Ti합금을 스퍼터링법으로 증착하고, 열처리하여 상기 고농도 소스 및 드레인(7)에 포함된 붕소이온과 Co의 결합에 의한 Co실리사이드(8)를 형성하고, 잔존하는 Co/Ti합금을 제거한다.
이때, 급속열처리시 상기 저농도 소스 및 드레인(5)에 포함된 붕소이온이 상기 Co/Ti합금측으로 확산되는 것이 제2측벽(9)에 의해 방지되어 그 불순물 농도를 유지할 수 있게 된다.
상기한 바와 같이 본 발명 반도체 장치 제조방법은 게이트 측벽의 형성으로 기판의 상부일부가 식각되어 저농도 소스 및 드레인의 측면부가 노출되는 것을 상기 게이트 측벽과 노출된 저농도 소스 및 드레인의 측면에 측벽을 형성하여 방지함으로써, 실리사이드의 형성시 저농도 소스 및 드레인에 포함된 불순물 이온이 상기 실리사이드 형성을 목적으로 하는 금속측으로 확산되는 것을 방지하여 그 불순물 농도를 유지하도록 하고, 그 반도체 소자의 문턱전압의 변화를 방지하여 반도체 장치의 신뢰성을 확보하는 효과가 있다.

Claims (2)

  1. 기판의 상부에 게이트를 형성한 후, 붕소이온을 이온주입하여 상기 게이트 측면 기판하부에 저농도 소스 및 드레인을 형성하는 단계와; 상기 게이트의 측면에 제1측벽을 형성하는 단계와; 상기 제1측벽의 형성으로 기판의 상부일부가 식각되어 그 측면이 노출되는 상기 저농도 소스 및 드레인의 측면과 상기 제1측벽의 측면에 제2측벽을 형성하는 단계와; 붕소이온을 이온주입하여 상기 제2측벽의 측면 기판하부에 고농도 소스 및 드레인을 형성하는 단계와; 상기 구조의 상부에 Co/Ti합금을 증착하고, 열처리하여 상기 고농도 소스 및 드레인의 상부에 위치하는 Co실리사이드를 형성한 후, 상기 잔존하는 Co/Ti합금을 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 장치 제조방법.
  2. 제 1항에 있어서, 상기 제1측벽과 제2측벽은 상호 다른 종류의 절연막을 증착하고, 그 증착된 절연막을 건식식각하여 형성하는 것을 특징으로 하는 반도체 장치 제조방법.
KR1019990048311A 1999-11-03 1999-11-03 반도체 장치 제조방법 KR20010045138A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990048311A KR20010045138A (ko) 1999-11-03 1999-11-03 반도체 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990048311A KR20010045138A (ko) 1999-11-03 1999-11-03 반도체 장치 제조방법

Publications (1)

Publication Number Publication Date
KR20010045138A true KR20010045138A (ko) 2001-06-05

Family

ID=19618287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048311A KR20010045138A (ko) 1999-11-03 1999-11-03 반도체 장치 제조방법

Country Status (1)

Country Link
KR (1) KR20010045138A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001275A (ko) * 2002-06-27 2004-01-07 삼성전자주식회사 샐리사이드 형성 공정을 포함하는 반도체 소자의 제조방법
KR100623373B1 (ko) * 2002-07-03 2006-09-11 매그나칩 반도체 유한회사 Ｍｏｓ 트랜지스터 형성 방법
KR100945870B1 (ko) * 2007-12-27 2010-03-05 주식회사 동부하이텍 반도체 소자의 다층 배선 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208472A (en) * 1988-05-13 1993-05-04 Industrial Technology Research Institute Double spacer salicide MOS device and method
JPH10163491A (ja) * 1996-11-27 1998-06-19 Lg Semicon Co Ltd 半導体素子の製造方法
JPH10189968A (ja) * 1996-11-27 1998-07-21 Lg Semicon Co Ltd Ｍｏｓ素子の製造方法
JPH10242462A (ja) * 1997-02-28 1998-09-11 Nec Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208472A (en) * 1988-05-13 1993-05-04 Industrial Technology Research Institute Double spacer salicide MOS device and method
JPH10163491A (ja) * 1996-11-27 1998-06-19 Lg Semicon Co Ltd 半導体素子の製造方法
JPH10189968A (ja) * 1996-11-27 1998-07-21 Lg Semicon Co Ltd Ｍｏｓ素子の製造方法
JPH10242462A (ja) * 1997-02-28 1998-09-11 Nec Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001275A (ko) * 2002-06-27 2004-01-07 삼성전자주식회사 샐리사이드 형성 공정을 포함하는 반도체 소자의 제조방법
KR100623373B1 (ko) * 2002-07-03 2006-09-11 매그나칩 반도체 유한회사 Ｍｏｓ 트랜지스터 형성 방법
KR100945870B1 (ko) * 2007-12-27 2010-03-05 주식회사 동부하이텍 반도체 소자의 다층 배선 형성 방법

Similar Documents

Publication Publication Date Title
KR100212455B1 (ko) 이중 게이트 구조의 반도체 소자 제조 방법
KR100537275B1 (ko) 반도체 소자 제조방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
KR20010045138A (ko) 반도체 장치 제조방법
KR100209280B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0170436B1 (ko) 모스트랜지스터 제조방법
KR100307541B1 (ko) 모스 트랜지스터 제조방법
KR100347149B1 (ko) 반도체 장치 제조방법
KR100419068B1 (ko) 모스 트랜지스터 제조 방법
KR100295652B1 (ko) 반도체소자의살리사이드제조방법
KR100280527B1 (ko) 모스 트랜지스터 제조방법
KR100273297B1 (ko) 모스 트랜지스터 제조방법
KR100273299B1 (ko) 모스 트랜지스터 제조방법
KR100265849B1 (ko) 전계효과트랜지스터제조방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100186518B1 (ko) 반도체 소자의 제조방법
KR100280534B1 (ko) 모스 트랜지스터 제조방법
KR100273685B1 (ko) 반도체장치제조방법
KR100364794B1 (ko) 반도체소자의 제조방법
KR100261172B1 (ko) 반도체소자 제조방법
KR100215836B1 (ko) 반도체 소자의 제조방법
KR100215856B1 (ko) 모스팻(mosfet)제조방법
KR100567047B1 (ko) 모스 트랜지스터 제조방법
JPH1126756A (ja) 半導体装置の製造方法
KR20000074473A (ko) 반도체소자의 실리사이드 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application