KR100419068B1 - 모스 트랜지스터 제조 방법 - Google Patents

모스 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR100419068B1
KR100419068B1 KR10-2002-0043853A KR20020043853A KR100419068B1 KR 100419068 B1 KR100419068 B1 KR 100419068B1 KR 20020043853 A KR20020043853 A KR 20020043853A KR 100419068 B1 KR100419068 B1 KR 100419068B1
Authority
KR
South Korea
Prior art keywords
oxide film
titanium
mos transistor
forming
field oxide
Prior art date
Application number
KR10-2002-0043853A
Other languages
English (en)
Other versions
KR20040009791A (ko
Inventor
박건욱
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR10-2002-0043853A priority Critical patent/KR100419068B1/ko
Priority to US10/626,549 priority patent/US6902968B2/en
Publication of KR20040009791A publication Critical patent/KR20040009791A/ko
Application granted granted Critical
Publication of KR100419068B1 publication Critical patent/KR100419068B1/ko
Priority to US10/994,640 priority patent/US7164173B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

모스 트랜지스터 제조 방법에 관한 것으로, 그 목적은 컨택홀 형성을 위한 절연층 식각시 필드 산화막이 과도하게 식각되는 컨택 스파이킹 현상이 발생되지 않도록 하는 데 있다. 이를 위해, 본 발명에서는, 필드 산화막에 의해 정의된 소자 영역에 측벽을 가진 게이트 전극, 소스 및 드레인을 포함하는 모스 트랜지스터 소자가 형성된 실리콘 기판 상부에 티타늄을 형성하는 단계, 티타늄 상부에 차단산화막을 형성하고 선택적으로 식각하여 차단산화막이 필드 산화막 상부에만 잔류하도록 하는 단계, 실리콘 기판을 열처리하여 티타늄과 게이트 전극, 소스 및 드레인 영역의 실리콘의 반응에 의한 티타늄실리사이드를 형성하는 단계, 실리콘 기판 상부의 잔류하는 티타늄을 제거하는 단계, 필드 산화막 상부에 잔류하는 차단산화막을 제거하는 단계, 실리콘 기판을 산소 분위기에서 열처리하여 필드 산화막에 잔류하는 티타늄을 티타늄산화막으로 형성하는 단계를 포함하여 모스 트랜지스터를 제조한다.

Description

모스 트랜지스터 제조 방법 {Method for manufacturing MOS transistor}
본 발명은 반도체 소자 중 모스(metal oxide silicon, MOS) 트랜지스터를 제조하는 방법에 관한 것으로, 더욱 상세하게는 콘택 형성을 위한 식각시 소자 영역에 인접한 필드 산화막이 움푹 패이는 스파이킹을 방지하기 위해 실리콘나이트라이드막을 형성하는 모스 트랜지스터 제조 방법에 관한 것이다.
일반적으로 모스 트랜지스터는 필드 효과 트랜지스터(field effect transistor, FET)의 일종으로, 반도체 기판에 형성된 소스, 드레인 영역과, 이 소스, 드레인 영역이 형성된 반도체 기판 상에 게이트 산화막과 게이트가 형성된 구조를 가진다. 이러한 모스 트랜지스터의 구조에서 전극인 소스, 드레인, 게이트 상부에는 각각 전기적 신호를 인가하기 위한 금속 배선이 연결되며, 이러한 연결을 이루는 부분이 컨택이다.
이때 실리콘으로 형성된 각각의 전극이 오믹 접촉을 이룰 수 있도록 즉, 저항을 최소화할 수 있도록 소스/드레인, 게이트 각 전극과 금속 배선 사이에 실리사이드 막을 형성하며, 실리사이드막을 포함한 상부 전면에 컨택 형성을 위한 식각시 식각종료층의 역할을 수행하는 실리콘나이트라이드막을 증착한다.
그러면 도 1a 내지 도 1d를 참조하여 종래 모스 트랜지스터를 제조하는 방법을 개략적으로 설명한다.
먼저 도 1a에 도시한 바와 같이, LOCOS(local oxidation of silicon) 공정이나 트렌치(trench) 공정으로 형성한 필드 산화막(2)에 의해 소자 영역이 정의된 실리콘웨이퍼(1)를 열산화하여 소자 영역의 실리콘웨이퍼 표면에 게이트 산화막(3)을 성장시키고, 실리콘웨이퍼(1) 상부 전면에 게이트 전극(4)으로 사용될 폴리실리콘을 증착한 다음, 폴리실리콘과 게이트 산화막(3)을 소정폭으로 패터닝한다.
이어서, 게이트 전극(4)을 마스크로 이용하여 소자 영역의 실리콘웨이퍼(1)에 P형 또는 N형 도펀트를 저농도로 이온 주입함으로써 소자 영역의 실리콘웨이퍼(1)에 엘디디(LDD:lightly doped drain)(5)를 형성하고, 게이트 산화막(3) 및 게이트 전극(4)의 양 측방에 측벽(side wall)(6)을 형성한 후, 측벽(6) 및 게이트 전극(4)을 마스크로 이용하여 소자 영역의 실리콘웨이퍼(1)에 LDD(5)와 동일한 도전형의 도펀트를 고농도로 이온 주입함으로써 소자 영역의 실리콘웨이퍼(1)에 소스, 드레인(7)을 형성한다.
다음, 스퍼터링에 의해 실리콘웨이퍼(1) 상부 전면에 티타늄(8)을 400Å 정도로 증착하고, 도 1b에 도시된 바와 같이, 질소를 50 sccm 정도의 유량으로 불어넣어주면서 750℃ 정도의 온도에서 30초 정도동안 급속열처리(RTP:rapid thermal processing)함으로써 티타늄과 실리콘의 반응에 의해 티타늄 실리사이드(8`)를 형성한다. 이때 측벽과 필드 산화막 상의 티타늄은 반응하지 못하여 미반응 티타늄(8)으로 남는다.
이러한 미반응 티타늄은 금속이므로 소자의 작동에 방해지 되지 않도록 하기 위하여, 도 1c에 도시된 바와 같이 용액을 이용하여 제거하고, 실리사이드(9`)의 저항을 낮추고 강도를 높이기 위하여 질소 분위기에서 910℃ 정도의 온도에서 열처리한다.
다음, 컨택 형성을 위한 식각시 식각종료층으로 사용될 라이너(liner)막 형성을 위해, 플라즈마 화학기상증착법(PECVD)에 의해 실리콘나이트라이드막(9)을 300Å 정도 증착한다.
이 때, 필드 산화막 형성시 구조적인 문제로 인하여 실리콘웨이퍼의 소자 영역과 인접한 부분(도 1c에서 점선 원으로 표시)에서 필드 산화막이 움푹 패이는데, 이와 같이 움푹 패인 부분 상에는 실리콘나이트라이드막이 평탄한 부분 상에 증착되는 경우에 비해 얇게 증착된다.
다음, 실리콘나이트라이드막(9) 상에 절연층인 피엠디(PMD:pre metal dielectric)층(10)을 상압화학기상증착법(APCVD)에 의해 두껍게 형성하고 PMD층(10)의 강도 향상을 위해 열처리한 후, 화학기계적 연마하여 상면을 평탄화시킨다.
이어서, 평탄화된 PMD층(10) 상에 콘택 형성을 위한 감광막 패턴(11)을 형성한 후, 도 1d에 도시된 바와 같이, 감광막 패턴(11)을 마스크로 이용하여 상면이 노출된 PMD층(10)을 식각하여 컨택홀(12)을 형성한다.
그러나, PMD층(10) 식각시 식각 종료층으로 사용되는 실리콘나이트라이드막(9)이 균일한 두께로 형성되어 있지 않기 때문에, 소자 영역과 인접한 필드 산화막의 움푹 패인 부분 상에 형성된 얇은 실리콘나이트라이드막은 평탄한 부분 상의 실리콘나이트라이드막보다 빨리 식각되어 그 하부의 필드 산화막까지 과도식각되는 컨택 스파이킹 현상(도 1d에서 점선원으로 표시)이 발생하는 문제점이 있었다.
다음, 실리콘웨이퍼(1)의 상부 전면에 베리어금속막으로서 TiN(13)을 얇게 증착한 후, 텅스텐(14)을 형성하여 컨택홀을 매립한다.
상기한 바와 같은 종래 모스 트랜지스터 제조 방법에서, 컨택 스파이킹 현상은 상술한 바와 같은 필드 옥사이드의 움푹 패이는 결함뿐만 아니라, 컨택 형성을 위한 감광막 패턴 형성시 감광막 패턴의 오정렬에 의해서도 발생할 수 있다.
컨택 스파이킹 현상이 발생되면 그 부분에 베리어금속막과 텅스텐이 채워짐으로 인해 소스, 드레인에서의 전류의 흐름을 방해하고, 이는 소자의 오작동을 유발하는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 컨택홀 형성을 위한 절연층 식각시 필드 산화막이 과도하게 식각되는 컨택 스파이킹 현상이 발생되지 않도록 하는 데 있다.
도 1a 내지 1d는 종래 모스 트랜지스터 제조 방법을 도시한 단면도이다.
도 2a 내지 도 2e는 본 발명에 따른 모스 트랜지스터 제조 방법을 도시한 단면도이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 필드 산화막 상에 티타늄산화막을 형성하는 것을 특징으로 한다.
즉, 본 발명에 따른 모스 트랜지스터 제조 방법은, 필드 산화막에 의해 정의된 소자 영역에 측벽을 가진 게이트 전극, 소스 및 드레인을 포함하는 모스 트랜지스터 소자가 형성된 실리콘 기판 상부에 티타늄을 형성하는 단계, 티타늄 상부에 차단산화막을 형성하고 선택적으로 식각하여 차단산화막이 필드 산화막 상부에만 잔류하도록 하는 단계, 실리콘 기판을 열처리하여 티타늄과 게이트 전극, 소스 및 드레인 영역의 실리콘의 반응에 의한 티타늄실리사이드를 형성하는 단계, 실리콘 기판 상부의 잔류하는 티타늄을 제거하는 단계, 필드 산화막 상부에 잔류하는 차단산화막을 제거하는 단계, 실리콘 기판을 산소 분위기에서 열처리하여 필드 산화막에 잔류하는 티타늄을 티타늄산화막으로 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 차단산화막은 플라즈마화학기상증착법에 의해 800~1200Å의 두께로 형성하는 것이 바람직하다.
또한, 차단산화막을 선택적으로 식각할 때에는, 차단산화막 상에 소자 영역을 노출시키는 감광막 패턴을 형성하고 그 감광막 패턴을 마스크로 하여 노출된 소자 영역의 차단산화막을 습식식각하여 제거함으로써, 필드 산화막 상에 차단산화막을 남기는 것이 바람직하다.
그리고, 티타늄산화막 형성을 위한 열처리는, 산소 분위기에서 700~800℃의온도로 20~40초 동안 급속열처리함으로써 이루어지는 것이 바람직하다.
이하, 본 발명에 따른 모스 트랜지스터 제조 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 2a 내지 2e는 본 발명에 따른 모스 트랜지스터 제조 방법을 도시한 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 실리콘웨이퍼(21)의 소정영역에 LOCOS 공정이나 트렌치 공정으로 필드 산화막(22)을 형성하여, 실리콘웨이퍼(21)에서 필드 산화막이 형성된 부분을 소자 분리 영역으로, 그 외의 부분을 소자 영역으로 정의하고, 실리콘웨이퍼(21)를 열산화하여 소자 영역의 실리콘웨이퍼 표면에 게이트 산화막(23)을 성장시킨다. 이어서, 실리콘웨이퍼(21)의 상부 전면에 게이트 전극(24)으로 사용될 폴리실리콘을 증착한 다음, 폴리실리콘과 게이트 산화막(23)을 소정폭으로 패터닝한다.
이어서, 게이트 전극(24)을 마스크로 이용하여 소자 영역의 실리콘웨이퍼(21)에 P형 또는 N형 도펀트를 저농도로 이온 주입함으로써 소자 영역의 실리콘웨이퍼(21)에 LDD(25)를 형성하고, 게이트 산화막(23) 및 게이트 전극(24)의 양 측방에 측벽(26)을 형성한 후, 측벽(26) 및 게이트 전극(24)을 마스크로 이용하여 소자 영역의 실리콘웨이퍼(21)에 LDD(25)와 동일한 도전형의 도펀트를 고농도로 이온 주입함으로써 소자 영역의 실리콘웨이퍼(21)에 소스, 드레인(27)을 형성한다.
다음, 스퍼터링에 의해 실리콘웨이퍼(21)의 상부 전면에 티타늄(28)을300~500Å 정도의 두께로 증착하고, 티타늄(28) 상에 차단산화막(29)을 플라즈마 화학기상증착법 등을 이용하여 800~1200Å 정도로 증착한다. 이 때 바람직한 티타늄(28)의 증착두께는 400Å이고, 차단산화막(29)의 증착두께는 1000Å이다.
다음, 도 2b에 도시된 바와 같이, 차단산화막(29) 상에 감광막을 도포하고 노광 및 현상하여 소자 영역만을 노출시키는 역액티브 패턴(30)을 형성한 후, 역액티브 패턴(30)을 마스크로 이용하여 노출된 차단산화막(29)을 습식식각하여 제거함으로써, 차단산화막(29)을 필드 산화막(22) 상에만 잔류하도록 한다.
이어서, 질소를 50 sccm 정도의 유량으로 불어넣어주면서 700~800℃ 정도의 온도에서 20~40초 정도동안 급속열처리함으로써 티타늄과 실리콘의 반응에 의해 티타늄 실리사이드(28`)를 형성한다. 티타늄실리사이드(28') 형성을 위한 바람직한 급속 열처리 온도 및 시간은 750℃ 및 30초이다.
이와 같이 게이트 전극(24), 소스 및 드레인(27)의 실리콘은 티타늄(28)과 반응하여 티타늄실리사이드(28`)를 형성하지만, 측벽(26)과 필드 산화막(22) 상의 티타늄은 반응하지 못하여 미반응 티타늄(28)으로 남는다.
이러한 미반응 티타늄은 금속이므로 소자의 작동에 방해지 되지 않도록 하기 위하여, 도 2c에 도시된 바와 같이 용액을 이용하여 제거하는데, 이 때 필드 산화막(22) 상의 미반응 티타늄은 차단산화막(29)에 의해 제거공정으로부터 차단되어 제거되지 않으며, 다만 측벽(26) 상에 있는 미반응 티타늄만이 제거된다. 이어서, 용액을 이용하여 필드 산화막(22) 상부에 잔류하는 차단산화막(29)을 제거한다.
다음, 도 2d에 도시된 바와 같이, 산소를 50 sccm 정도의 유량으로 불어넣어주면서 700~800℃ 정도의 온도에서 20~40초 정도동안 급속열처리함으로써 필드산화막(22) 상의 미반응 티타늄을 산화시켜 티타늄산화막(31)으로 형성한다. 티타늄산화막(31) 형성을 위한 바람직한 급속 열처리 온도 및 시간은 750℃ 및 30초이다. 이때 소자 영역의 타티늄실리사이드(28`)는 산소와 거의 반응하지 않는다. 이어서, 티타늄 실리사이드(28`)의 저항을 낮추고 강도를 높이기 위하여 질소 분위기에서 850~950℃ 정도의 온도로 5~15초 정도동안 급속열처리한다. 이 때 바람직하게는 910℃에서 10초 동안 급속열처리한다.
다음, 컨택 형성을 위한 식각시 식각종료층으로 사용될 라이너막 형성을 위해, 플라즈마 화학기상증착법에 의해 실리콘나이트라이드막(32)을 200~400Å 정도 증착한다. 바람직한 실리콘나이트라이드막(29)의 두께는 300Å이다.
다음, 실리콘나이트라이드막(32) 상에 절연층인 PMD층(33)을 상압화학기상증착법에 의해 두껍게 형성하고 PMD층(33)의 강도 향상을 위해 질소 분위기에서 600~800℃의 온도로 30~50초 동안 열처리한 후, 화학기계적 연마하여 상면을 평탄화시킨다. 이 때 PMD층(33)의 강도 향상을 위한 열처리의 바람직한 온도 및 시간은 700℃의 및 40초이다.
이어서, 평탄화된 PMD층(33) 상에 콘택 형성을 위한 감광막 패턴(34)을 형성한다.
다음, 도 2e에 도시된 바와 같이, 감광막 패턴(34)을 마스크로 이용하여 상면이 노출된 PMD층(33)을 식각하여 컨택홀(35)을 형성한다.
이 때, 필드 산화막 상에는 티타늄산화막(31)이 형성되어 있기 때문에 소자영역과 인접한 필드 산화막의 움푹 패인 부분 상에는 티타늄산화막이 그 하부의 필드 산화막의 과도식각을 막아준다.
다음, 실리콘웨이퍼(21)의 상부 전면에 베리어금속막으로서 TiN(36)을 얇게 증착한 후, 텅스텐(37)을 형성하여 컨택홀을 매립한다.
상술한 바와 같이, 본 발명에서는 차단산화막을 이용하여 필드 산화막 상에 티타늄산화막을 형성하기 때문에, 컨택 형성을 위한 식각시 필드 산화막 자체의 움푹 패이는 결함 또는 감광막 패턴의 오정렬에 기인하여 소자 영역에 인접한 필드 산화막까지 과도식각되는 컨택 스파이킹이 방지되는 효과가 있다.
따라서, 컨택 스파이킹에 의한 누설전류를 방지하고 소자의 오동작을 방지하는 효과가 있다.

Claims (7)

  1. 필드 산화막에 의해 정의된 소자 영역에 측벽을 가진 게이트 전극, 소스 및 드레인을 포함하는 모스 트랜지스터 소자가 형성된 실리콘 기판 상부에 티타늄을 형성하는 단계,
    상기 티타늄 상부에 차단산화막을 형성하고 선택적으로 식각하여 상기 차단산화막이 상기 필드 산화막 상부에만 잔류하도록 하는 단계,
    상기 실리콘 기판을 열처리하여 상기 티타늄과 상기 게이트 전극, 소스 및 드레인 영역의 실리콘의 반응에 의한 티타늄실리사이드를 형성하는 단계,
    상기 실리콘 기판 상부의 잔류하는 티타늄을 제거하는 단계,
    상기 필드 산화막 상부에 잔류하는 상기 차단산화막을 제거하는 단계,
    상기 실리콘 기판을 산소 분위기에서 열처리하여 상기 필드 산화막에 잔류하는 티타늄을 티타늄산화막으로 형성하는 단계
    를 포함하는 모스 트랜지스터 제조 방법.
  2. 제 1 항에 있어서,
    상기 티타늄은 스퍼터링(sputtering)법에 의해 300~500Å의 두께로 형성하는 것을 특징으로 하는 모스 트랜지스터 소자 제조 방법.
  3. 제 1 항에 있어서,
    상기 티타늄실리사이드 형성을 위한 열처리는, 질소 분위기에서 700~800℃의 온도로 20~40초 동안 급속열처리(RTP:rapaid thermal processing)함으로써 이루어지는 것을 특징으로 하는 모스 트랜지스터 소자 제조 방법.
  4. 제 1 항에 있어서,
    상기 티타늄산화막 형성 후에는, 티타늄실리사이드의 저항을 낮추기 위해 질소 분위기에서 850~950℃의 온도로 5~15초 동안 급속열처리하는 단계를 더 수행하는 것을 특징으로 하는 모스 트랜지스터 소자 제조 방법.
  5. 제 1 항에 있어서,
    상기 차단산화막은 플라즈마화학기상증착법에 의해 800~1200Å의 두께로 형성하는 것을 특징으로 하는 모스 트랜지스터 소자 제조 방법.
  6. 제 1 항에 있어서,
    상기 차단산화막을 선택적으로 식각할 때에는, 상기 차단산화막 상에 상기 소자 영역을 노출시키는 감광막 패턴을 형성하고 상기 감광막 패턴을 마스크로 하여 노출된 소자 영역의 차단산화막을 습식식각하여 제거함으로써, 상기 필드 산화막 상에 상기 차단산화막을 남기는 것을 특징으로 하는 모스 트랜지스터 소자 제조 방법.
  7. 제 1 항에 있어서,
    상기 티타늄산화막 형성을 위한 열처리는, 산소 분위기에서 700~800℃의 온도로 20~40초 동안 급속열처리함으로써 이루어지는 것을 특징으로 하는 모스 트랜지스터 소자 제조 방법.
KR10-2002-0043853A 2002-07-25 2002-07-25 모스 트랜지스터 제조 방법 KR100419068B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0043853A KR100419068B1 (ko) 2002-07-25 2002-07-25 모스 트랜지스터 제조 방법
US10/626,549 US6902968B2 (en) 2002-07-25 2003-07-25 Method for manufacturing a MOS transistor that prevents contact spiking and semiconductor device employing a MOS transistor made using the same
US10/994,640 US7164173B2 (en) 2002-07-25 2004-11-23 Method for manufacturing MOS transistor and semiconductor device employing MOS transistor made using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0043853A KR100419068B1 (ko) 2002-07-25 2002-07-25 모스 트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
KR20040009791A KR20040009791A (ko) 2004-01-31
KR100419068B1 true KR100419068B1 (ko) 2004-02-18

Family

ID=32923715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0043853A KR100419068B1 (ko) 2002-07-25 2002-07-25 모스 트랜지스터 제조 방법

Country Status (2)

Country Link
US (2) US6902968B2 (ko)
KR (1) KR100419068B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617058B1 (ko) * 2004-12-30 2006-08-30 동부일렉트로닉스 주식회사 반도체 소자 및 이의 제조방법
US9093380B2 (en) * 2013-06-05 2015-07-28 Texas Instruments Incorporated Dielectric liner added after contact etch before silicide formation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100312943B1 (ko) 1999-03-18 2001-11-03 김영환 반도체장치 및 그의 제조방법
US6297126B1 (en) 1999-07-12 2001-10-02 Chartered Semiconductor Manufacturing Ltd. Silicon nitride capped shallow trench isolation method for fabricating sub-micron devices with borderless contacts
KR100535030B1 (ko) 1999-12-24 2005-12-07 주식회사 하이닉스반도체 반도체소자의 제조방법
US6265271B1 (en) 2000-01-24 2001-07-24 Taiwan Semiconductor Manufacturing Company Integration of the borderless contact salicide process
US6274420B1 (en) 2000-02-23 2001-08-14 Advanced Micro Devices, Inc. Sti (shallow trench isolation) structures for minimizing leakage current through drain and source silicides

Also Published As

Publication number Publication date
US7164173B2 (en) 2007-01-16
KR20040009791A (ko) 2004-01-31
US20040173856A1 (en) 2004-09-09
US6902968B2 (en) 2005-06-07
US20050093068A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
KR19990027355A (ko) 반도체 소자의 이중게이트 형성방법
KR100414735B1 (ko) 반도체소자 및 그 형성 방법
KR100419068B1 (ko) 모스 트랜지스터 제조 방법
KR100428627B1 (ko) 모스 트랜지스터 제조 방법
KR100327422B1 (ko) 반도체 소자의 제조 방법
KR100313089B1 (ko) 반도체소자의제조방법
KR100806837B1 (ko) 반도체 소자의 살리사이드 형성 방법
KR0170436B1 (ko) 모스트랜지스터 제조방법
KR100478479B1 (ko) 모스 트랜지스터 제조 방법
KR100270614B1 (ko) 낮은접촉저항의실리사이드를갖는반도체소자및그제조방법
KR20010054169A (ko) 반도체 소자 제조방법
KR20060073818A (ko) 반도체 소자의 콘택 제조 방법
KR100525912B1 (ko) 반도체 소자의 제조 방법
KR100585867B1 (ko) 모스 트랜지스터 제조방법
KR100347149B1 (ko) 반도체 장치 제조방법
KR100479820B1 (ko) 반도체소자의 제조방법
KR20010045138A (ko) 반도체 장치 제조방법
KR970007963B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100186518B1 (ko) 반도체 소자의 제조방법
KR100567047B1 (ko) 모스 트랜지스터 제조방법
KR100474744B1 (ko) 반도체 소자의 게이트 스페이서 형성 방법
KR100244416B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100305202B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR0172290B1 (ko) 모스트랜지스터 제조방법
KR20010038754A (ko) 모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee