KR20010038754A - 모스 트랜지스터 제조방법 - Google Patents
모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20010038754A KR20010038754A KR1019990046866A KR19990046866A KR20010038754A KR 20010038754 A KR20010038754 A KR 20010038754A KR 1019990046866 A KR1019990046866 A KR 1019990046866A KR 19990046866 A KR19990046866 A KR 19990046866A KR 20010038754 A KR20010038754 A KR 20010038754A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- substrate
- drain
- source
- region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 238000000206 photolithography Methods 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 채널영역보다 소스 및 드레인을 높은 위치에 형성하기 위해 기판의 단결정성장을 이용함으로써, 비용이 증가하고 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판에 필드산화막을 형성하여, 소자형성영역을 정의하고, 사진식각공정을 통해 상기 소자형성영역을 소정의 깊이로 식각하는 단계와; 상기 구조의 상부전면에 게이트산화막과 다결정실리콘을 증착하고 패터닝하여 상기 기판의 식각영역 중앙부에 위치하는 게이트를 형성하는 단계와; 상기 게이트의 측면 기판 하부에 불순물 이온을 이온주입하여 소스 및 드레인을 형성하고, 상기 게이트의 측면에 측벽을 형성하고, 상기 소스 및 드레인의 상부에 실리사이드를 형성하는 단계로 구성되어 단결정성장법을 쓰지않고 채널영역 보다 높은 소스 및 드레인을 형성하여 제조비용을 절감하는 효과가 있다
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 채널이 형성될 기판영역을 소정의 깊이로 식각하여 채널영역이 소스 및 드레인의 하부측에 있도록 함으로써 반도체 장치의 특성열화를 방지하는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
도1은 종래 모스 트랜지스터의 단면도로서, 이에 도시한 바와 같이 필드산화막(2)의 형성으로 소자형성영역이 정의된 기판(1)의 중앙 상부에 위치하는 게이트(3)와, 상기 게이트(3)와는 게이트 측벽(4)에 의해 분리되며, 그 게이트 측벽(4)의 측면 기판(1) 상부에 위치하는 소스 및 드레인(5)과, 상기 소스 및 드레인(5) 상의 실리사이드(6)로 구성된다.
상기 구조를 갖는 종래 모스 트랜지스터를 제조하는 과정을 좀 더 상세히 설명한다.
먼저, 기판(1)의 상부에 로코스 공정을 통해 필드산화막(2)을 형성하여 소자형성영역을 정의한다.
그 다음, 상기 소자형성영역이 정의된 기판(1)의 상부전면에 게이트산화막과 다결정실리콘을 순차적으로 증착한 후, 사진식각공정으로 패터닝하여 상기 소자형성영역의 중앙상부에 게이트(3)를 형성한다.
그 다음, 상기 구조의 상부전면에 질화막을 증착하고, 그 질화막을 건식식각하여 상기 게이트(3)의 측면에 측벽(4)을 형성한다.
그 다음, 상기 게이트(3)와 측벽(4)의 측면에서 노출되어 있는 기판(1)을 단결정성장시킨다. 이때, 단결정성장에서는 불순물이 함유되도록 할 수 있으며, 이에 따라 불순물이 포함된 소스 및 드레인(5)을 형성한다.
그 다음, 상기 구조의 상부에 금속을 증착하고, 열처리하여 상기 소스 및 드레인(5)의 상부에 실리사이드(6)를 형성하여 모스 트랜지스터를 제조하게 된다.
이와 같이 채널영역보다 소스 및 드레인(5)을 높은 위치에 형성하는 것은 소자의 집적도가 심화될수록 채널의 길이가 짧아지게 되어 단채널효과가 발생하는 것을 방지하게 된다.
그러나, 상기와 같은 종래 모스 트랜지스터 제조방법은 단결정성장에 의해 소스 및 드레인을 형성하는 경우 화학기상증착법에 의한 실리콘 증착시 게이트 측벽의 리프팅(LIFTING), 언더커팅(UNDERCUTTING)이 발생할 수 있으며, 선택적 증착이 쉽지않아 게이트산화막 또는 게이트산화막과 다결정실리콘의 계면에서 결함이 발생하여 실리사이드 형성공정에서 실리콘 기판, 게이트산화막, 단결정실리콘이 만나는 삼중점에서 결함이 발생하거나, 금속 또는 다결정실리콘의 확산에 의해 누설전류가 발생하는 문제점이 있으며, 단결정성장에 의해 제조단가가 증가하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 단결정성장공정 없이 채널영역보다 높은 위치에 소스 및 드레인을 형성할 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1은 종래 모스 트랜지스터의 단면도.
도2a 내지 도2c는 본 발명 모스 트랜지스터의 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:필드산화막
3:게이트 4:측벽
5:소스 및 드레인 6:실리사이드
상기와 같은 목적은 기판에 필드산화막을 형성하여, 소자형성영역을 정의하고, 사진식각공정을 통해 상기 소자형성영역을 소정의 깊이로 식각하는 단계와; 상기 구조의 상부전면에 게이트산화막과 다결정실리콘을 증착하고 패터닝하여 상기 기판의 식각영역 중앙부에 위치하는 게이트를 형성하는 단계와; 상기 게이트의 측면 기판 하부에 불순물 이온을 이온주입하여 소스 및 드레인을 형성하고, 상기 게이트의 측면에 측벽을 형성하고, 상기 소스 및 드레인의 상부에 실리사이드를 형성하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2c는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)에 필드산화막(2)을 형성하여, 소자형성영역을 정의하고,사진식각공정을 통해 상기 소자형성영역을 소정의 깊이로 식각하는 단계(도2a)와; 상기 구조의 상부전면에 게이트산화막과 다결정실리콘을 증착하고 패터닝하여 상기 기판(1)의 식각영역 중앙부에 위치하는 게이트(3)를 형성하는 단계(도2b)와; 상기 게이트(3)의 측면 기판(1) 하부에 불순물 이온을 이온주입하여 소스 및 드레인(5)을 형성하고, 상기 게이트(3)의 측면에 측벽(4)을 형성하고, 상기 소스 및 드레인(5)의 상부에 실리사이드(6)를 형성하는 단계(도2c)로 구성된다.
이하, 상기와 같은 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)에 로코스(LOCOS)공정을 통해 필드산화막(2)을 형성하여 반도체 소자가 형성될 소자형성영역을 정의한다.
그 다음, 상기 소자형성영역이 정의된 기판(1)의 상부에 포토레지스트를 도포하고, 노광 및 현상하여 상기 소자형성영역의 중앙일부를 노출시키는 패턴을 형성한 후, 그 노출된 기판(1)을 소정의 깊이로 식각한다.
그 다음, 도2b에 도시한 바와 같이 상기 구조의 상부전면에 게이트산화막과 다결정실리콘을 증착한 후, 사진식각공정을 통해 상기 다결정실리콘과 게이트산화막을 패터닝하여 상기 기판(1)의 식각영역의 중앙상부에 위치하는 게이트(3)를 형성한다.
그 다음, 도2c에 도시한 바와 같이 상기구조의 상부전면에 불순물 이온을 이온주입하여 상기 게이트(3)의 측면 기판영역에 소스 및 드레인(5)을 형성한다.
그 다음, 상기 구조의 상부전면에 질화막을 증착하고, 그 증착된 질화막을 건식식각하여 상기 게이트(3)의 측면에 측벽(4)을 형성하여 상기 게이트(3)와 소스 및 드레인(5)을 전기적으로 분리한다.
그 다음, 상기 구조의 상부전면에 금속막을 증착하고 이를 열처리하여 상기 소스 및 드레인(5)의 상부에 실리사이드(6)를 형성하여 모스 트랜지스터를 제조하게 된다.
상기한 바와 같이 본 발명은 단결정성장을 이용하지 않고, 채널이 형성될 기판영역을 식각한 후, 그 식각되지 않은 기판영역에 소스 및 드레인을 형성함으로써, 단채널효과를 방지하는 소스 및 드레인이 채널영역보다 높은 위치에 형성된 구조의 모스 트랜지스터를 용이하게 형성할 수 있는 효과가 있다.
Claims (1)
- 기판에 필드산화막을 형성하여, 소자형성영역을 정의하고, 사진식각공정을 통해 상기 소자형성영역을 소정의 깊이로 식각하는 단계와; 상기 구조의 상부전면에 게이트산화막과 다결정실리콘을 증착하고 패터닝하여 상기 기판의 식각영역 중앙부에 위치하는 게이트를 형성하는 단계와; 상기 게이트의 측면 기판 하부에 불순물 이온을 이온주입하여 소스 및 드레인을 형성하고, 상기 게이트의 측면에 측벽을 형성하고, 상기 소스 및 드레인의 상부에 실리사이드를 형성하는 단계로 이루어진 것을 특징으로 하는 모스 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990046866A KR100307541B1 (ko) | 1999-10-27 | 1999-10-27 | 모스 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990046866A KR100307541B1 (ko) | 1999-10-27 | 1999-10-27 | 모스 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010038754A true KR20010038754A (ko) | 2001-05-15 |
| KR100307541B1 KR100307541B1 (ko) | 2001-11-02 |
Family
ID=19617156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990046866A KR100307541B1 (ko) | 1999-10-27 | 1999-10-27 | 모스 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100307541B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200028529A (ko) | 2018-09-06 | 2020-03-17 | (주)대한솔루션 | Fmh 리브를 자동차용 헤드 라이너에 용착하는 방법 및 fmh 리브를 갖춘 자동차용 헤드 라이너 |
| CN114127949A (zh) * | 2021-02-07 | 2022-03-01 | 深圳市汇顶科技股份有限公司 | 场效应管及其制造方法 |
-
1999
- 1999-10-27 KR KR1019990046866A patent/KR100307541B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100307541B1 (ko) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272527B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100307541B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100319610B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조방법 | |
| KR100327422B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100343471B1 (ko) | 반도체 소자 제조방법 | |
| KR100319633B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100198676B1 (ko) | 반도체 소자의 트랜지스터의 구조 및 제조방법 | |
| KR100273297B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100347149B1 (ko) | 반도체 장치 제조방법 | |
| KR20010045138A (ko) | 반도체 장치 제조방법 | |
| KR100280527B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100525912B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100273299B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100226259B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR0175035B1 (ko) | 이중막 스페이서를 이용한 금속실리사이드 게이트 전극 형성방법 | |
| KR100817712B1 (ko) | 고전압 모스 소자의 제조 방법 | |
| KR100206962B1 (ko) | 수직형 채널을 갖는 트랜지스터 제조방법 | |
| KR0142786B1 (ko) | 반도체 소자 콘택홀 형성방법 | |
| KR100317311B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR0130626B1 (ko) | 측면 소스/드레인 구조의 트랜지스터 및 그 제조방법 | |
| KR20000004522A (ko) | 반도체 소자의 제조방법 | |
| KR20010058938A (ko) | 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |