KR0142786B1 - 반도체 소자 콘택홀 형성방법 - Google Patents
반도체 소자 콘택홀 형성방법Info
- Publication number
- KR0142786B1 KR0142786B1 KR1019940035303A KR19940035303A KR0142786B1 KR 0142786 B1 KR0142786 B1 KR 0142786B1 KR 1019940035303 A KR1019940035303 A KR 1019940035303A KR 19940035303 A KR19940035303 A KR 19940035303A KR 0142786 B1 KR0142786 B1 KR 0142786B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- insulating film
- forming
- semiconductor device
- sidewall
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 제조공정에 관한 것으로, 특히 고집적 고속 트랜지스터 제조에 적당하도록 한 반도체 소자 콘택홀(Contact Hole)형성방법에 관한 것이다.
기판상에 불순물 확산으로 소오스 및 드레인영역을 형성하고 상기 전면에 게이트용 제1절연막을 증착하는 공정, 상기 제1절연막상에 감광막을 도포한뒤 노광 및 식각공정으로 콘택홀영역이 형성될 부분의 실리콘 기판까지 에칭하는 공정, 상기 감광막을제거한 후 노출된 전면에 제2절연막을 증착한뒤 사이드월 에칭을 하는 공정, 상기 콘택홀 영역의 밑부분을 선택적으로 열산화하는 공정, 상기 사이드월 제2절연막을 제거하고 노출 전면에 금속층을 증착하는 공정을 포함하여 이루어진다.
Description
제1도는 종래의 콘택홀 형성 공정단면도.
제2도는 본 발명의 콘택홀 형성 공정단면도.
*도면의 주요부분에 대한 부호의 설명
21:기판 22:불순물 확산영역
23:제1절연막 24:감광막
25:제2절연막 26:열산화막
27:금속
본 발명은 반도체 제조 공정에 관한 것으로, 특히 고집적 고속 트랜지스터 제조에 적당하도록 한 반도체 소자 콘택홀(Contact Hole) 형성방법에 관한 것이다.
종래의 콘택홀 형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래의 콘택홀 형성 공정단면도로써, 제1도(a)에서와 같이 기판에 불순물 농도가 높은 n형(n+)형(2)영역을 서로 근접해서 확산하거나 이온 주입에 의해서 형성하여 상기 기판상에 게이트용 절연막(3)을 성장시킨 다음 제1도 (b)에서와 같이 상기 절연막상에 감광막을 도포한 뒤 절연막(3)을 선택적으로 에칭하여 필요한 부분의 콘택홀을 형성한뒤 제1도 (c)에서와 같이 감광막(4)을 제거하고 상기 콘택홀이 형성된 기판과 노출된 절연막상에 배선을 위한 금속층(5)을 증착한다.
그러나 이와 같은 종래의 콘택홀 형성 제조방법에 있어서는 콘택홀 형성영역의 기판과 금속배선층간의 접촉면적이 크기 때문에 그에 따른 접합 커패시턴스 용량이 증가하여 누설전류 성분이 커지멩 따라 소자의 속도 및 신뢰성 저하에 문제점이 있었다.
본 발명은 콘택홀이 형성될 영역의 실리콘기판까지 에칭하고 콘택홀영역의 밑부분을 선택적으로 열산화시켜 실제 접합이 실리콘 기판의 측벽만의 접합으로 형성하여, 실리콘기판과 금속배선층과의 접촉면적을 줄여 그에 따른 접합에서의 누설전류 및 접합 커패시턴스 성분을 줄이는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 콘택홀 형성 공정단면도로서 제2도에서와 같이 상세히 설명하면 다음과 같다.
제2도 (a)에서는 기판(21)에 불순물 농도가 높은 n형(n+)(22)영역을 서로 근접해서 확산하거나 이온 주입에 의해서 형성하여 상기 기판상에 게이트용 제1절연막(23)을 성장시킨 다음 제2도 (b)에서와 같이 상기 제1절연막(23)상에 감광막(24)을 도포한 뒤 콘택홀이 형성될 부분의 실리콘 기판까지 에칭한다.
이어서 제2도 (c)에서와 같이 감광막을 제거하고, 상기 콘택홀이 형성된 기판과 노출된 제1절연막상에 제2절연막을 증착한후 사이드 월(Side Wall)에칭을 한다.
제2도 (d)에서와 같이 사이드월 제2절염가(25)(Side wall) 형성후 열산화(Thermal Oxidation)공정을 통해 콘택홀 영역의 밑부분만을 선택적으로 산화막(26)을 형성한다.
산화후 제2도 (e)에서는 사이드월 제2절연막(25)을 제거하여 콘택홀 영역과 상기 전노출면에 배선을 위한 금속층(27)을 증착한다.
이때 실리콘 기판의 측벽만이 노출되어 전기적 접촉이 가능토록 된다.
상기와 같이 설명한 본 발명에 의하면 다음과 같은 효과가 있다.
콘택홀(Contact Hole)이 형성될 영역의 실리콘기판까지 에칭하고, 콘택홀영역의 밑부분만을 선택적으로 열산화하여 실제 접합이 실리콘기판의 측벽만을 접합으로 형성시켜 실리콘기판과 금속배선층과의 접촉면적을 줄임으로써 그에 따른 접합에서의 누설전류 및 접합 커패시턴스 성분을 줄여 반도체 소자의 속도 및 신뢰성을 향상시킬 수 있다.
Claims (1)
- 불순물 확산영역이 형성된 반도체 기판상에 제1절연막을 형성하는 공정과, 상기 불순물 확산영역상에 제1절연막을 선택적으로 제거하여 콘택홀을 형성하고 노출된 불순물 확산영역을 제거하는 공정과, 상기 콘택홀내의 측면에 제2절연막 측벽을 형성하고, 노출된 콘택홀 바닥에 열산화막을 형성하는 공정과, 상기 제2절연막 측벽을 제거하고 전면에 금속층을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940035303A KR0142786B1 (ko) | 1994-12-20 | 1994-12-20 | 반도체 소자 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940035303A KR0142786B1 (ko) | 1994-12-20 | 1994-12-20 | 반도체 소자 콘택홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026165A KR960026165A (ko) | 1996-07-22 |
| KR0142786B1 true KR0142786B1 (ko) | 1998-08-17 |
Family
ID=19402414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940035303A KR0142786B1 (ko) | 1994-12-20 | 1994-12-20 | 반도체 소자 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0142786B1 (ko) |
-
1994
- 1994-12-20 KR KR1019940035303A patent/KR0142786B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026165A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4330931A (en) | Process for forming metal plated regions and lines in MOS circuits | |
| KR100286073B1 (ko) | 측벽막을 갖는 mosfet의 제조 방법 | |
| US4689872A (en) | Method of manufacturing a semiconductor device | |
| KR100272527B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US4825281A (en) | Bipolar transistor with sidewall bare contact structure | |
| KR19990069047A (ko) | 반도체소자 및 이의 제조방법 | |
| KR0142786B1 (ko) | 반도체 소자 콘택홀 형성방법 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| KR100298874B1 (ko) | 트랜지스터의형성방법 | |
| US4876581A (en) | Field effect transistor with short channel length and process of fabrication thereof | |
| KR100307541B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100252858B1 (ko) | 반도체소자 및 이의 제조방법 | |
| KR100585867B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100280537B1 (ko) | 반도체장치 제조방법 | |
| KR100223907B1 (ko) | 반도체 소자의 격리층 형성 방법 | |
| KR20010045138A (ko) | 반도체 장치 제조방법 | |
| KR100197530B1 (ko) | 반도체 소자의 제조방법 | |
| KR100280534B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100223333B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR940002777B1 (ko) | Mos 트랜지스터 제조방법 | |
| KR930001565B1 (ko) | 씨 모스 트랜지스터 제조방법 | |
| KR950000853B1 (ko) | 반도체소자 제조방법 | |
| KR100258857B1 (ko) | 반도체소자의 분리구조 제조방법 | |
| KR100209210B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100249021B1 (ko) | 반도체장치의 소자격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090327 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |