KR930001565B1 - 씨 모스 트랜지스터 제조방법 - Google Patents

씨 모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR930001565B1
KR930001565B1 KR1019900006526A KR900006526A KR930001565B1 KR 930001565 B1 KR930001565 B1 KR 930001565B1 KR 1019900006526 A KR1019900006526 A KR 1019900006526A KR 900006526 A KR900006526 A KR 900006526A KR 930001565 B1 KR930001565 B1 KR 930001565B1
Authority
KR
South Korea
Prior art keywords
forming
source
region
oxide film
drain
Prior art date
Application number
KR1019900006526A
Other languages
English (en)
Other versions
KR910020933A (ko
Inventor
전영권
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900006526A priority Critical patent/KR930001565B1/ko
Publication of KR910020933A publication Critical patent/KR910020933A/ko
Application granted granted Critical
Publication of KR930001565B1 publication Critical patent/KR930001565B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음.

Description

씨 모스 트랜지스터 제조방법
제1도는 종래의 제조공정을 나타낸 단면도.
제2도는 본 발명의 제조공정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 다결정 실리콘
3 : 산화막 4 : 측벽
5 : 게이트 산화막 6 : 게이트 폴리실리콘
7 : 절연막 8 : 금속
본 발명은 씨 모스(C-MOS) 트랜지스터의 제조방법에 관한 것으로, 특히 게이트 폴리 실리콘 식각시 발생하는 게이트 산화막의 손상을 방지하기에 적당하도록 한 것이다.
종래의 씨 모스 트랜지스터 제조공정은 제1a도에 도시된 바와같이 실리콘 기판(1)에 필드산화막(10)을 성장시켜 액티브 영역과 필드영역을 한정시킨 후 게이트 산화막(5) 및 게이트 폴리실리콘(6)을 차례로 증착하여 이들을 선택적 식각하므로 게이트를 형성하였다.
그리고 (B)와 같이 전표면에 산화막을 성장시키고 반응성 이온 식각법(RIE)으로 게이트의 측벽(sidewall)(4)을 형성한 후 소오스/드레인의 활성영역을 형성하기 위한 이온주입을 실시하였다.
이후 (C)와 같이 전표면에 절연막(7)을 증착시키고 사진식각법에 의해 부분적으로 제거하므로 접촉창(contact window)을 형성한 후 금속(8)을 도포하여 비트라인을 만들므로 트랜지스터를 제조하였다.
그러나 상기와 같은 제조방법에 있어서는 게이트를 형성하기 위하여 게이트 폴리실리콘(6)을 식각할 때 반응성 이온에 의하여 하부의 게이트 산화막(5)이 손상되기 쉬워 이 게이트 산화막(5)의 절연특성이 나빠지게 되는 결점이 있었다.
따라서 본 발명은 상기와 같은 종래의 결점을 해결하기 위한 것으로 이하에서 첨부된 도면 제2도를 참고로 하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
먼저 (A)와 같이 제1도전형 실리콘 기판(1)에 제2도전형 불순물이 저농도로 도핑된 다결정 실리콘(2)과 산화막(3)을 차례로 형성하여 사진식각법에 의해 게이트 영역을 패터닝한 후 전표면에 형성하여 반응성 이온 식각으로 (B)와 같이 측벽(4)을 형성한다.
이때의 측벽(4)은 상기의 다결정 실리콘(2)과 산화막(3)의 적층구조를 패터닝 한 소오스/드레인 영역의 에지(Edge)에 형성된다.
다음에 (C)와 같이 전표면에 게이트 산화막(5)을 형성하고 측벽(4)사이에만 게이트 산화막(5)이 남도록 패터닝한 후 다시 전표면에 게이트 폴리실리콘(6)을 증착하고 불순물 도핑 후 게이트 산화막(5)의 상방에만 남도록 패터닝 한다.
그리고 (D)와 같이 일차적으로 소오스/드레인 형성을 위한 열처리를 하여 불순물이 기판(1)으로 침투하게 하므로 저농도(n-)의 셀로우 정션(shallow junction)을 형성한다.
이후 (E)와 같이 전표면에 절연막(7)을 증착하고 콘택을 형성하기 위한 패터닝을 실시한 후 이차적으로 고농도(n+)의 딥 정크션(Deep Junction) 형성을 위해 불순물(이온)을 주입하고 열처리를 하면 불순물이 기판(1) 쪽으로 침투하여 고농도(n+) 영역을 형성하게 되며 마지막 공정으로 (F)와 같이 금속(8)을 도포하여 패터닝 한다.
이상과 같은 공정에 의해 제조되는 본 발명을 측벽(4)을 소오스/드레인의 콘택에 어라인(Align)하여 형성하고 게이트 폴리실리콘(6)을 콘택 필드 산화막을 위에서 식각하므로써 종래 방법의 문제점인 게이트 폴리실리콘(6) 식각시의 게이트 산화막(5)의 손상을 방지할 수 있어 트랜지스터의 신뢰성을 향상시킴과 아울러 고집적도를 얻을 수 있는 장점이 있다.

Claims (2)

  1. 제1도전형 기판(1)위에 제2도전형 불순물로 저농도로 도핑된 반도체층과 산화막(3)을 순차적으로 형성하고, 게이트 전극이 형성된 영역을 정의하여 상기 반도체층과 산화막(3)을 순차적으로 식각하고, 상기 게이트 영역 측면에 산화막으로 측벽(4)을 형성한 후 게이트 산화막(5)과 게이트 전극을 순차적으로 형성하고 열공정으로 상기 도핑된 반도체층의 불순물을 기판(1)으로 확산시켜 소오스/드레인의 저농도 불순물 영역을 형성하고, 전표면에 절연막(7)을 형성한 후 소오스/드레인 전극을 형성할 영역을 정의하여 콘택창을 형성하고, 상기 콘택창 영역에 제2도전형 고농도 불순물로 이온주입하여 고농도 소오스/드레인 영역을 형성하고, 상기 소오스/드레인 콘택창에 전극을 형성하는 것을 특징으로 하는 씨 모스 트랜지스터 제조방법.
  2. 제1항에 있어서, 측벽(4)을 다결정 실리콘(2)과 산화막(3)의 적층구조를 패터닝 한 소오스/드레인 영역의 에지에 형성함을 특징으로 하는 씨 모스 트랜지스터 제조방법.
KR1019900006526A 1990-05-09 1990-05-09 씨 모스 트랜지스터 제조방법 KR930001565B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900006526A KR930001565B1 (ko) 1990-05-09 1990-05-09 씨 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900006526A KR930001565B1 (ko) 1990-05-09 1990-05-09 씨 모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR910020933A KR910020933A (ko) 1991-12-20
KR930001565B1 true KR930001565B1 (ko) 1993-03-04

Family

ID=19298806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006526A KR930001565B1 (ko) 1990-05-09 1990-05-09 씨 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR930001565B1 (ko)

Also Published As

Publication number Publication date
KR910020933A (ko) 1991-12-20

Similar Documents

Publication Publication Date Title
US4330931A (en) Process for forming metal plated regions and lines in MOS circuits
KR100225409B1 (ko) 트렌치 디-모오스 및 그의 제조 방법
KR0135147B1 (ko) 트랜지스터 제조방법
KR0169275B1 (ko) 소자분리영역용의 트렌치구조를 갖춘 반도체장치
US4402761A (en) Method of making self-aligned gate MOS device having small channel lengths
US4679299A (en) Formation of self-aligned stacked CMOS structures by lift-off
US5006911A (en) Transistor device with high density contacts
US4473941A (en) Method of fabricating zener diodes
KR930001565B1 (ko) 씨 모스 트랜지스터 제조방법
JP3210455B2 (ja) 半導体装置の製造方法
GB2038088A (en) Semiconductor structures
JPS60145664A (ja) 半導体装置の製造方法
KR0170436B1 (ko) 모스트랜지스터 제조방법
JPH06291181A (ja) 半導体装置の製造方法
JPH04215441A (ja) 半導体装置及びその製造方法
KR100567047B1 (ko) 모스 트랜지스터 제조방법
KR100304500B1 (ko) 반도체장치의제조방법
KR930009479B1 (ko) 절연게이트형 전계효과 트랜지스터 제조방법
KR930001893B1 (ko) 씨모스 트랜지스터 제조방법
KR19990015854A (ko) 박막트랜지스터의 제조방법
KR100305205B1 (ko) 반도체소자의제조방법
KR940002778B1 (ko) Ldd 구조의 트랜지스터 제조방법
KR100235943B1 (ko) 반도체소자의 트랜지스터 제조방법
KR100359162B1 (ko) 트랜지스터의 제조 방법
KR0186186B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee