KR100235943B1 - 반도체소자의 트랜지스터 제조방법 - Google Patents

반도체소자의 트랜지스터 제조방법 Download PDF

Info

Publication number
KR100235943B1
KR100235943B1 KR1019960070417A KR19960070417A KR100235943B1 KR 100235943 B1 KR100235943 B1 KR 100235943B1 KR 1019960070417 A KR1019960070417 A KR 1019960070417A KR 19960070417 A KR19960070417 A KR 19960070417A KR 100235943 B1 KR100235943 B1 KR 100235943B1
Authority
KR
South Korea
Prior art keywords
insulating film
gate
insulating layer
ion implantation
insulating
Prior art date
Application number
KR1019960070417A
Other languages
English (en)
Other versions
KR19980051515A (ko
Inventor
김을락
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960070417A priority Critical patent/KR100235943B1/ko
Publication of KR19980051515A publication Critical patent/KR19980051515A/ko
Application granted granted Critical
Publication of KR100235943B1 publication Critical patent/KR100235943B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체소자의 트랜지스터 제조방법에 관한 것으로, 반도체기판 상부에 제1절연막, 도전층 및 제2절연막을 순차적으로 형성하고 상기 제2절연막, 도전층 및 제1절연막을 식각하여 게이트전극을 형성한 다음, 상기 반도체기판을 열산화시켜 제3절연막을 형성하되, 상기 게이트전극의 끝부분을 치고 들어가게 형성한다음, 상기 제3절연막을 제거하고 상기 제3절연막이 있던 부분까지 저농도의 엔형 불순물을 주입하여 저농도의 이온주입영역을 형성한 다음, 상기 제2절연막을 마스크로 하여 상기 반도체기판에 고농도의 불순물을 주입하여 고농도의 엔형 이온주입영역을 형성하고 상기 제3절연막이 제거된 부분에 제4절연막을 형성하여 게이트 끝부분의 절연막 두께를 가운데 부분보다 두껍께 형성되는 구조의 트랜지스터를 형성하여 게이트 누설전류를 줄여주며 게이트에 의한 누설전류를 최소화하여, 소오스와 드레인 간의 간격을 게이트 형성시 가능한 최소폭보다 더 작게 형성하므로 트랜지스터의 유효 게이트 길이를 최소화시킴으로써 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 트랜지스터 제조방법
본 발명은 반도체소자의 트랜지스터 제조방법에 관한 것으로, 특히 반도체 기억소자인 디램에 사용되는 트랜지스터의 게이트 형성시 손상에 의해 누설전류가 발생하는 것을 줄이고 게이트의 최소 길이를 줄여줄 수 있도록 새로운 방법을 이용 하여 엘.디.디 (lightly doped drain, 이하에서 LDD 라 함) 구조를 갖는 트렌지스터를 구성하는 방법을 관한 것이다.
기존에 사용되고 있는 디램의 기억소자 구성하는 전형적인 트랜지스터 형성 방법을 보면, 게이트 형성후 LDD 구조를 만들기 위해 저농도의 엔형 임플란트인 불순물 인(phosporus)의 이온을 주입하고, 게이트 측벽에 스페이서 모양을 만든후 고농도의 엔형 불순물인 비소(arsenic)이온을 주입하는 방식을 이용하고 있다.
상기 LDD 구조를 사용할 때 게이트 형성시 최소로 형성 가능한 선폭이하의 게이트 길이를 구현하기 어렵다. 또한, 게이트 모서리에 건식식각공정시 일부 손상되어 원하지 않는 누설전류가 발생한다. 이로인하여, 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위하여, 게이트 길이를 최소화함과 동시에 게이트 끝부분에 누설전류를 최소화시켜 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 반도체소자의 트랜지스터 제조방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1g도 는 본 발명의 실시예에 따른 반도체소자의 트랜지스터 제조방법을 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 1차 산화막
3 : 1차 다결정실리콘 4 : 질화막
5 : 감광막패턴 6 : 2차 산화막
7 : N- 이온주입영역 8 : N+ 이온주입영역
9 : 층간절연막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 트랜지스터 제조 방법은, 반도체기판 상부에 제1절연막, 도전층 및 제2절연막을 순차적으로 형성하는 공정과, 상기 제2절연막, 도전층 및 제1절연막을 식각하여 게이트전극을 형성하는 공정과, 상기 반도체기판을 열산화시켜 제3절연막을 형성하되, 상기 게이트전극의 끝부분을 치고 들어가도록 형성하는 공정과, 상기 제3절연막을 습식식각방법으로 제거하는 공정과 전체표면 상부에 저농도의 엔형 불순물을 이온주입하되, 상기 이온주입공정은 경사지게 실시하여 상기 게이트전극의 양쪽 가장자리까지 저농도의 이온주입영역을 형성하는 공정과, 상기 제2절연막을 마스크로 고농도의 엔형 불순물을 이온 주입하여 고농도의 이온주입영역을 형성하는 공정과, 상기 구조 전체표면 상부에 제4절연막을 형성하는 공정을 포함하는 것을 특징으로 하다.
한편, 본 발명에 따른 트랜지스터 제조방법의 원리는, 기존에 트랜지스터 형성방법을 개선하여 게이트 길이를 최소화함과 동시에 게이트 끝부분의 누설전류를 최소화하기 위해 게이트 형성후 열산화공정을 실시하여 게이트 끝부분에 열산화막을 형성함으로써 게이트의 두께를 증가시켜 건식식각에 의한 손상을 최소화시켜주는 동시에 누설전류를 최소화시키고, 효과적인 게이트 길이를 최소선폭 이하로 형성가능하도록 하여 반도체소자의 고집적화를 가능하게 하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1a도 내지 제1g도 는 본 발명의 실시예에 의한 반도체 소자의 트랜지스터 제조방법을 도시한 단면도이다.
먼저, 반도체기판(1) 상부에 기존에 사용되는 방법과 동일하게 반도체기판(1)위에 원하는 대로 불순물 이온을 주입한후에 열산화에 의해 게이트 산화공정으로 게이트 산화막인 1차산화막(2)을 형성하고, 1차다결정실리콘(3)을 화학기상증착(chemical vapor deposition, 이하에서 CVD 라 함) 방법으로 증착한다.
뒤이어 일정두께로 질화막(4)을 증착시켜 준 후 원하는 게이트 모양을 갖는 감광막패턴(5)으로 원하는 모양의 게이트 패턴 모양을 형성시켜준다 (제1a도)
그리고, 상기 감광막패턴(5)을 식각 방지막으로 사용하여 드러난 질화막(4)과 1차다결정실리콘(3)을 건식식각을 행한다. 그리고 감광막패턴(5)을 제거한다.(제1b도) 그 다음에, 열산화방식을 이용하여 일정정도 두께로 산화를 행하여 주면 노출된상기 반도체기판(1)이 산화되어 2차산화막(6)이 형성된다.
이때, 상기 2차 산화막(6)은 게이트 측벽 모서리의 상기 반도체기판(1)이 산화되어 상기 게이트가 들고 일어나는 모양을 갖는다. 여기서, 상기 2차산화막(6)은 상기 게이트 모서리가 약간 들고 일어날 정도로만 진행되어야 한다.(제1c도)
그 다음에, 양방향성 습식식각을 행하여 상기 게이트 측벽부분에 형성된 2차 산화막(6)을 제거한다.(제1d도)
그리고, 저농도의 엔형 임플란트 불순물을 주입하되, 최대한 경사지게 실행함으로써 습식식각에 의해 제거된 2차산화막(6)이 있었던 자리까지 충분히 이온주입함으로써 저농도의 이온주입영역(7)을 형성한다. 이때, 상기 불순물은 인을 이용한 것이다.(제1e도)
그 다음에, 상기 질화막(4)을 마스크로하여 고농도의 엔형 임플란트 불순물을 이온주입하여 고농도의 엔형 이온주입영역(8)을 형성한다. 이때, 상기 불순물은 비소를 이용한 것으로서, 상기 저농도와 고농도의 이온 주입영역(7,8)은 같은 형(type)의 불순물을 이용하여 형성한다.(제1f도)
그후, CVD 방법을 이용하여 전체표면 상부에 층간절연막(9)을 증착함으로써 상기 게이트 측벽에 상기 2차 산화막(6)이 제거된 자리까지 채운다.(제1g도)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 트랜지스터 제조방법은, 게이트 끝부분의 산화막 두께가 가운데 부분보다 두껍게 형성되는 구조를 가지고 있어 게이트 누설전류를 줄여줌과 동시에 일반적으로 트랜지스터에 문제가 되고 있는 지.아이.디.엘 (Gate-Induced Drain Leakage)를 최소화할 수 있다. 또한, 2차 열산화에 기인하여 소오스와 드레인간에 간격이 게이트 형성시 가능한 최소선폭보다 더 작게 되므로 트랜지스터의 유효 게이트 길이를 최소화함으로써 집적도를 증가시킬 수 있는 효과가 있다.

Claims (7)

  1. 반도체기판 상부에 제1절연막, 도전층 및 제2절연막을 순차적으로 형성하는 공정과, 상기 제2절연막, 도전층 및 제1절연막을 식각하여 게이트전극을 형성하는 공정과, 상기 반도체기판을 열산화시켜 제3절연막을 형성하되,상기 게이트전극의 끝 부분을 치고 들어가도록 형성하는 공정과, 상기 제3절연막을 습식식각방법으로 제거하는 공정과, 전체표면 상부에 저농도의 엔형 불순물을 이온주입하되, 상기 이온주입공정은 경사지게 실시하여 상기 게이트전극의 양쪽 가장자리까지 저농도의 이온주입영역을 형성하는 공정과, 상기 제2절연막을 마스크로 고농도의 엔형 불순물을 이온주입하여 고농도위 이온주입영역을 형성하는 공정과, 상기 구조 전체표면 상부에 제4절연막을 형성하는 공정을 포함하는 반도체소자의 트랜지스터 제조방법.
  2. 청구항1에 있어서, 상기 제1절연막은 게이트절연막인 것을 특징으로 하는 반도체소자의 트랜지스터 제조방법.
  3. 청구항1에 있어서, 상기 도전층은 다결정실리콘막인 것을 특징으로 하는 반도체소자의 트랜지스터 제조방법.
  4. 청구항1에 있어서, 상기 제2절연막은 질화막인 것을 특징으로 하는 반도체소자의 트랜지스터 제조방법.
  5. 청구항1에 있어서, 상기 제3절연막은 열산화막으로 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 제조방법.
  6. 청구항1에 있어서, 상기 제4절연막은 CVD 방법으로 증착된 산화막인 것을 특징으로 하는 반도체소자의 트랜지스터 제조방법.
  7. 청구항1에 있어서, 상기 저농도의 이온주입영역과 고농도의 이온주입영역은 같은 형(type)의 불순물을 주입하여 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 제조방법.
KR1019960070417A 1996-12-23 1996-12-23 반도체소자의 트랜지스터 제조방법 KR100235943B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960070417A KR100235943B1 (ko) 1996-12-23 1996-12-23 반도체소자의 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960070417A KR100235943B1 (ko) 1996-12-23 1996-12-23 반도체소자의 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR19980051515A KR19980051515A (ko) 1998-09-15
KR100235943B1 true KR100235943B1 (ko) 1999-12-15

Family

ID=19490337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960070417A KR100235943B1 (ko) 1996-12-23 1996-12-23 반도체소자의 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100235943B1 (ko)

Also Published As

Publication number Publication date
KR19980051515A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR100225409B1 (ko) 트렌치 디-모오스 및 그의 제조 방법
JP2847490B2 (ja) トランジスタの製造方法
KR100218299B1 (ko) 트랜지스터 제조방법
US20030008515A1 (en) Method of fabricating a vertical MOS transistor
KR100235943B1 (ko) 반도체소자의 트랜지스터 제조방법
KR100223736B1 (ko) 반도체 소자 제조 방법
KR19980081139A (ko) Ｃｍｏｓ 회로장치의 형성방법
KR100298874B1 (ko) 트랜지스터의형성방법
KR20000019080A (ko) 모스 트랜지스터 제조방법
KR100239690B1 (ko) 반도체 메모리 셀의 필드산화막 형성방법
KR100376886B1 (ko) 피모스 트랜지스터의 제조방법
KR100304500B1 (ko) 반도체장치의제조방법
KR940011096B1 (ko) 반도체장치의 소자분리방법
KR0124642B1 (ko) 반도체 소자의 제조방법
KR100325443B1 (ko) 모스트랜지스터제조방법
KR100280535B1 (ko) 모스 트랜지스터 제조방법
KR100305205B1 (ko) 반도체소자의제조방법
KR100567047B1 (ko) 모스 트랜지스터 제조방법
KR940002778B1 (ko) Ldd 구조의 트랜지스터 제조방법
KR0142787B1 (ko) 모스 트랜지스터 제조방법
KR100497221B1 (ko) 반도체 소자의 제조 방법
KR100274979B1 (ko) 반도체소자내의콘택트형성방법
KR940010923B1 (ko) Mosfet의 구조와 제조방법
KR930009479B1 (ko) 절연게이트형 전계효과 트랜지스터 제조방법
KR930001565B1 (ko) 씨 모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee