KR20000019080A - 모스 트랜지스터 제조방법 - Google Patents
모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20000019080A KR20000019080A KR1019980037004A KR19980037004A KR20000019080A KR 20000019080 A KR20000019080 A KR 20000019080A KR 1019980037004 A KR1019980037004 A KR 1019980037004A KR 19980037004 A KR19980037004 A KR 19980037004A KR 20000019080 A KR20000019080 A KR 20000019080A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- oxide film
- well
- trench structure
- ion implantation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims description 36
- 239000012535 impurity Substances 0.000 claims description 23
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 19
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- 238000000206 photolithography Methods 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- -1 boron ions Chemical class 0.000 claims 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract 1
- 125000006850 spacer group Chemical group 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 25
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000007943 implant Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- UYDPQDSKEDUNKV-UHFFFAOYSA-N phosphanylidynetungsten Chemical compound [W]#P UYDPQDSKEDUNKV-UHFFFAOYSA-N 0.000 description 1
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 1
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 소자의 미세화에 따라 단채널효과가 발생하여 집적도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 액티브영역이 정의된 기판에 불순물 이온주입을 통해 특정형의 웰을 형성하는 웰형성단계와; 상기 웰의 상부중앙부에 트랜치구조를 형성하고, 그 트랜치구조의 내측면 및 저면에 게이트산화막을 증착하고, 그 트랜치구조 측면에 형성된 게이트산화막의 측면에 산화막측벽을 형성하는 게이트산화막 형성단계와; 상기 게이트산화막의 상부에 게이트전극패턴을 형성하는 게이트형성단계와; 상기 게이트전극패턴의 측면 웰에 저농도 불순물 이온주입과 고농도 불순물 이온주입을 통해 표면으로부터 그 하부측으로 소정깊이로 고농도 소스 및 드레인과 그 고농도 소스 및 드레인의 저면으로부터 상기 트랜치구조의 저면의 깊이까지 위치하는 저농도 소스 및 드레인을 형성하는 엘디디구조 형성단계를 포함하여 저농도 소스 및 드레인의 확산을 방지하여 채널영역의 감소를 방지함으로써, 단채널효과의 발생을 막을 수 있으며 이로인해 집적도가 향상되는 효과가 있다.
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 공정단계를 단순화 하고, 0.25 μ m급 이하의 모스 트랜지스터에서 단채널효과를 개선하는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
일반적으로, 모스 트랜지스터는 게이트, 고농도 및 저농도 소스/드레인을 포함하여 구성되며, 그 저농도 소스 및 드레인의 확산에 의한 단채널효과로 인해 0.3 μ m이하급에서는 그 공정이 용이하지 않게 되며, 이와 같은 종래 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1d는 종래 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 형성하여 소자가 형성될 액티브영역을 정의하고, 그 액티브영역의 상부에 버퍼산화막(3)을 증착한 후, 불순물 이온주입을 통해 특정 형의 웰(4)을 형성하는 단계(도1a)와; 상기 버퍼산화막(3)을 제거하고, 상기 웰(4)과 필드산화막(2)의 상부전면에 게이트산화막(5), 다결정실리콘(6), 텅스텐실리사이드(7), 질화막(8)을 순차적으로 증착하는 단계(도1b)와; 사진식각공정을 통해 상기 증착된 질화막(8), 텅스텐실리사이드(7) 및 다결정실리콘(6)을 패터닝하여 상기 웰(4)의 중앙상부에 위치하는 게이트전극, 접속층, 절연층을 형성한 후, 그 사진식각공정으로 노출된 게이트산화막(5)을 이온주입 버퍼로 사용하는 저농도 이온주입공정으로, 상기 웰(4)에 불순물 이온을 이온주입하여 저농도 소스 및 드레인(9)을 형성하는 단계(도1c)와; 상기 잔존하는 다결정실리콘(6), 텅스텐실리사이드(7), 질화막(8)의 측면에 질화막측벽(10)을 형성하고, 그 질화막측벽(10)과 상기 질화막(8)을 이온주입 마스크로 사용하는 이온주입공정으로 상기 웰(4)에 고농도 소스 및 드레인(11)을 형성하는 단계(도1d)를 포함하여 구성된다.
이하, 상기와 같이 구성된 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 피형 실리콘 기판(1)의 상부 일부에 필드산화막(2)을 증착하여 모스 트랜지스터가 제조될 액티브영역을 정의하고, 그 모스 트랜지스터를 전기적으로 분리시킨다.
그 다음, 상기 피형 실리콘 기판(1)의 상부에 버퍼산화막(3)을 약 100 Å 의 두께로 증착하고, 그 버퍼산화막(3)을 이온주입 버퍼로 사용하는 이온주입공정으로, 피형 불순물 이온을 이온주입한다. 이때 이온주입공정은 붕소(B)를 300KeV의 에너지로, 8.0E12/cm2의 양이 되도록 이온주입하여 피형 웰(4)을 형성한다.
그 다음, 도1b에 도시한 바와 같이 상기 버퍼산화막(3)을 제거하여, 그 하부의 피형 웰(4)을 노출시킨 다음, 그 피형 웰(4)과 필드산화막(2)의 상부전면에 게이트산화막(5)을 70 Å 의 두께로 증착하고, 그 게이트산화막(5)의 상부에 다결정실리콘(6)을 500 Å 의 두께로 증착하여 게이트를 형성하며, 그 다결정실리콘(6)의 상부에 텅스텐실리사이드(7)를 1000 Å 의 두께로 증착한다. 이때 텅스텐실리사이드(7)는 이후의 배선공정에서 배선과 게이트의 접촉저항을 줄이는 역할을 하게 된다.
또한, 계속해서 상기 텅스텐실리사이드(7)의 상부에 질화막(8)을 증착한다. 이때, 질화막(8)과 텅스텐실리사이드(7)의 구조적인 차이에 의해 그 텅스텐실리사이드(7)에 손상이 발생하지 않도록 고온저압산화막(7')을 증착한 후, 그 질화막(8)을 1500 Å 의 두께로 증착한다. 이와 같이 증착한 질화막(8)은 이온주입의 버퍼로 작용하여 상기 텅스텐실리사이드(7) 및 게이트에 불순물 이온이 주입되는 것을 방지하는 역할을 한다.
그 다음, 도1c에 도시한 바와 같이 상기 증착된 질화막(8)의 상부에 포토레지스트(도면미도시)를 도포, 노광 및 현상하여 패턴을 형성하고, 그 패턴이 형성된 포토레지스트를 식각마스크로 하는 식각공정으로, 상기 증착된 질화막(8), 고온저압산화막(7'), 텅스텐실리사이드(7), 다결정실리콘(6)을 순차적으로 식각하여 상기 웰(4)의 상부중앙에 위치하는 패턴을 형성한다.
그 다음, 상기 질화막(8)을 이온주입 마스크, 상기 게이트산화막(5)을 이온주입버퍼로 사용하는 이온주입공정으로 불순물 이온을 상기 웰(4)에 주입하여 저농도 소스 및 드레인(9)을 형성한다. 이때 이온주입공정은 상기 웰(4)의 성분인 붕소(B)와는 다른 형인 인(P)을 20KeV의 에너지로, 5.0E13/cm2의 양만큼 주입한다.
그 다음, 도1d에 도시한 바와 같이 상기 저농도 소스 및 드레인(9)과 다결정실리콘(6), 텅스텐실리사이드(7), 질화막(8) 적층구조가 형성된 웰(4)의 상부전면에 질화막을 증착하고 건식식각하여 상기 다결정실리콘(6), 텅스텐실리사이드(7), 고온저압산화막(7'), 질화막(8) 적층구조의 측면에 질화막 측벽(10)을 형성한다.
그 다음, 상기 질화막(8)과 질화막 측벽(10)을 이온주입마스크로, 상기 게이트산화막(5)을 이온주입버퍼로 사용하는 이온주입공정으로 고농도 엔형 불순물 이온을 이온주입하여 고농도 소스 및 드레인(11)을 형성한다. 이때 주입되는 이온은 비소(As)이며, 이온주입에너지는 50KeV, 주입되는 양은 2.0E15/cm2개로 한다.
이후의 공정에서는 평탄화막의 증착과, 그 평탄화막에 콘택홀을 형성하고, 그 콘택홀을 통해 상기 고농도 소스 및 드레인(11)에 접속되는 배선을 형성하게 된다.
상기한 바와 같이 종래 모스 트랜지스터 제조방법은 반도체 소자가 미세화됨에 따라 그 게이트의 크기가 줄어들게 되면, 알려진 바와 같이 단채널효과(short channel effect)의 발생으로 소자의 특성이 열화되는 문제점과 아울러 두 번의 선택적 이온주입을 통해 엘디디(lightly doped drain) 구조를 형성하기 위해 게이트의 측면에 질화막 측벽을 형성하는 과정이 필요하여 제조비용이 증가하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 채널영역을 입체적으로 형성하여 소자의 미세화에도 일정값 이상의 채널길이를 유지하며, 공정단계를 줄일 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1d는 종래 모스 트랜지스터 제조공정 수순단면도.
도2a 내지 도2d는 본 발명 모스 트랜지스터 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
21:기판 22:필드산화막
23:버퍼산화막 24:웰
25:질화막 26:게이트산화막
27:산화막측벽 28:다결정실리콘
29:텅스텐실리사이드 30:고온저압산화막
31:고농도 소스 및 드레인 32:저농도 소스 및 드레인
상기와 같은 목적은 액티브영역이 정의된 기판에 불순물 이온주입을 통해 특정형의 웰을 형성하는 웰형성단계와; 상기 웰의 상부중앙부에 트랜치구조를 형성하고, 그 트랜치구조의 내측면 및 저면에 게이트산화막을 증착하고, 그 트랜치구조 측면에 형성된 게이트산화막의 측면에 산화막측벽을 형성하는 게이트산화막 형성단계와; 상기 게이트산화막의 상부에 게이트전극패턴을 형성하는 게이트형성단계와; 상기 게이트전극패턴의 측면 웰에 저농도 불순물 이온주입과 고농도 불순물 이온주입을 통해 표면으로부터 그 하부측으로 소정깊이로 고농도 소스 및 드레인과 그 고농도 소스 및 드레인의 저면으로부터 상기 트랜치구조의 저면의 깊이까지 위치하는 저농도 소스 및 드레인을 형성하는 엘디디구조 형성단계를 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2d는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(21)의 상부에 필드산화막(22)을 형성하여 소자가 형성될 액티브영역을 정의하고, 그 액티브영역의 상부에 버퍼산화막(23)을 증착한 후, 불순물 이온주입을 통해 특정 형의 웰(24)을 형성하는 단계(도2a)와; 상기 웰(24)의 상부에 질화막(25)을 증착하고, 패터닝하여 상기 웰(24)의 중앙상부를 노출시킨 후, 그 노출된 웰(24)을 트랜치식각하고, 그 트랜치구조의 측면 및 저면에 게이트산화막(26)을 증착한 다음, 그 측면에 형성된 게이트산화막(26)의 측면에 산화막측벽(27)을 형성하는 단계(도2b)와; 상기 질화막(25)을 제거하고, 상기 버퍼산화막(23), 게이트산화막(26) 및 산화막측벽(27)의 상부전면에 다결정실리콘(28), 텅스텐실리사이드(29) 및 고온저압산화막(30)을 순차적으로 증착하는 단계(도2c)와; 사진식각공정을 통해 상기 웰(24)에 형성한 트랜치구조의 상부에만 그 패턴이 잔존하도록, 상기 고온저압산화막(30), 텅스텐실리사이드(29) 및 다결정실리콘(28)을 식각하고, 상기 고온저압산화막(30)을 이온주입마스크, 상기 버퍼산화막(23)을 이온주입버퍼로 사용하는 저농도 및 고농도 불순물 이온을 순차적으로 주입하여 웰(24)의 표면부근에 위치하는 고농도 소스 및 드레인(31)과 그 하부에 위치하는 저농도 소스 및 드레인(32)을 형성하는 단계(도2d)를 포함하여 구성된다.
이하, 상기와 같이 구성된 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 피형 기판(21)의 상부에 필드산화막(22)을 형성하여 소자가 형성될 액티브영역을 정의하고, 그 액티브영역에 형성되는 모스 트랜지스터를 전기적으로 분리시킨다.
그 다음, 상기 액티브영역의 상부에 버퍼산화막(23)을 100 Å 의 두께로 증착한 후, 불순물 이온주입을 통해 피형 웰(24)을 형성한다. 이때의 이온주입공정은 붕소(B)를 450KeV의 에너지로 8.0E12/cm2의 개수만큼 이온주입한다.
그 다음, 도2b에 도시한 바와 같이 상기 웰(24)의 상부에 질화막(25)을 500 Å 의 두께로 증착하고, 사진식각공정을 통해 패터닝하여 상기 웰(24)의 중앙상부를 노출시킨다.
그 다음, 상기와 같은 식각공정으로 노출된 웰(24)의 일부영역을 트랜치식각하여 트랜치구조를 형성한다. 이때 트랜치구조의 깊이는 1500 Å 이 되도록 한다.
그 다음, 상기 형성한 트랜치구조의 내부에 그 두께가 100 Å 이 되도록 게이트산화막(26)을 증착하고, 그 트랜치구조에 고온저압산화막을 증착하고 건식식각하여 상기 트랜치구조 측면에 형성한 게이트산화막(26)의 측면에 위치하며, 그 두께가 500 Å 인 산화막측벽(27)을 형성한다.
그 다음, 도2c에 도시한 바와 같이 상기 질화막(25)을 제거하고, 상기 버퍼산화막(23), 게이트산화막(26) 및 산화막측벽(27)의 상부전면에 다결정실리콘(28)을 500 Å 의 두께로 증착하고, 계속해서 상기 다결정실리콘(28)의 상부에 두께가 1000 Å 인 텅스텐실리사이드(29)를 증착한 후, 상기 텅스텐실리사이드(29)의 상부에 1500 Å 의 두께를 갖는 고온저압산화막(30)을 증착한다.
그 다음, 도2d에 도시한 바와 같이 사진식각공정을 통해 상기 웰(24)에 형성한 트랜치구조의 상부에만 그 패턴이 잔존하도록, 상기 고온저압산화막(30), 텅스텐실리사이드(29) 및 다결정실리콘(28)을 식각한다.
그 다음, 상기 고온저압산화막(30)을 이온주입마스크, 상기 버퍼산화막(23)을 이온주입버퍼로 사용하는 저농도 엔형 불순물 이온을 상기 웰(24)의 표면으로부터 소정거리 이격된 부분으로부터 그 하부로 특정거리에 이르도록 주입하고, 열처리하여 저농도 소스 및 드레인(32)를 형성하고, 고농도 불순물 이온을 상기 웰(24)의 표면으로부터 상기 저농도 소스 및 드레인(32)의 상부측에 이르는 영역에 주입하여 고농도 소스 및 드레인(31)을 형성한다.
이때 상기 저농도 엔형 불순물 이온주입공정은 그 이온주입에너지가 비교적 큰 120KeV로 5.0E13/cm2개의 인(P)이온을 이온주입하고, 상기 고농도 엔형 불순물 이온주입공정은 비소(As)이온을 50KeV의 에너지로 2.0E15/cm2의 개수로 이온주입한다.
상기한 바와 같이 본 발명은 웰에 트랜치구조를 형성하여 그 트랜치구조에 게이트를 형성하고, 그 게이트의 측면상부에 고농도 불순물 이온, 측면하부에 저농도 불순물 이온을 이온주입하여 그 주입된 이온의 활성화를 위해 어닐링하는 과정에서 상기 저농도 불순물이 상기 트랜치구조의 저면하부로 확산되는 것을 최대한 줄여 채널의 길이를 확보하여 단채널효과를 방지함으로써, 모스 트랜지스터의 크기를 줄일수 있는 효과가 있으며, 엘디디구조 형성을 위한 2회의 불순물 이온을 동일한 영역에 실시하여, 게이트측면에 측벽을 형성하는 과정을 거치지 않아 공정단계 감소와 그에 따른 제조비용을 절감하는 효과가 있다.
Claims (9)
- 액티브영역이 정의된 기판에 불순물 이온주입을 통해 특정형의 웰을 형성하는 웰형성단계와; 상기 웰의 상부중앙부에 트랜치구조를 형성하고, 그 트랜치구조의 내측면 및 저면에 게이트산화막을 증착하고, 그 트랜치구조 측면에 형성된 게이트산화막의 측면에 산화막측벽을 형성하는 게이트산화막 형성단계와; 상기 게이트산화막의 상부에 게이트전극패턴을 형성하는 게이트형성단계와; 상기 게이트전극패턴의 측면 웰에 저농도 불순물 이온주입과 고농도 불순물 이온주입을 통해 표면으로부터 그 하부측으로 소정깊이로 고농도 소스 및 드레인과 그 고농도 소스 및 드레인의 저면으로부터 상기 트랜치구조의 저면의 깊이까지 위치하는 저농도 소스 및 드레인을 형성하는 엘디디구조 형성단계를 포함하여 된 것을 특징으로 하는 모스 트랜지스터 제조방법.
- 제 1항에 있어서, 상기 웰형성단계는 상기 액티브영역의 상부에 100
Å - 제 1항에 있어서, 상기 게이트산화막 형성단계에서 형성하는 트랜치구조는 그 깊이가 1500
Å - 제 1항 또는 제 3항에 있어서, 상기 트랜치구조는 상기 형성된 웰의 상부에 위치하는 버퍼산화막의 상부에 500
Å - 제 1항에 있어서, 상기 게이트산화막은 그 두께가 100
Å - 제 1항에 있어서, 상기 산화막측벽 형성단계는 상기 트랜치구조의 내부에 고온저압산화막을 증착하고, 그 두께가 500
Å - 제 1항에 있어서, 상기 게이트전극패턴은 상기 트랜치구조가 형성된 웰의 상부에 다결정실리콘, 텅스텐실리사이드, 고온저압산화막을 각각 500
Å Å Å - 제 1항에 있어서, 상기 엘디디구조 형성단계에서 저농도 이온주입과정은 인이온을 120KeV의 이온주입에너지로 5.0E13/cm2의 이온수를 갖도록 주입하는 것을 특징으로 하는 모스 트랜지스터 제조방법.
- 제 1항에 있어서, 상기 엘디디구조 형성단계에서 고농도 이온주입과정은 비소이온을 50KeV의 에너지로, 2.0E15/cm2의 이온수가 되도록 주입하는 것을 특징으로 하는 모스 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037004A KR100273296B1 (ko) | 1998-09-08 | 1998-09-08 | 모스 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037004A KR100273296B1 (ko) | 1998-09-08 | 1998-09-08 | 모스 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000019080A true KR20000019080A (ko) | 2000-04-06 |
| KR100273296B1 KR100273296B1 (ko) | 2000-12-15 |
Family
ID=19549950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980037004A KR100273296B1 (ko) | 1998-09-08 | 1998-09-08 | 모스 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100273296B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424414B1 (ko) * | 2002-06-25 | 2004-03-25 | 동부전자 주식회사 | 고전압 트랜지스터 형성방법 |
| KR100457222B1 (ko) * | 2002-06-25 | 2004-11-16 | 동부전자 주식회사 | 고전압 소자의 제조방법 |
| US7148527B2 (en) | 2002-12-18 | 2006-12-12 | Samsung Electronics Co., Ltd. | Semiconductor devices with enlarged recessed gate electrodes |
| US7674677B2 (en) | 2007-05-22 | 2010-03-09 | Hynix Semiconductor Inc. | Semiconductor device and a method for manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100905174B1 (ko) | 2002-12-30 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체 소자 형성방법 |
-
1998
- 1998-09-08 KR KR1019980037004A patent/KR100273296B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424414B1 (ko) * | 2002-06-25 | 2004-03-25 | 동부전자 주식회사 | 고전압 트랜지스터 형성방법 |
| KR100457222B1 (ko) * | 2002-06-25 | 2004-11-16 | 동부전자 주식회사 | 고전압 소자의 제조방법 |
| US7148527B2 (en) | 2002-12-18 | 2006-12-12 | Samsung Electronics Co., Ltd. | Semiconductor devices with enlarged recessed gate electrodes |
| US7541656B2 (en) | 2002-12-18 | 2009-06-02 | Samsung Electronics Co., Ltd. | Semiconductor devices with enlarged recessed gate electrodes |
| US7871914B2 (en) | 2002-12-18 | 2011-01-18 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices with enlarged recessed gate electrodes |
| US7674677B2 (en) | 2007-05-22 | 2010-03-09 | Hynix Semiconductor Inc. | Semiconductor device and a method for manufacturing the same |
| US7851855B2 (en) | 2007-05-22 | 2010-12-14 | Hynix Semiconductor Inc. | Semiconductor device and a method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100273296B1 (ko) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612240A (en) | Method for making electrical connections to self-aligned contacts that extends beyond the photo-lithographic resolution limit | |
| JP2003179227A (ja) | 半導体装置及びその製造方法 | |
| US6340614B1 (en) | Method of forming a DRAM cell | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR920004366B1 (ko) | 반도체 장치의 자기 정렬 콘택 제조방법 | |
| KR100292939B1 (ko) | 반도체장치및그의제조방법 | |
| KR20010066327A (ko) | 듀얼 게이트전극 제조방법 | |
| KR0179823B1 (ko) | 반도체장치의 제조방법 | |
| KR100320436B1 (ko) | 모스팻(ｍｏｓｆｅｔ) 제조방법 | |
| KR100323718B1 (ko) | 반도체 소자의 제조방법 | |
| KR100273299B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100609584B1 (ko) | 반도체 소자의 제조방법 | |
| KR100625392B1 (ko) | 반도체소자의 제조방법 | |
| KR100296105B1 (ko) | 반도체 장치의 제조방법 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| KR100274979B1 (ko) | 반도체소자내의콘택트형성방법 | |
| KR100253340B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100280535B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100247816B1 (ko) | 반도체장치의 제조방법 | |
| KR100226496B1 (ko) | 반도체장치의 제조방법 | |
| KR100313505B1 (ko) | 반도체 메모리 제조방법 | |
| KR100309645B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100421899B1 (ko) | 반도체소자제조방법 | |
| KR100252857B1 (ko) | 반도체 소자의 제조방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |