KR0179823B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR0179823B1
KR0179823B1 KR1019950011830A KR19950011830A KR0179823B1 KR 0179823 B1 KR0179823 B1 KR 0179823B1 KR 1019950011830 A KR1019950011830 A KR 1019950011830A KR 19950011830 A KR19950011830 A KR 19950011830A KR 0179823 B1 KR0179823 B1 KR 0179823B1
Authority
KR
South Korea
Prior art keywords
substrate
insulating film
diffusion layer
layer
semiconductor device
Prior art date
Application number
KR1019950011830A
Other languages
English (en)
Other versions
KR960043091A (ko
Inventor
박종성
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950011830A priority Critical patent/KR0179823B1/ko
Priority to US08/572,958 priority patent/US5686327A/en
Priority to JP7333448A priority patent/JP2931243B2/ja
Priority to DE19548386A priority patent/DE19548386C2/de
Publication of KR960043091A publication Critical patent/KR960043091A/ko
Application granted granted Critical
Publication of KR0179823B1 publication Critical patent/KR0179823B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스트랜지스터를 기판에 형성하는 공정을 진행하는 도중에 그 모스트랜지스터의 소자격리 절연막을 자기정합적으로 형성하여 반도체장치의 제조공정을 단순화시킬 수 있음과 아울러 그 기판을 수직으로 식각하여 그 기판의 돌출영역을 형성하고 그 돌출영역의 수직높이로 그 모스트랜지스터의 게이트의 길이를 조절할 수 있어 반도체장치의 집적도를 향상시킬 수 있음으로써 고집적 반도체소자의 설계에 최소 설계법을 용이하게 적용할 수 있다.

Description

반도체장치의 제조방법
제1도의 (a)∼(e)는 종래의 반도체장치의 제조방법을 나타낸 공정도.
제2도의 (a)∼(f)는 본 발명에 의한 반도체 장치의 제조방법을 나타낸 공정도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 기판 22 : 확산층
23,29 : 절연막 24 : 측벽 스페이서
25 : 소자격리 절연막 26 : 채널 스토퍼(channel stopper)
27 : 게이트 절연막 28 : 게이트
30 : 확산영역
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 모스트랜지스터를 기판에 형성하는 공정을 진행하는 도중에 그 모스트랜측스터의 소자격리 절연막을 상기 기판에 형성하여, 소자격리 산화막을 형성하는 공정을 별도로 준비하지 않아도 되게 하고, 상기 기판을 수직으로 식각하여 기판의 돌출영역을 형성하고 그 돌출영역의 수직 높이로 상기 모스트랜지스터의 게이트의 길이를 조절할 수 있는 반도체장치의 제조방법에 관한 것이다.
일반적으로, 반도체장치를 제조하는 방법에서는 복수개의 활성소자들을 기판의 활성영역에 형성하기 전에 그 활성소자들을 서로 전기적으로 격리시킬 수 있도록 상기 활성영역들 사이의 기판에 소자격리 산화막을 로코스(LOCOS ; local oxidation of silicon)법으로 형성하고 있다.
이러한 소자격리 산화막(필드산화막)을 이용하면서 엘디디(lightly doped drain)를 갖는 종래의 반도체장치의 제조방법을 제1도의 (a)∼(e)를 참조하여 살펴보면 다음과 같다.
제1도의 (a)에 도시된 바와 같이, 화학기상증착법(CVD)을 이용하여 기판(1), 예를 들어 P형의 웰이 형성된 단결정 실리콘 기판의 상부전면에 산화막(2)을 500Å의 두께로 증착한 후 그 산화막(2)의 상부전면에 질화막(3)을 2400Å의 두께로 증착한다.
이어서, 사진식각법을 이용하여 상기 질화막(3)상에 상기 기판(1)의 활성영역에 해당하는 감광막(4)의 패턴을 형성하고 그 감광막(4)의 패턴이 형성되지 않은 영역의 질화막(3)과 산화막(2)을 순차적으로 식각하여 상기 기판(1)의 소자격리영역을 노출시킨다.
계속하여, 그 소자격리영역의 노출된 기판(1)내에 n형의 불순물을 이온주입한다. 이때의 이온 주입공정은 인을 50K eV의 에너지와 5E13ions/㎠의 도우즈로 이온주입한다.
그 다음, 제1도의 (b)에 도시된 바와 같이, 상기 감광막(4)의 패턴을 제거한 후 남아 있는 상기 질화막(3)과 산화막(2)을 마스크로 이용하여 상기 노출된 소자격리영역의 기판(1)을 산소분위기에서 열처리하여 소자격리 산화막(5)을 형성함과 아울러 기 이온주입된 n형 불순물의 이온을 활성화시켜 그 소자격리 산화막(5)의 하부의 기판(1)내에 채널 스토퍼(channel stopper)(6)를 형성한다.
이어서, 상기 질화막(3)과 산화막(2)을 완전히 제거하여 활성영역의 기판(1)을 노출시킨다.
제1도의 (c)에 도시된 바와 같이, 열산화법을 이용하여 상기 활성영역의 기판(1)의 표면상에 게이트 산화막(7)을 100Å의 두께로 성장시킨다.
이어서, 화학증착법을 이용하여 이와 같은 구조의 기판(1)의 전면상에 다결정 실리콘층(8)을 2000Å의 두께로 적층한 후 그 다결정 실리콘층(8)의 전면상에 산화막(9)을 1500Å의 두께로 적층한다.
계속하여, 사진식각법을 이용하여 게이트에 해당하는 영역의 상기 산화막(9)상에 감광막(도시안됨)의 패턴을 형성하고 그 감광막의 패턴이 형성되지 않은 영역의 산화막(9)과 다결정 실리콘층(8) 및 게이트 산화막(7)을 순차적으로 식각하여 상기 감광막의 패턴의 하부에 산화막(9)과 다결정 실리콘층(8) 및 게이트 산화막(7)을 남게 한 후 상기 감광막의 패턴을 제거한다.
따라서, 엘디디(LDD)를 위한 영역이 그 산화막(9)과 상기 소자격리 산화막(5) 사이의 기판(1)의 영역으로 한정된다.
이후, 엘디디(LDD) 영역을 형성하기 위하여 상기 남아 있는 산화막(9)을 제외한 영역의 기판(1)내에 인을 40K eV의 에너지와 2E13ions/㎠의 도우즈로 이온주입한다.
제1도의 (d)에 도시된 바와 같이, 화학증착법을 이용하여 제2도 (c)의 구조의 기판(1)의 전면상에 산화막을 적층한 후 그 산화막을 에치백하여 상기 남아 있는 산화막(9)과 다결정 실리콘층(8) 및 게이트 산화막(7)의 측면에 산화막의 측벽 스페이서(10)를 형성한다.
따라서, 드레인/소오스영역을 위한 영역이 그 측벽 스페이서(10)와 소자격리 산화막(5) 사이의 기판(1)의 영역으로 한정된다.
이어서, 드레인/소오스영역을 형성하기 위하여 상기 측벽 스페이서(10)와 상기 소자격리 산화막(5) 사이의 기판(1)내에 비소를 40K eV의 에너지와 5 E15ions/㎠의 도우즈로 이온주입한다.
제1도의 (e)에 도시된 바와 같이, 화학증착법을 이용하여 제2도 (d)의 구조의 기판(1)의 전면상에 산화막(11)을 비교적 두껍게 적층한 후 상기 기판(1)을 열처리한다.
이에 따라, LDD를 위해 이온주입된 이온이 활성화되어 상기 측벽 스페이서(10)의 하부의 기판(1)내에 n-의 확산영역(12)이 형성됨과 아울러 드레인 소오스영역을 위해 이온주입된 이온이 활성화되어 상기 측벽 스페이서(10)와 상기 소자격리 산화막(5) 사이의 기판(1) 내에 n+의 확산영역(13)이 형성된다.
그러나, 이와 같이 실시되는 종래의 반도체장치의 제조방법에서는 소자격리 산화막을 형성하는 공정이 먼저 실시되고 그 후에 LDD를 갖는 모스트랜지스터를 형성하는 공정이 실시되므로 그 2개의 공정이 서로 독립적으로 진행되어 반도체장치의 제조공정이 복잡하게 되는 문제점이 있고 게이트를 기판상의 정확한 위치에 정합시킬 수 없는 문제점이 있다.
따라서, 본 발명의 목적은 모스트랜지스터를 형성하는 공정을 진행하는 도중에 소자격리 산화막을 형성하여 그 소자격리 산화막을 형성하는 공정을 단순화시킴으로써 반도체장치의 제조공정을 단순화시킬 수 있게 하는 반도체장치의 제조방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 기판을 수직으로 식각하는 깊이로 모스트랜지스터의 게이트의 길이를 조절하여 최소 설계법을 반도체장치의 설계에 용이하게 적용할 수 있게 하는 반도체장치의 제조방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명은 기판의 상부에 확산층과 절연막을 순차적으로 증착하고, 패터닝하여 상기 기판의 상부 일부에 위치하는 확산층과 절연막 적층구조를 형성하는 단계와, 상기 확산층과 절연막 적층구조의 주변에 노출된 기판의 상부일부를 식각하는 단계와, 상기 식각되지 않은 기판과 그 식각되지 않은 기판의 상부에 위치하는 확산층과 절연막 적층구조의 측면에 절연막 측벽 스페이서를 형성하는 단계와, 상기 절연막 측벽 스페이서의 측면에 노출된 기판에 소자격리 절연막을 형성하는 단계와, 상기 절연막 측벽 스페이서와 절연막을 제거하여 상기 기판과 상기 확산층의 표면을 노출시키고, 그 노출된 기판과 확산층의 표면상에 게이트 절연막을 증착하는 단계와, 상기 게이트 절연막상에 게이트로 사용되는 도전층 측벽 스페이서를 형성하는 단계와, 상기 도전층 측벽 스페이서와 상기 소자격리 절연막의 사이 기판에 불순물 이온을 이온주입하여 확산영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 의한 반도체장치의 제조방법을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도의 (a)를 참조하면, 먼저 기판(21)의 상부에 그 기판(21)과는 주입된 불순물의 형이 다른 확산층(22)을 형성한다. 예를 들어 제1도전형의 단결정 실리콘 기판의 전면상에 상기 제1도전형과 반대되는 제2도전형의 확산층(22)을 성장시킨다.
여기서, 그 확산층(22)은 상기 기판(21)의 전면상에 단결정 실리콘층을 원하는 두께, 예를 들어 3000Å의 두께로 에피택셜 성장시킨 후 그 에피택셜 성장된 단결정 실리콘층내에 고농도의 제2도전형의 불순물을 이온주입시켜 형성되는 것이다.
상기 제2도전형이 n형의 불순물, 예를 들어 비소인 경우, 그 비소는 40K eV의 에너지와 약 5E15ions/㎠의 도우즈로 이온주입되고, 상기 제2도전형의 불순물이 p형의 불순물, 예를 들어 BF2인 경우, 40K eV의 에너지와 4 E15ions/㎠의 도우즈로 이온주입된다.
이하, 본 발명의 설명을 간단히 하기 위하여 상기 제1도전형이 p형이고, 제2도전형이 n형인 경우에 대하여 설명하기로 한다.
이후, 화학증착법을 이용하여 상기 확산층(22)의 상부전면에 절연막(23), 예를 들어 산화막 또는 질화막중 어느 하나를 0.3㎛의 두께로 증착한다.
이어서, 사진식각법을 이용하여 그 절연막(23)상에 감광막(도시안됨)의 패턴을 형성하고 그 감광막의 패턴으로 마스킹되지 않은 영역의 절연막(23)을 제거하여 감광막 패턴의 하부에 절연막(23)을 남게 한 후 상기 감광막 패턴을 제거한다.
제2도의 (b)를 참조하면, 이방성 식각특성을 갖는 건식식각법, 예를 들어 반응성 이온 식각법(RIE)을 이용하여 상기 남아 있는 절연막(23)으로 마스킹되지 않은 영역의 확산층(22)을 선택적으로 제거하여 상기절연막(23)의 하부에 드레인에 해당되는 확산층(22)을 남게한 후 노출되는 상기 기판(21)의 영역을 원하는 깊이까지 식각한다. 이때 식각되는 기판(1)의 깊이는 이후에 형성되는 게이트의 길이에 해당하며, 이에 따라 상기 기판(1)의 식각깊이를 조절하여 게이트의 길이 즉, 채널길이를 용이하게 조절할 수 있게 된다.
제2도의 (c)를 참조하면, 제2도 (b)의 구조의 기판(21)의 전면상에 절연막, 예를 들어 질화막을 적층하고 그 절연막을 에치백하여 그 절연막의 측벽 스페이서(24)를 형성한다.
따라서, 소자격리영역이 그 측벽 스페이서(24)들 사이의 기판(21)의 영역으로 한정된다.
계속하여, 채널 스토퍼를 형성하기 위해 그 스페이서(24)들에 한정된 소자격리영역의 기판(21)내에 p형의 불순물인 BF2를 80K eV의 에너지와 5 E13ions/㎠의 도우즈로 자기정합적으로 이온주입한다.
제2도의 (d)를 참조하면, 상기 절연막(23)을 제거한 후 상기 기판(21)을 산소분위기에서 열처리한다.
따라서, 소자격리 절연막(25)이 상기 소자격리영역의 기판(21)에 형성됨과 아울러 채널 스토퍼를 형성하기 위해 기 이온주입된 이온이 활성화되어 그 소자격리 절연막(25)의 하부의 기판(21) 내에 채널 스토퍼(channel stopper)(26)가 형성된다.
이와 동시에, 산화막(도시안됨)이 상기 확산층(22)의 표면상에 형성된다.
제2도의 (e)를 참조하면, 상기 측벽 스페이서(24)를 제거하여 상기 확산층(22)과 소자격리 절연막(25) 사이의 영역의 기판(21)의 표면과, 상기 확산층(22)의 표면을 노출시킨 후 그 노출된 기판(21)과 확산층(22)의 표면상에 남아 있을 수 있는 산화막을 완전히 제거한다.
이어서, 필요한 경우, LDD를 형성하기 위해 상기 남아 있는 확산층(22)과 상기 소자격리 절연막(25) 사이의 기판(21)에 n형의 불순물을 저농도로 이온주입할 수도 있다.
계속하여, 상기 확산층(22)과 소자격리 절연막(25) 사이의 기판(21)의 표면과, 상기 확산층(22)의 표면상에 게이트 절연막(27), 예를 들어 게이트 산화막을 80∼120Å의 두께로 형성한다.
이어서, 화학증착법을 이용하여 이와 같은 구조의 기판(21)상에 다결정 실리콘층을 2000Å의 두께로 적층하고 그 다결정 실리콘층을 에치백하여 다결정 실리콘의 측벽 스페이서, 즉 다결정 실리콘의 게이트(28)를 형성하여 드레인/소오스영역에 해당하는 기판(21)의 영역을 노출시킨다.
따라서, 드레인/소오스영역에 해당하는 기판(21)의 영역이 상기 게이트(28)와 상기 소자격리 절연막(25)으로 한정된다.
한편, 상기 확산층(22)의 상측부에 접한 게이트 절연막(27)의 영역은 상기 게이트(28)가 에치백공정에 의해 형성되는 동안 손상되게 된다.
계속하여, 상기 노출된 영역의 기판(21)내에 드레인/소오스영역을 형성하기 위해 상기 노출된 기판(21)내에 n형의 불순물인 비소를 40K eV의 에너지와 5 E15ions/㎠의 도우즈로 자기정합적으로 이온주입한다.
제2도의 (f)를 참조하면, 제2도 (e)의 구조의 기판(21)의 전면상에 절연막(29)을 적층한 후 상기 기판(21)을 열처리하여 소오스영역을 형성하기 위해 이온주입된 이온을 활성화시킨다.
따라서, 소오스영역에 해당하는 n+의 확산영역(30)이 상기 게이트(28)와 상기 소자격리 절연막(25) 사이의 기판(21)내에 형성된다.
또한, LDD에 해당하는 n-의 확산영역(도시안됨)이 상기 게이트(28)하의 게이트 절연막(27)의 하부의 기판(21)내에 형성될 수도 있다.
이상에서 살펴본 바와 같이, 본 발명은 전류가 소오스영역에서 드레인영역으로 흐르는 드레인 공통형 모스트랜지스터를 기판에 형성하는 공정을 진행하는 도중에 그 모스트랜지스터의 소자격리 절연막을 자기정합적으로 형성하여 반도체장치의 제조공정을 단순화시킬 수 있음과 아울러 그 기판을 수직으로 식각하여 그 기판의 돌출영역을 형성하고 그 돌출영역의 수직높이로 상기 모스트랜지스터의 게이트의 길이를 조절할 수 있어 반도체장치의 집적도를 향상시킬 수 있게 됨으로써 고집적반도체소자의 설계에 최소 설계법을 용이하게 적용할 수 있다.

Claims (7)

  1. 기판의 상부에 확산층과 절연막을 순차적으로 형성하고, 패터닝하여 상기 기판의 상부 일부에 위치하는 확산층과 절연막 적층구조를 형성하는 단계와, 상기 확산층과 절연막 적층구조의 주변에 노출된 기판의 상부일부를 식각하는 단계와, 상기 식각되지 않은 기판과 그 식각되지 않은 기판의 상부에 위치하는 확산층과 절연막 적층구조의 측면에 절연막 측벽 스페이서를 형성하는 단계와, 상기 절연막 측벽 스페이서의 측면에 노출된 기판에 소자격리 절연막을 형성하는 단계와, 상기 절연막 측벽 스페이서와 상기 확산층 상부에 형성된 절연막을 제거하여 상기 기판과 상기 확산층의 표면을 노출시키고, 그 노출된 기판과 확산층의 표면상에 게이트 절연막을 증착하는 단계와, 상기 확산층 측면과 식각된 기판의 측면에 위치하는 게이트 절연막상에 게이트로 사용되는 도전층 측벽 스페이서를 형성하는 단계와, 상기 도전층 측벽 스페이서와 상기 소자격리 절연막의 사이 기판에 불순물 이온을 이온주입하여 확산영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 확산층이 모스트랜지스터의 드레인으로 사용되는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 확산층은 상기 기판상에 단결정 실리콘 층을 에피택셜 성장하여 된 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 확산층과 절연막 적층구조를 식각마스크로 하여 상기 기판의 상부일부를 소정깊이로 식각하는 단계에서, 그 식각되는 기판의 깊이를 조절하여 모스트랜지스터의 게이트의 길이를 조절하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 소자격리 절연막은 마스크를 사용하지 않는 자기정합(self align)법으로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 도전층은 상기 기판과는 다른 형의 불순물 이온이 이온주입된 다결정 실리콘층인 것을 특징으로 하는 반도체 장치의 제조방법.
  7. 제1항에 있어서, 상기 확산영역은 모스 트랜지스터의 소오스로 사용되는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019950011830A 1995-05-13 1995-05-13 반도체장치의 제조방법 KR0179823B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950011830A KR0179823B1 (ko) 1995-05-13 1995-05-13 반도체장치의 제조방법
US08/572,958 US5686327A (en) 1995-05-13 1995-12-15 Method for fabricating semiconductor device
JP7333448A JP2931243B2 (ja) 1995-05-13 1995-12-21 半導体素子の製造方法
DE19548386A DE19548386C2 (de) 1995-05-13 1995-12-22 Verfahren zur Herstellung eines Halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011830A KR0179823B1 (ko) 1995-05-13 1995-05-13 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR960043091A KR960043091A (ko) 1996-12-23
KR0179823B1 true KR0179823B1 (ko) 1999-04-15

Family

ID=19414387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011830A KR0179823B1 (ko) 1995-05-13 1995-05-13 반도체장치의 제조방법

Country Status (4)

Country Link
US (1) US5686327A (ko)
JP (1) JP2931243B2 (ko)
KR (1) KR0179823B1 (ko)
DE (1) DE19548386C2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW308741B (en) * 1996-11-22 1997-06-21 United Microelectronics Corp Micro-coil structure of integrated circuit and process thereof
DE19758430C2 (de) * 1997-04-28 2002-09-05 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mindestens einem vertikalen MOS-Transistor und Verfahren zu deren Herstellung
KR100261305B1 (ko) * 1997-12-17 2000-07-01 이계철 수직 채널 트랜지스터의 제조방법
US20060108641A1 (en) * 2004-11-19 2006-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Device having a laterally graded well structure and a method for its manufacture

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993513A (en) * 1974-10-29 1976-11-23 Fairchild Camera And Instrument Corporation Combined method for fabricating oxide-isolated vertical bipolar transistors and complementary oxide-isolated lateral bipolar transistors and the resulting structures
JPS5673446A (en) * 1979-11-21 1981-06-18 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4366613A (en) * 1980-12-17 1983-01-04 Ibm Corporation Method of fabricating an MOS dynamic RAM with lightly doped drain
DE68926793T2 (de) * 1988-03-15 1997-01-09 Toshiba Kawasaki Kk Dynamischer RAM
US5258635A (en) * 1988-09-06 1993-11-02 Kabushiki Kaisha Toshiba MOS-type semiconductor integrated circuit device
JP2551127B2 (ja) * 1989-01-07 1996-11-06 三菱電機株式会社 Ｍｉｓ型半導体装置およびその製造方法
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US5132238A (en) * 1989-12-28 1992-07-21 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device utilizing an accumulation layer
JPH0461123A (ja) * 1990-06-22 1992-02-27 Nec Corp 半導体装置の素子分離方法
US5177027A (en) * 1990-08-17 1993-01-05 Micron Technology, Inc. Process for fabricating, on the edge of a silicon mesa, a MOSFET which has a spacer-shaped gate and a right-angled channel path
US5087581A (en) * 1990-10-31 1992-02-11 Texas Instruments Incorporated Method of forming vertical FET device with low gate to source overlap capacitance
JPH0817814A (ja) * 1994-06-28 1996-01-19 Sony Corp 素子分離用酸化阻止膜の形成方法
US5494837A (en) * 1994-09-27 1996-02-27 Purdue Research Foundation Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls

Also Published As

Publication number Publication date
US5686327A (en) 1997-11-11
DE19548386C2 (de) 2002-01-17
JPH08316477A (ja) 1996-11-29
DE19548386A1 (de) 1996-11-14
JP2931243B2 (ja) 1999-08-09
KR960043091A (ko) 1996-12-23

Similar Documents

Publication Publication Date Title
US4753898A (en) LDD CMOS process
KR19980084215A (ko) 반도체 소자의 트랜지스터 제조 방법
EP0136632A2 (en) A single mask process for implanting self-aligned source and drain electrodes to form a cmos structure
KR100218299B1 (ko) 트랜지스터 제조방법
KR0179823B1 (ko) 반도체장치의 제조방법
KR920004366B1 (ko) 반도체 장치의 자기 정렬 콘택 제조방법
JP3018993B2 (ja) 半導体装置の製造方法
KR100273296B1 (ko) 모스 트랜지스터 제조방법
JPH09172062A (ja) 半導体装置及びその製造方法
JP3064991B2 (ja) 半導体装置の製造方法
JPH0640549B2 (ja) Ｍｏｓ半導体装置の製造方法
US6242295B1 (en) Method of fabricating a shallow doped region for a shallow junction transistor
JP3113011B2 (ja) 半導体装置の製造方法
JPS62285468A (ja) Ｌｄｄ電界効果トランジスタの製造方法
JP2903881B2 (ja) 半導体装置の製造方法
US6037229A (en) High-voltage device substrate structure and method of fabrication
JPS6384162A (ja) 半導体装置の製造方法
KR100497221B1 (ko) 반도체 소자의 제조 방법
KR100253340B1 (ko) 모스 트랜지스터 제조방법
KR100305205B1 (ko) 반도체소자의제조방법
KR100452947B1 (ko) 반도체 소자의 제조 방법
JP3848782B2 (ja) 半導体装置の製造方法
KR0146079B1 (ko) 반도체 소자 제조방법
KR100819686B1 (ko) 트랜지스터의 제조 방법
KR100421899B1 (ko) 반도체소자제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee