JP2551127B2 - Ｍｉｓ型半導体装置およびその製造方法 - Google Patents
Ｍｉｓ型半導体装置およびその製造方法Info
- Publication number
- JP2551127B2 JP2551127B2 JP1001602A JP160289A JP2551127B2 JP 2551127 B2 JP2551127 B2 JP 2551127B2 JP 1001602 A JP1001602 A JP 1001602A JP 160289 A JP160289 A JP 160289A JP 2551127 B2 JP2551127 B2 JP 2551127B2
- Authority
- JP
- Japan
- Prior art keywords
- sidewall
- impurity region
- impurity
- sidewall spacer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000012535 impurity Substances 0.000 claims description 89
- 125000006850 spacer group Chemical group 0.000 claims description 73
- 239000000758 substrate Substances 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- 239000003870 refractory metal Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 230000000694 effects Effects 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 229910021341 titanium silicide Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、MIS型半導体装置に関し、特に配線抵抗な
どの低減を図るシリサイド構造と、短チャネル効果の防
止を図るLDD（Lightly Doped Drain）構造とを備えた
MIS型トランジスタのソース・ドレイン領域の製造方法
の改善に関するものである。
どの低減を図るシリサイド構造と、短チャネル効果の防
止を図るLDD（Lightly Doped Drain）構造とを備えた
MIS型トランジスタのソース・ドレイン領域の製造方法
の改善に関するものである。
［従来の技術］ 近年の半導体装置における高集積化および高速応答性
に対する技術進展に伴ない、MIS（Metal Insulator S
emiconductor）型トランジスタの構造も微細化されるに
至っている。MIS型トランジスタの微細化は、原則的に
スケーリング則に従い、チャネル長の短小化や接合深さ
の浅いソース・ドレイン領域の形成などの形で行なわれ
ている。
に対する技術進展に伴ない、MIS（Metal Insulator S
emiconductor）型トランジスタの構造も微細化されるに
至っている。MIS型トランジスタの微細化は、原則的に
スケーリング則に従い、チャネル長の短小化や接合深さ
の浅いソース・ドレイン領域の形成などの形で行なわれ
ている。
ところが、MIS型トランジスタの微細化に伴なって特
に下記の２つの問題が生じた。
に下記の２つの問題が生じた。
（１） トランジスタのチャネルの短小化による短チャ
ネル効果の顕在化。
ネル効果の顕在化。
（２） 不純物拡散層およびゲート電極層の配線抵抗の
顕在化。
顕在化。
そして、短チャネル効果によっては、ドレイン近傍で
のブレークダウン現象の発生やホットエレクトロンの発
生による信頼性寿命の低下によってトランジスタ特性の
劣化が生じた。また、配線抵抗の増大によっては、トラ
ンジスタの高速応答性の低下が生じた。
のブレークダウン現象の発生やホットエレクトロンの発
生による信頼性寿命の低下によってトランジスタ特性の
劣化が生じた。また、配線抵抗の増大によっては、トラ
ンジスタの高速応答性の低下が生じた。
そこで、これらの問題点を改善する構造として、まず
短チャネル効果を防止するためにLDD構造が採用され、
さらに配線抵抗の増大を防止する構造としてサリサイド
構造が考案された。このような構造を有する従来のMIS
型トランジスタを第３図に示す。
短チャネル効果を防止するためにLDD構造が採用され、
さらに配線抵抗の増大を防止する構造としてサリサイド
構造が考案された。このような構造を有する従来のMIS
型トランジスタを第３図に示す。
図を参照して、ｐ型シリコン基板１表面にゲート酸化
膜２を介してポリシリコンからなるゲート電極３が形成
されている。ゲート電極３の両側面には絶縁膜のサイド
ウォールスペーサ４、４が形成されている。ｐ型シリコ
ン基板１表面にはゲート電極３に自己整合する位置に低
濃度のn-不純物領域５、５が形成されている。さらに、
サイドウォールスペーサ４、４は自己整合する位置関係
で高濃度のn+不純物領域６、６が形成されている。この
n-不純物領域５とn+不純物領域６とが各々トランジスタ
のソース・ドレイン領域12、12を構成する。さらに、こ
の低濃度のn-不純物領域５と高濃度のn+不純物領域６と
の位置がオフセットされた構造を有する不純物領域の構
造をLDD構造と称す。また、ゲート電極３の上面およびn
+不純物領域６、６の表面上にはチタンシリサイドから
なるシリサイド層7a、7b、7bが形成されている。そし
て、このゲート電極３およびn+不純物領域６、６の表面
上に自己整合的に形成されたシリサイド層7a、7b、7bの
構造をサリサイド構造と称す。
膜２を介してポリシリコンからなるゲート電極３が形成
されている。ゲート電極３の両側面には絶縁膜のサイド
ウォールスペーサ４、４が形成されている。ｐ型シリコ
ン基板１表面にはゲート電極３に自己整合する位置に低
濃度のn-不純物領域５、５が形成されている。さらに、
サイドウォールスペーサ４、４は自己整合する位置関係
で高濃度のn+不純物領域６、６が形成されている。この
n-不純物領域５とn+不純物領域６とが各々トランジスタ
のソース・ドレイン領域12、12を構成する。さらに、こ
の低濃度のn-不純物領域５と高濃度のn+不純物領域６と
の位置がオフセットされた構造を有する不純物領域の構
造をLDD構造と称す。また、ゲート電極３の上面およびn
+不純物領域６、６の表面上にはチタンシリサイドから
なるシリサイド層7a、7b、7bが形成されている。そし
て、このゲート電極３およびn+不純物領域６、６の表面
上に自己整合的に形成されたシリサイド層7a、7b、7bの
構造をサリサイド構造と称す。
LDD構造を構成する低濃度のn-不純物領域５、５は、
高濃度のn+不純物領域６、６とゲート電極３直下のチャ
ネル領域８との間の不純物濃度分布をなだらかにするよ
うに構成されている。そして、これによって特にドレイ
ン領域側での電界集中を緩和し、ブレークダウン現象の
抑制やホットキャリアの発生を抑制している。
高濃度のn+不純物領域６、６とゲート電極３直下のチャ
ネル領域８との間の不純物濃度分布をなだらかにするよ
うに構成されている。そして、これによって特にドレイ
ン領域側での電界集中を緩和し、ブレークダウン現象の
抑制やホットキャリアの発生を抑制している。
また、サリサイド構造を構成するシリサイド層7a、7b
は導電性に優れている。そして、この優れた導電性によ
って、ゲート電極３の配線抵抗を低減し、またソース・
ドレイン領域のシート抵抗を低減させている。
は導電性に優れている。そして、この優れた導電性によ
って、ゲート電極３の配線抵抗を低減し、またソース・
ドレイン領域のシート抵抗を低減させている。
次に、第３図に示す従来のMIS型トランジスタの製造
工程を第4A図ないし第4D図を用いて説明する。
工程を第4A図ないし第4D図を用いて説明する。
まず、第4A図に示すように、ｐ型シリコン基板１上に
薄いゲート酸化膜２を形成する。さらに、ゲート酸化膜
２の表面上にポリシリコン層を堆積した後、ゲート酸化
膜２とポリシリコン層とをパターニングしてゲート電極
３を形成する。次に、ゲート電極３をマスクとしてｎ型
不純物イオン９を低ドーズ量でｐ型シリコン基板１表面
にイオン注入する。これによってn-不純物領域５、５を
形成する。
薄いゲート酸化膜２を形成する。さらに、ゲート酸化膜
２の表面上にポリシリコン層を堆積した後、ゲート酸化
膜２とポリシリコン層とをパターニングしてゲート電極
３を形成する。次に、ゲート電極３をマスクとしてｎ型
不純物イオン９を低ドーズ量でｐ型シリコン基板１表面
にイオン注入する。これによってn-不純物領域５、５を
形成する。
次に、第4B図に示すように、ゲート電極３が形成され
たｐ型シリコン基板１表面上にシリコン酸化膜を堆積す
る。そして、このシリコン酸化膜を異方性エッチングす
ることによってゲート電極３の側壁にサイドウォールス
ペーサ４、４を形成する。さらに、このサイドウォール
スペーサ４、４およびゲート電極３をマスクとして高ド
ーズ量のｎ型不純物イオン９をｐ型シリコン基板１表面
にイオン注入する。これによってn+不純物領域６、６を
形成する。
たｐ型シリコン基板１表面上にシリコン酸化膜を堆積す
る。そして、このシリコン酸化膜を異方性エッチングす
ることによってゲート電極３の側壁にサイドウォールス
ペーサ４、４を形成する。さらに、このサイドウォール
スペーサ４、４およびゲート電極３をマスクとして高ド
ーズ量のｎ型不純物イオン９をｐ型シリコン基板１表面
にイオン注入する。これによってn+不純物領域６、６を
形成する。
さらに、第4C図に示すように、ｐ型シリコン基板１表
面上およびゲート電極３、サイドウォールスペーサ４、
４の表面上にチタンなどの高融点金属層11を蒸着する。
その後、高温度の熱処理を施し、高融点金属層11とｐ型
シリコン基板１の表面あるいはゲート電極３のポリシリ
コン層とが接する領域にのみ選択的にシリサイド反応さ
せ、この領域の高融点金属層11をシリサイド化する。
面上およびゲート電極３、サイドウォールスペーサ４、
４の表面上にチタンなどの高融点金属層11を蒸着する。
その後、高温度の熱処理を施し、高融点金属層11とｐ型
シリコン基板１の表面あるいはゲート電極３のポリシリ
コン層とが接する領域にのみ選択的にシリサイド反応さ
せ、この領域の高融点金属層11をシリサイド化する。
そして、第4D図に示すように、サイドウォールスペー
サ４、４の表面上に蒸着された未反応の高融点金属層11
を除去することにより、ゲート電極３の表面上およびn+
不純物領域６、６の表面上にシリサイド層7a、7b、7bを
自己整合的に形成する。
サ４、４の表面上に蒸着された未反応の高融点金属層11
を除去することにより、ゲート電極３の表面上およびn+
不純物領域６、６の表面上にシリサイド層7a、7b、7bを
自己整合的に形成する。
［発明が解決しようとする課題］ 第4A図ないし第4D図に示されたように、サイドウォー
ルスペーサ４、４は２つの機能を果たしている。まず第
１は、高融点金属層11の選択的なシリサイド化を行なわ
すためのマスクとしての機能である。サイドウォールス
ペーサ４は高融点金属層11と反応しない。したがって、
高融点金属層11のシリサイド化される領域は、サイドウ
ォールスペーサ４によって、ゲート電極３の表面上とソ
ース・ドレイン領域の表面上とに分離して自己整合的に
形成される。この分離を確実に行なうために、サイドウ
ォールスペーサ４の厚みは2000〜3000Å程度に厚く形成
される。
ルスペーサ４、４は２つの機能を果たしている。まず第
１は、高融点金属層11の選択的なシリサイド化を行なわ
すためのマスクとしての機能である。サイドウォールス
ペーサ４は高融点金属層11と反応しない。したがって、
高融点金属層11のシリサイド化される領域は、サイドウ
ォールスペーサ４によって、ゲート電極３の表面上とソ
ース・ドレイン領域の表面上とに分離して自己整合的に
形成される。この分離を確実に行なうために、サイドウ
ォールスペーサ４の厚みは2000〜3000Å程度に厚く形成
される。
第２の機能として、ソース・ドレイン領域のn-不純物
領域５とn+不純物領域６とのオフセット位置を規定す
る。すなわち、LDD構造を構成するn-不純物領域５の長
さはほぼこのサイドウォールスペーサ４の膜厚によって
規定される。
領域５とn+不純物領域６とのオフセット位置を規定す
る。すなわち、LDD構造を構成するn-不純物領域５の長
さはほぼこのサイドウォールスペーサ４の膜厚によって
規定される。
ところが、上記のようにサイドウォールスペーサ４は
第１の機能の関係上、膜厚が厚く形成されるため、n-不
純物領域５の長さも長く形成される。このn-不純物領域
５は、電界集中を緩和し、ブレークダウン現象を防止す
るなどの短チャネル効果の抑制作用を発揮する反面、寄
生抵抗としても作用する。そして、このn-不純物領域５
の長さが長くなるにつれて寄生抵抗が増大し、トランジ
スタの応答性を低下させる問題が顕在化してきた。
第１の機能の関係上、膜厚が厚く形成されるため、n-不
純物領域５の長さも長く形成される。このn-不純物領域
５は、電界集中を緩和し、ブレークダウン現象を防止す
るなどの短チャネル効果の抑制作用を発揮する反面、寄
生抵抗としても作用する。そして、このn-不純物領域５
の長さが長くなるにつれて寄生抵抗が増大し、トランジ
スタの応答性を低下させる問題が顕在化してきた。
したがって、本発明は上記のような問題点を解消する
ためになされたもので、サリサイド構造とLDD構造とを
相互に独立した最適な条件下で製造することができるMI
S型半導体装置の製造方法を提供することを目的とす
る。
ためになされたもので、サリサイド構造とLDD構造とを
相互に独立した最適な条件下で製造することができるMI
S型半導体装置の製造方法を提供することを目的とす
る。
［課題を解決するための手段］ 本発明におけるMIS型半導体装置の製造方法は以下の
工程を備える。
工程を備える。
a. 半導体基板の主面上にゲート絶縁膜を形成する工
程。
程。
b. ゲート絶縁膜上にポリシリコン層を形成し、ポリシ
リコン層およびゲート絶縁膜を所定の形状にパターニン
グする工程。
リコン層およびゲート絶縁膜を所定の形状にパターニン
グする工程。
c. パターニングされたポリシリコン層をマスクとして
半導体基板中に不純物を導入し、相対的に低濃度の不純
物領域を形成する工程。
半導体基板中に不純物を導入し、相対的に低濃度の不純
物領域を形成する工程。
d. 半導体基板の主表面上とパターニングされたポリシ
リコン層の表面上に第１絶縁膜を形成する工程。
リコン層の表面上に第１絶縁膜を形成する工程。
e. 第１絶縁膜を異方性エッチングすることによってパ
ターニングされたポリシリコン層の側壁に第１絶縁膜の
第１サイドウォールスペーサを形成する工程。
ターニングされたポリシリコン層の側壁に第１絶縁膜の
第１サイドウォールスペーサを形成する工程。
f.ポリシリコン層および第１サイドウォールスペーサを
マスクとして半導体基板中に不純物を導入し、相対的に
高濃度の不純物領域を形成する工程。
マスクとして半導体基板中に不純物を導入し、相対的に
高濃度の不純物領域を形成する工程。
g.半導体基板の表面上と第１サイドウォールスペーサ上
とポリシリコン層上とに第２絶縁膜を形成する工程。
とポリシリコン層上とに第２絶縁膜を形成する工程。
h. 第２絶縁膜を異方性エッチングすることによって第
１サイドウォールスペーサの側壁に第２絶縁膜からなる
第２サイドウォールスペーサを形成する工程。
１サイドウォールスペーサの側壁に第２絶縁膜からなる
第２サイドウォールスペーサを形成する工程。
i. 半導体基板上と第１および第２サイドウォールスペ
ーサ上とポリシリコン層上とに高融点金属層を形成する
工程。
ーサ上とポリシリコン層上とに高融点金属層を形成する
工程。
j. 高融点金属層を熱処理し、半導体基板の表面上とポ
リシリコン層上とに接した高融点金属層をシリサイド化
させる工程。
リシリコン層上とに接した高融点金属層をシリサイド化
させる工程。
k. 高融点金属層のシリサイド化していない領域を除去
する工程。
する工程。
この発明に従ったMIS型半導体装置は、第１導電型不
純物を含むシリコン基板と、ゲート絶縁膜を介して前記
シリコン基板の主表面上に形成されたゲート電極と、前
記シリコン基板に形成された相対的に低濃度の第２導電
型不純物を含む第１不純物領域と、前記シリコン基板に
形成された相対的に高濃度の第２導電型不純物を含む第
２不純物領域と、前記ゲート電極の側壁に形成された第
１サイドウォールスペーサと、前記第１サイドウォール
スペーサの側壁上に界面を介して形成された第２サイド
ウォールスペーサと、前記界面から前記ゲート電極の方
向にずれた位置に形成された前記第１不純物領域と前記
第２不純物領域との間の境界と、 前記第１および第２サイドウォールスペーサを分離膜
として用いて前記高濃度不純物領域の表面上および前記
ゲート電極の表面上に形成されたシリサイド層と、を備
える。
純物を含むシリコン基板と、ゲート絶縁膜を介して前記
シリコン基板の主表面上に形成されたゲート電極と、前
記シリコン基板に形成された相対的に低濃度の第２導電
型不純物を含む第１不純物領域と、前記シリコン基板に
形成された相対的に高濃度の第２導電型不純物を含む第
２不純物領域と、前記ゲート電極の側壁に形成された第
１サイドウォールスペーサと、前記第１サイドウォール
スペーサの側壁上に界面を介して形成された第２サイド
ウォールスペーサと、前記界面から前記ゲート電極の方
向にずれた位置に形成された前記第１不純物領域と前記
第２不純物領域との間の境界と、 前記第１および第２サイドウォールスペーサを分離膜
として用いて前記高濃度不純物領域の表面上および前記
ゲート電極の表面上に形成されたシリサイド層と、を備
える。
［作用］ 本発明によるMIS型半導体装置の製造方法において
は、ゲート電極の側壁に２層のサイドウォールスペーサ
が形成される。そして、第１と第２のサイドウォールス
ペーサは各々独立した最適な膜厚で形成される。まず、
第１のサイドウォールスペーサはゲート電極の側壁に形
成され、ソース・ドレイン領域の相対的に低濃度の不純
物領域の長さを規定する。そして、この第１のサイドウ
ォールスペーサの膜厚を調整することによって、寄生抵
抗の少ないかつ短チャネル効果の抑制作用の優れたLDD
構造を構成することができる。
は、ゲート電極の側壁に２層のサイドウォールスペーサ
が形成される。そして、第１と第２のサイドウォールス
ペーサは各々独立した最適な膜厚で形成される。まず、
第１のサイドウォールスペーサはゲート電極の側壁に形
成され、ソース・ドレイン領域の相対的に低濃度の不純
物領域の長さを規定する。そして、この第１のサイドウ
ォールスペーサの膜厚を調整することによって、寄生抵
抗の少ないかつ短チャネル効果の抑制作用の優れたLDD
構造を構成することができる。
また、第２のサイドウォールスペーサは第１のサイド
ウォールスペーサの側壁に形成される。そして、第１の
サイドウォールスペーサと第２のサイドウォールスペー
サの加算された膜厚が、ゲート電極の表面上とソース・
ドレイン領域の表面上に形成されるシリサイド層の分離
長さを規定する。この第２のサイドウォールスペーサを
用いることによって、LDD構造のソース・ドレイン領域
の形成条件とサリサイド構造の分離形成条件との関係を
独立させて、相互に最適な条件下で形成することが可能
となる。
ウォールスペーサの側壁に形成される。そして、第１の
サイドウォールスペーサと第２のサイドウォールスペー
サの加算された膜厚が、ゲート電極の表面上とソース・
ドレイン領域の表面上に形成されるシリサイド層の分離
長さを規定する。この第２のサイドウォールスペーサを
用いることによって、LDD構造のソース・ドレイン領域
の形成条件とサリサイド構造の分離形成条件との関係を
独立させて、相互に最適な条件下で形成することが可能
となる。
［実施例］ 以下、本発明の一実施例を図を用いて説明する。
第１図は、本発明の一実施例によるMIS型トランジス
タの断面構造図である。ｐ型シリコン基板１表面上には
ゲート酸化膜２を介してポリシリコンからなるゲート電
極３が形成されている。ゲート電極３の側壁には第１の
サイドウォールスペーサ4a、4aが形成されている。さら
に、第１のサイドウォールスペーサ4a、4aの側壁には第
２のサイドウォールスペーサ4b、4bが形成されている。
ｐ型シリコン基板１表面には低濃度のn-不純物領域５と
高濃度のn+不純物領域６からなるソース・ドレイン領域
12、12が形成されている。n-不純物領域５、５はその上
部がゲート電極３にほぼ覆われている。さらに、n+不純
物領域６とn-不純物領域５との境界位置はゲート電極３
の側面位置にほぼ一致している。また、ソース・ドレイ
ン領域12、12の表面上およびゲート電極３の表面上には
チタンシリサイドなどのシリサイド層7b、7b、7aが形成
されている。そして、このゲート電極３の表面上とソー
ス・ドレイン領域12、12の表面上に自己整合的に形成さ
れたシリサイド層7a、7b、7bを有する構造がサリサイド
構造を構成する。
タの断面構造図である。ｐ型シリコン基板１表面上には
ゲート酸化膜２を介してポリシリコンからなるゲート電
極３が形成されている。ゲート電極３の側壁には第１の
サイドウォールスペーサ4a、4aが形成されている。さら
に、第１のサイドウォールスペーサ4a、4aの側壁には第
２のサイドウォールスペーサ4b、4bが形成されている。
ｐ型シリコン基板１表面には低濃度のn-不純物領域５と
高濃度のn+不純物領域６からなるソース・ドレイン領域
12、12が形成されている。n-不純物領域５、５はその上
部がゲート電極３にほぼ覆われている。さらに、n+不純
物領域６とn-不純物領域５との境界位置はゲート電極３
の側面位置にほぼ一致している。また、ソース・ドレイ
ン領域12、12の表面上およびゲート電極３の表面上には
チタンシリサイドなどのシリサイド層7b、7b、7aが形成
されている。そして、このゲート電極３の表面上とソー
ス・ドレイン領域12、12の表面上に自己整合的に形成さ
れたシリサイド層7a、7b、7bを有する構造がサリサイド
構造を構成する。
次に、本実施例によるMIS型トランジスタの製造方法
について第2A図ないし第2H図を用いて製造工程順に説明
する。
について第2A図ないし第2H図を用いて製造工程順に説明
する。
まず、第2A図に示すように、ｐ型シリコン基板１の表
面上にゲート酸化膜２を形成する。さらに、ゲート酸化
膜２の表面上にポリシリコン層を堆積した後、ゲート酸
化膜２とポリシリコン層とを所定の形状にパターニング
し、ゲート電極３を形成する。さらに、ゲート電極３を
マスクとしてリン（Ｐ）やヒ素（As）などのｎ型不純物
イオン９をドーズ量１×1013/cm2程度でイオン注入す
る。これによって、ｐ型シリコン基板１表面に低濃度の
n-不純物領域５、５を形成する。なお、このイオン注入
は、ｐ型シリコン基板１の主表面に対して不純物イオン
を斜めに打ち込む斜めイオン注入法を用いて形成しても
よい。この方法を用いると、n-不純物領域５の端部はゲ
ート電極３の直下へ入り込んで形成される。
面上にゲート酸化膜２を形成する。さらに、ゲート酸化
膜２の表面上にポリシリコン層を堆積した後、ゲート酸
化膜２とポリシリコン層とを所定の形状にパターニング
し、ゲート電極３を形成する。さらに、ゲート電極３を
マスクとしてリン（Ｐ）やヒ素（As）などのｎ型不純物
イオン９をドーズ量１×1013/cm2程度でイオン注入す
る。これによって、ｐ型シリコン基板１表面に低濃度の
n-不純物領域５、５を形成する。なお、このイオン注入
は、ｐ型シリコン基板１の主表面に対して不純物イオン
を斜めに打ち込む斜めイオン注入法を用いて形成しても
よい。この方法を用いると、n-不純物領域５の端部はゲ
ート電極３の直下へ入り込んで形成される。
次に、第2B図に示すように、ｐ型シリコン基板１表面
上およびゲート電極３の表面上に減圧CVD（Chemical A
apor Deposition）法を用いて第１のシリコン酸化膜13
を堆積する。この第１のシリコン酸化膜13の膜厚はn-不
純物領域５のチャネル方向の長さを規定する。したがっ
て、第１のシリコン酸化膜13の膜厚はトランジスタの特
性上から設定される。本実施例においは約1000Å程度の
膜厚に形成される。
上およびゲート電極３の表面上に減圧CVD（Chemical A
apor Deposition）法を用いて第１のシリコン酸化膜13
を堆積する。この第１のシリコン酸化膜13の膜厚はn-不
純物領域５のチャネル方向の長さを規定する。したがっ
て、第１のシリコン酸化膜13の膜厚はトランジスタの特
性上から設定される。本実施例においは約1000Å程度の
膜厚に形成される。
次に、第2C図に示すように、第１のシリコン酸化膜13
を反応性イオンエッチング法を用いて異方性エッチング
し、ゲート電極３の側壁にのみシリコン酸化膜13の第１
のサイドウォールスペーサ4a、4aを形成する。この第１
のサイドウォールスペーサ4aの膜厚はほぼ第１のシリコ
ン酸化膜13の堆積時の膜厚を保持している。
を反応性イオンエッチング法を用いて異方性エッチング
し、ゲート電極３の側壁にのみシリコン酸化膜13の第１
のサイドウォールスペーサ4a、4aを形成する。この第１
のサイドウォールスペーサ4aの膜厚はほぼ第１のシリコ
ン酸化膜13の堆積時の膜厚を保持している。
さらに、第2D図に示すように、ゲート電極３および第
１のサイドウォールスペーサ4a、4aをマスクとしてｐ型
シリコン基板１表面にヒ素（As）などのｎ型不純物イオ
ン９をドーズ量１×1015/cm2でイオン注入する。これに
よってｐ型シリコン基板１表面に高濃度のn+不純物領域
６、６が形成される。図に示されるように、n-不純物領
域５とn+不純物領域６とのオフセットされた距離は第１
のサイドウォールスペーサ4aの膜厚によって決定され
る。
１のサイドウォールスペーサ4a、4aをマスクとしてｐ型
シリコン基板１表面にヒ素（As）などのｎ型不純物イオ
ン９をドーズ量１×1015/cm2でイオン注入する。これに
よってｐ型シリコン基板１表面に高濃度のn+不純物領域
６、６が形成される。図に示されるように、n-不純物領
域５とn+不純物領域６とのオフセットされた距離は第１
のサイドウォールスペーサ4aの膜厚によって決定され
る。
さらに、第2E図に示すように、ｐ型シリコン基板１表
面、第１のサイドウォールスペーサ4a、4aおよびゲート
電極３の表面上に第２のシリコン酸化膜14を減圧CVD法
を用いて堆積する。第２のシリコン酸化14は後のサリサ
イド構造の形成工程において、第１のシリコン酸化膜13
からなる第１のサイドウォールスペーサ4a、4aとともに
シリサイド層の分離用マスクとして機能する。したがっ
て、第２シリコン酸化膜14の膜厚は分離用マスクとして
の機能を果たすに十分な膜厚が設定される。本実施例に
おいては膜厚は1500〜2000Å程度に設定される。
面、第１のサイドウォールスペーサ4a、4aおよびゲート
電極３の表面上に第２のシリコン酸化膜14を減圧CVD法
を用いて堆積する。第２のシリコン酸化14は後のサリサ
イド構造の形成工程において、第１のシリコン酸化膜13
からなる第１のサイドウォールスペーサ4a、4aとともに
シリサイド層の分離用マスクとして機能する。したがっ
て、第２シリコン酸化膜14の膜厚は分離用マスクとして
の機能を果たすに十分な膜厚が設定される。本実施例に
おいては膜厚は1500〜2000Å程度に設定される。
次に、第2F図に示すように、第２のシリコン酸化膜14
を反応性イオンエッチング法を用いて異方性エッチング
し、第１のサイドウォールスペーサ4a、4aの側壁に第２
のシリコン酸化膜14からなる第２のサイドウォールスペ
ーサ4b、4bを形成する。このことによって、ゲート電極
３の側壁には膜厚が2500〜3000Å程度のシリコン酸化膜
のサイドウォールスペーサが形成される。次に、n-不純
物領域５、５あるいはn+不純物領域６、６の不純物の活
性化を行なうために、温度800〜900℃程度で熱処理を行
なう。この熱処理によってn-不純物領域５、５およびn+
不純物領域６、６はチャネル方向に向かっても拡散す
る。したがって、この熱処理の温度および時間を制御す
ることによって、n-不純物領域５とn+不純物領域６との
境界の位置がゲート電極３の側壁の位置にほぼ一致する
位置まで熱処理を行なう。これによって、LDD構造を構
成するn-不純物領域５、５がゲート電極３の直下領域に
覆われる位置に形成される。
を反応性イオンエッチング法を用いて異方性エッチング
し、第１のサイドウォールスペーサ4a、4aの側壁に第２
のシリコン酸化膜14からなる第２のサイドウォールスペ
ーサ4b、4bを形成する。このことによって、ゲート電極
３の側壁には膜厚が2500〜3000Å程度のシリコン酸化膜
のサイドウォールスペーサが形成される。次に、n-不純
物領域５、５あるいはn+不純物領域６、６の不純物の活
性化を行なうために、温度800〜900℃程度で熱処理を行
なう。この熱処理によってn-不純物領域５、５およびn+
不純物領域６、６はチャネル方向に向かっても拡散す
る。したがって、この熱処理の温度および時間を制御す
ることによって、n-不純物領域５とn+不純物領域６との
境界の位置がゲート電極３の側壁の位置にほぼ一致する
位置まで熱処理を行なう。これによって、LDD構造を構
成するn-不純物領域５、５がゲート電極３の直下領域に
覆われる位置に形成される。
次に、第2G図に示すように、ｐ型シリコン基板１表
面、第１および第２のサイドウォールスペーサ4a、4bお
よびゲート電極３の表面上にスパッタ法を用いてチタン
層15を形成する。そして、ランプ加熱法などを用いて温
度700〜1050℃程度の高温下で熱処理を施す。この熱処
理によってｐ型シリコン基板１表面のシリコン層、ある
いはゲート電極３表面のポリシリコン層と接したチタン
層15の領域がシリサイド反応を生じ、チタンシリサイド
層7a、7bが形成される。ここで、第１のサイドウォール
スペーサ4a、4aと第２のサイドウォールスペーサ4b、4b
はゲート電極３の表面上とn+不純物領域６、６の表面上
とに各々分離して選択的にかつ自己整合的にチタンシリ
サイド層7a、7bを形成するための分離用マスクとして作
用する。そして、第１および第２のサイドウォールスペ
ーサ4a、4bの総和の膜厚を厚くし、チタン層15のゲート
電極３表面上の位置とn+不純物領域６表面上の位置との
間隔を所定の距離だけ離すことによってシリサイド層の
短絡を防止している。
面、第１および第２のサイドウォールスペーサ4a、4bお
よびゲート電極３の表面上にスパッタ法を用いてチタン
層15を形成する。そして、ランプ加熱法などを用いて温
度700〜1050℃程度の高温下で熱処理を施す。この熱処
理によってｐ型シリコン基板１表面のシリコン層、ある
いはゲート電極３表面のポリシリコン層と接したチタン
層15の領域がシリサイド反応を生じ、チタンシリサイド
層7a、7bが形成される。ここで、第１のサイドウォール
スペーサ4a、4aと第２のサイドウォールスペーサ4b、4b
はゲート電極３の表面上とn+不純物領域６、６の表面上
とに各々分離して選択的にかつ自己整合的にチタンシリ
サイド層7a、7bを形成するための分離用マスクとして作
用する。そして、第１および第２のサイドウォールスペ
ーサ4a、4bの総和の膜厚を厚くし、チタン層15のゲート
電極３表面上の位置とn+不純物領域６表面上の位置との
間隔を所定の距離だけ離すことによってシリサイド層の
短絡を防止している。
その後、第2H図に示すように、第１および第２のサイ
ドウォールスペーサ4a、4b表面上の未反応のチタン層15
の領域を除去する。以上の工程によって、LDD構造を有
するソース・ドレイン領域12、12とサリサイド構造を有
するMIS型トランジスタが製造される。
ドウォールスペーサ4a、4b表面上の未反応のチタン層15
の領域を除去する。以上の工程によって、LDD構造を有
するソース・ドレイン領域12、12とサリサイド構造を有
するMIS型トランジスタが製造される。
なお、上記実施例においては本発明をｎ型MOSトラン
ジスタに適用した例を示したが、ｐ型MOSトランジスタ
に適用できることは言うまでもない。
ジスタに適用した例を示したが、ｐ型MOSトランジスタ
に適用できることは言うまでもない。
また、上記実施例においては、シリサイド層としてチ
タンシリサイドの場合について説明したが、他の高融点
金属シリサイドを形成しても構わない。
タンシリサイドの場合について説明したが、他の高融点
金属シリサイドを形成しても構わない。
このように、本発明においては、第１のサイドウォー
ルスペーサ4aをマスクとして利用することにより、低濃
度のn-不純物領域５と高濃度のn+不純物領域６とのオフ
セット量を規定したLDD構造を構成している。さらに、
第2F図に示した熱処理工程を加えることによってゲート
電極３の直下に低濃度のn-不純物領域５が入り込んだ、
いわゆるゲートオーバラップタイプのLDD構造を構成し
ている。これによって、ブレークダウン現象の発生やホ
ットキャリアによるしきい値電圧の変動、信頼性寿命の
劣化などを防止し、トランジスタ特性の優れたMIS型ト
ランジスタを実現できる。
ルスペーサ4aをマスクとして利用することにより、低濃
度のn-不純物領域５と高濃度のn+不純物領域６とのオフ
セット量を規定したLDD構造を構成している。さらに、
第2F図に示した熱処理工程を加えることによってゲート
電極３の直下に低濃度のn-不純物領域５が入り込んだ、
いわゆるゲートオーバラップタイプのLDD構造を構成し
ている。これによって、ブレークダウン現象の発生やホ
ットキャリアによるしきい値電圧の変動、信頼性寿命の
劣化などを防止し、トランジスタ特性の優れたMIS型ト
ランジスタを実現できる。
また、第１のサイドウォールスペーサ4aの側壁にさら
に第２のサイドウォールスペーサ4bを形成している。こ
れによってサイドウォールスペーサの膜厚を所定量確保
し、このサイドウォールスペーサを分離用マスクとし
て、ゲート電極３の表面上およびソース・ドレイン領域
12、12の表面上に金属シリサイド層を自己整合的に形成
している。このために、ゲート電極の配線抵抗やソース
・ドレイン領域のシート抵抗を低減し、トランジスタの
高速応答性が確保される。
に第２のサイドウォールスペーサ4bを形成している。こ
れによってサイドウォールスペーサの膜厚を所定量確保
し、このサイドウォールスペーサを分離用マスクとし
て、ゲート電極３の表面上およびソース・ドレイン領域
12、12の表面上に金属シリサイド層を自己整合的に形成
している。このために、ゲート電極の配線抵抗やソース
・ドレイン領域のシート抵抗を低減し、トランジスタの
高速応答性が確保される。
そして、この両者の相乗効果によってトランジスタ特
性の優れた微細化構造を有するMIS型半導体装置を製造
することができる。
性の優れた微細化構造を有するMIS型半導体装置を製造
することができる。
［発明の効果］ 以上のように、本発明によるMIS型半導体装置の製造
方法は、まず、第１図のサイドウォールスペーサを用
い、かつこの膜厚を調整することによって低濃度の不純
物領域と高濃度の不純物領域とのオフセット量が最適化
されたLDD構造を形成することができる。さらに、第１
のサイドウォールスペーサの側壁に第２のサイドウォー
ルスペーサを形成し、この両者でゲート電極の側壁に所
定量の絶縁物層を確保することにより、ゲート電極表面
上と高濃度の不純物領域の表面上と自己整合的なシリサ
イド層の形成を行なわせ、相互の電気的短絡を防止して
いる。これによって、LDD構造による短チャネル効果を
防止し、サリサイド構造による配線層等の低抵抗を実現
し、この相互の作用によって微細化され、かつトランジ
スタ特性の優れたMIS型半導体装置を製造することがで
きる。
方法は、まず、第１図のサイドウォールスペーサを用
い、かつこの膜厚を調整することによって低濃度の不純
物領域と高濃度の不純物領域とのオフセット量が最適化
されたLDD構造を形成することができる。さらに、第１
のサイドウォールスペーサの側壁に第２のサイドウォー
ルスペーサを形成し、この両者でゲート電極の側壁に所
定量の絶縁物層を確保することにより、ゲート電極表面
上と高濃度の不純物領域の表面上と自己整合的なシリサ
イド層の形成を行なわせ、相互の電気的短絡を防止して
いる。これによって、LDD構造による短チャネル効果を
防止し、サリサイド構造による配線層等の低抵抗を実現
し、この相互の作用によって微細化され、かつトランジ
スタ特性の優れたMIS型半導体装置を製造することがで
きる。
第１図は、本発明の製造方法により製造されたMIS型ト
ランジスタの断面構造図である。第2A図、第2B図、第2C
図、第2D図、第2E図、第2F図、第2G図および第2H図は、
本発明によるMIS型トランジスタの製造工程を順に示し
た製造工程断面図である。 第３図は、従来の製造方法により製造されたMIS型トラ
ンジスタの断面構造図である。第4A図、第4B図、第4C図
および第4D図は、従来のMIS型トランジスタの製造工程
を順に示した製造工程断面図である。 図において、１はｐ型シリコン基板、２はゲート酸化
膜、３はゲート電極、4aは第１のサイドウォールスペー
サ、4bは第２のサイドウォールスペーサ、５はn-不純物
領域、６はn+不純物領域、7a、7bはシリサイド層、12、
12はソース・ドレイン領域、15はチタン層を示してい
る。 なお、図中同一符号は同一または相当部分を示す。
ランジスタの断面構造図である。第2A図、第2B図、第2C
図、第2D図、第2E図、第2F図、第2G図および第2H図は、
本発明によるMIS型トランジスタの製造工程を順に示し
た製造工程断面図である。 第３図は、従来の製造方法により製造されたMIS型トラ
ンジスタの断面構造図である。第4A図、第4B図、第4C図
および第4D図は、従来のMIS型トランジスタの製造工程
を順に示した製造工程断面図である。 図において、１はｐ型シリコン基板、２はゲート酸化
膜、３はゲート電極、4aは第１のサイドウォールスペー
サ、4bは第２のサイドウォールスペーサ、５はn-不純物
領域、６はn+不純物領域、7a、7bはシリサイド層、12、
12はソース・ドレイン領域、15はチタン層を示してい
る。 なお、図中同一符号は同一または相当部分を示す。
Claims (4)
- 【請求項１】サリサイド構造とLDD構造とを有するMIS型
半導体装置であって、 第１導電型不純物を有する半導体基板と、 前記半導体基板の主表面上にゲート絶縁膜を介して形成
されたゲート電極と、 前記ゲート電極の側壁上に形成された第１サイドウォー
ルスペーサと、 前記第１サイドウォールスペーサの側壁上に界面を介し
て形成された第２サイドウォールスペーサと、 前記半導体基板内に形成された相対的に低濃度の第２導
電型不純物を含む第１不純物領域と、 前記半導体基板内に形成された相対的に高濃度の第２導
電型不純物を含む第２不純物領域と、 前記ゲート電極の側壁の位置とほぼ一致した位置に形成
された前記第１および第２不純物領域の間の境界と、 前記第１および第２サイドウォールスペーサを分離膜と
して用いて前記高濃度不純物領域の表面上および前記ゲ
ート電極の表面上に形成されたシリサイド層とを備える
MIS型半導体装置。 - 【請求項２】第１および第２不純物領域の間の境界が、
前記第１不純物領域のゲート下の端部から、第２サイド
ウォールスペーサの幅とは無関係に、少なくとも第１サ
イドウォールスペーサの幅によって規定される距離だけ
離れていることを特徴とする、請求項１に記載のMIS型
半導体装置。 - 【請求項３】第１導電型不純物を含む半導体基板の主表
面上に、ゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上にポリシリコン層を堆積し、前記ポ
リシリコン層および前記ゲート絶縁膜を所定形状にパタ
ーニングする工程と、 パターニングされた前記ポリシリコン層をマスクとし
て、前記半導体板中に第２導電型不純物を導入し、相対
的に低濃度の第１不純物領域を形成する工程と、 前記半導体基板の主表面上とパターニングされた前記ポ
リシリコン層の表面上とに、第１絶縁膜を形成する工程
と、 前記第１絶縁膜を異方性エッチングすることにより、パ
ターニングされた前記ポリシリコン層の側壁に、前記第
１絶縁膜からなる第１サイドウォールスペーサを形成す
る工程と、 前記ポリシリコン層および前記第１サイドウォールスペ
ーサをマスクとして、前記半導体基板中に第２導電型不
純物を導入し、相対的に高濃度の第２不純物領域を形成
する工程と、 前記半導体基板表面上と前記第１サイドウォールスペー
サ上と前記ポリシリコン層上とに、第２絶縁膜を形成す
る工程と、 前記第２絶縁膜を異方性エッチングすることによって、
前記第１サイドウォールスペーサの側壁に、前記第２絶
縁膜からなる第２サイドウォールスペーサを形成する工
程と、 前記半導体基板中に導入された不純物の拡散処理を行う
ことによって、前記第１不純物領域と前記第２不純物領
域との境界を、ポリシリコンゲート電極の側壁の位置に
ほぼ一致する位置まで動かす工程と、 前記半導体基板上と前記第１および第２サイドウォール
スペーサ上と前記ポリシリコン層上とに、高融点金属層
を形成する工程と、 前記高融点金属層を熱処理し、前記半導体基板の表面上
と前記ポリシリコン層上とに接触した前記高融点金属層
をシリサイド化させる工程と、 前記高融点金属層のシリサイド化していない領域を除去
する工程とを備えた、MIS型半導体装置の製造方法。 - 【請求項４】第１不純物領域のゲート下の端部から、第
２サイドウォールスペーサの幅とは無関係に、少なくと
も第１サイドウォールスペーサの幅によって規定される
距離だけ離れた位置に、前記第１不純物領域と第２不純
物領域との境界を形成することを特徴とする、請求項３
に記載のMIS型半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1001602A JP2551127B2 (ja) | 1989-01-07 | 1989-01-07 | Ｍｉｓ型半導体装置およびその製造方法 |
| US07/462,536 US5089865A (en) | 1989-01-07 | 1990-01-03 | Mis semiconductor device |
| US07/732,541 US5183771A (en) | 1989-01-07 | 1991-07-19 | Method of manufacturing lddfet having double sidewall spacers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1001602A JP2551127B2 (ja) | 1989-01-07 | 1989-01-07 | Ｍｉｓ型半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02181934A JPH02181934A (ja) | 1990-07-16 |
| JP2551127B2 true JP2551127B2 (ja) | 1996-11-06 |
Family
ID=11506051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1001602A Expired - Lifetime JP2551127B2 (ja) | 1989-01-07 | 1989-01-07 | Ｍｉｓ型半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5089865A (ja) |
| JP (1) | JP2551127B2 (ja) |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483104A (en) * | 1990-01-12 | 1996-01-09 | Paradigm Technology, Inc. | Self-aligning contact and interconnect structure |
| US5166771A (en) * | 1990-01-12 | 1992-11-24 | Paradigm Technology, Inc. | Self-aligning contact and interconnect structure |
| KR950000141B1 (ko) * | 1990-04-03 | 1995-01-10 | 미쓰비시 뎅끼 가부시끼가이샤 | 반도체 장치 및 그 제조방법 |
| JP2940880B2 (ja) * | 1990-10-09 | 1999-08-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH0479424U (ja) * | 1990-11-23 | 1992-07-10 | ||
| JPH06177360A (ja) * | 1992-10-07 | 1994-06-24 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US5583067A (en) * | 1993-01-22 | 1996-12-10 | Intel Corporation | Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication |
| KR970010685B1 (ko) * | 1993-10-30 | 1997-06-30 | 삼성전자 주식회사 | 누설전류가 감소된 박막 트랜지스터 및 그 제조방법 |
| GB9326344D0 (en) * | 1993-12-23 | 1994-02-23 | Texas Instruments Ltd | High voltage transistor for sub micron cmos processes |
| JP2606143B2 (ja) * | 1994-07-22 | 1997-04-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5545581A (en) * | 1994-12-06 | 1996-08-13 | International Business Machines Corporation | Plug strap process utilizing selective nitride and oxide etches |
| FR2728102A1 (fr) * | 1994-12-08 | 1996-06-14 | Sgs Thomson Microelectronics | Procede de fabrication de transistors mos de circuit integre |
| US5460998A (en) * | 1995-03-17 | 1995-10-24 | Taiwan Semiconductor Manufacturing Company | Integrated P+ implant sequence in DPDM process for suppression of GIDL |
| KR0179823B1 (ko) * | 1995-05-13 | 1999-04-15 | 문정환 | 반도체장치의 제조방법 |
| US6071825A (en) * | 1995-07-19 | 2000-06-06 | Interuniversitaire Microelektronica Centrum (Imec Vzw) | Fully overlapped nitride-etch defined device and processing sequence |
| US5719425A (en) * | 1996-01-31 | 1998-02-17 | Micron Technology, Inc. | Multiple implant lightly doped drain (MILDD) field effect transistor |
| US5686324A (en) * | 1996-03-28 | 1997-11-11 | Mosel Vitelic, Inc. | Process for forming LDD CMOS using large-tilt-angle ion implantation |
| US5827747A (en) * | 1996-03-28 | 1998-10-27 | Mosel Vitelic, Inc. | Method for forming LDD CMOS using double spacers and large-tilt-angle ion implantation |
| US5864160A (en) * | 1996-05-24 | 1999-01-26 | Advanced Micro Devices, Inc. | Transistor device with reduced hot carrier injection effects |
| US5677214A (en) * | 1996-09-05 | 1997-10-14 | Sharp Microelectronics Technology, Inc. | Raised source/drain MOS transistor with covered epitaxial notches and fabrication method |
| KR100219533B1 (ko) * | 1997-01-31 | 1999-09-01 | 윤종용 | 임베디드 메모리소자 및 그 제조방법 |
| JPH10313117A (ja) * | 1997-03-10 | 1998-11-24 | Denso Corp | Ｍｉｓトランジスタ及びその製造方法 |
| US6551857B2 (en) * | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
| US5998274A (en) * | 1997-04-10 | 1999-12-07 | Micron Technology, Inc. | Method of forming a multiple implant lightly doped drain (MILDD) field effect transistor |
| US5736446A (en) * | 1997-05-21 | 1998-04-07 | Powerchip Semiconductor Corp. | Method of fabricating a MOS device having a gate-side air-gap structure |
| TW322601B (en) * | 1997-06-23 | 1997-12-11 | United Microelectronics Corp | Manufacturing method of self-aligned salicide device |
| US5780348A (en) * | 1997-07-14 | 1998-07-14 | United Microelectronics Corporation | Method of making a self-aligned silicide component |
| EP0896365A1 (en) * | 1997-08-07 | 1999-02-10 | Lucent Technologies Inc. | Method of manufactruing MOSFETs with self-aligned silicide contacts |
| US5879993A (en) * | 1997-09-29 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride spacer technology for flash EPROM |
| KR100302187B1 (ko) * | 1997-10-08 | 2001-11-22 | 윤종용 | 반도체장치제조방법 |
| US6323561B1 (en) | 1997-12-09 | 2001-11-27 | Advanced Micro Devices, Inc. | Spacer formation for precise salicide formation |
| US6258675B1 (en) * | 1997-12-18 | 2001-07-10 | Advanced Micro Devices, Inc. | High K gate electrode |
| US6218276B1 (en) | 1997-12-22 | 2001-04-17 | Lsi Logic Corporation | Silicide encapsulation of polysilicon gate and interconnect |
| US5994747A (en) * | 1998-02-13 | 1999-11-30 | Texas Instruments-Acer Incorporated | MOSFETs with recessed self-aligned silicide gradual S/D junction |
| US5989965A (en) * | 1998-02-13 | 1999-11-23 | Sharp Laboratories Of America, Inc. | Nitride overhang structures for the silicidation of transistor electrodes with shallow junction |
| US6171917B1 (en) * | 1998-03-25 | 2001-01-09 | Advanced Micro Devices, Inc. | Transistor sidewall spacers composed of silicon nitride CVD deposited from a high density plasma source |
| US6037233A (en) * | 1998-04-27 | 2000-03-14 | Lsi Logic Corporation | Metal-encapsulated polysilicon gate and interconnect |
| JP3754234B2 (ja) | 1998-04-28 | 2006-03-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ゲート構造側壁の酸化膜の形成方法 |
| KR100275733B1 (ko) * | 1998-06-12 | 2001-01-15 | 윤종용 | 2중층스페이서를갖는모스트랜지스터형성방법 |
| JP2000049344A (ja) * | 1998-07-31 | 2000-02-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6144071A (en) * | 1998-09-03 | 2000-11-07 | Advanced Micro Devices, Inc. | Ultrathin silicon nitride containing sidewall spacers for improved transistor performance |
| US6323519B1 (en) | 1998-10-23 | 2001-11-27 | Advanced Micro Devices, Inc. | Ultrathin, nitrogen-containing MOSFET sidewall spacers using low-temperature semiconductor fabrication process |
| KR100279264B1 (ko) * | 1998-12-26 | 2001-02-01 | 김영환 | 더블 게이트 구조를 갖는 에스·오·아이 트랜지스터 및 그의제조방법 |
| US6242785B1 (en) * | 1999-01-26 | 2001-06-05 | Advanced Micro Devices, Inc. | Nitride based sidewall spaces for submicron MOSFETs |
| US6265252B1 (en) | 1999-05-03 | 2001-07-24 | Vlsi Technology, Inc. | Reducing the formation of electrical leakage pathways during manufacture of an electronic device |
| US6200864B1 (en) * | 1999-06-23 | 2001-03-13 | Advanced Micro Devices, Inc. | Method of asymmetrically doping a region beneath a gate |
| KR100356789B1 (ko) | 1999-06-28 | 2002-10-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US6890824B2 (en) * | 2001-08-23 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100423904B1 (ko) * | 2002-03-26 | 2004-03-22 | 삼성전자주식회사 | 모스 트랜지스터에 접속되는 콘택을 가진 반도체 장치의제조방법 |
| US7018778B1 (en) | 2002-04-02 | 2006-03-28 | Fairchild Semiconductor Corporation | Single polisilicon emitter bipolar junction transistor processing technique using cumulative photo resist application and patterning |
| US6911695B2 (en) * | 2002-09-19 | 2005-06-28 | Intel Corporation | Transistor having insulating spacers on gate sidewalls to reduce overlap between the gate and doped extension regions of the source and drain |
| JP2004111746A (ja) * | 2002-09-19 | 2004-04-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20060160030A1 (en) * | 2003-03-24 | 2006-07-20 | Leibiger Steve M | Single polisilicon emitter bipolar junction transistor processing technique using cumulative photo resist application and patterning |
| JP2005109389A (ja) * | 2003-10-02 | 2005-04-21 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US6995065B2 (en) * | 2003-12-10 | 2006-02-07 | International Business Machines Corporation | Selective post-doping of gate structures by means of selective oxide growth |
| JP2005277024A (ja) * | 2004-03-24 | 2005-10-06 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100683852B1 (ko) * | 2004-07-02 | 2007-02-15 | 삼성전자주식회사 | 반도체 소자의 마스크롬 소자 및 그 형성 방법 |
| KR100788362B1 (ko) * | 2006-12-19 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 모스펫 소자 및 그 형성 방법 |
| JP2009026955A (ja) * | 2007-07-19 | 2009-02-05 | Panasonic Corp | 半導体装置及びその製造方法 |
| US8907405B2 (en) | 2011-04-18 | 2014-12-09 | International Business Machines Corporation | Semiconductor structures with dual trench regions and methods of manufacturing the semiconductor structures |
| US8641828B2 (en) | 2011-07-13 | 2014-02-04 | United Microelectronics Corp. | Cleaning method of semiconductor manufacturing process |
| US8927387B2 (en) | 2012-04-09 | 2015-01-06 | International Business Machines Corporation | Robust isolation for thin-box ETSOI MOSFETS |
| US9634009B1 (en) | 2015-12-18 | 2017-04-25 | International Business Machines Corporation | System and method for source-drain extension in FinFETs |
| CN109300789B (zh) * | 2017-07-25 | 2021-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4356623A (en) * | 1980-09-15 | 1982-11-02 | Texas Instruments Incorporated | Fabrication of submicron semiconductor devices |
| US4419809A (en) * | 1981-12-30 | 1983-12-13 | International Business Machines Corporation | Fabrication process of sub-micrometer channel length MOSFETs |
| EP0085777A3 (en) * | 1982-02-01 | 1985-01-23 | Texas Instruments Incorporated | Fabrication of devices including selective formation of titanium disilicide by direct reaction |
| JPH0644572B2 (ja) * | 1983-03-23 | 1994-06-08 | 株式会社東芝 | 半導体装置の製造方法 |
| US4855246A (en) * | 1984-08-27 | 1989-08-08 | International Business Machines Corporation | Fabrication of a gaas short channel lightly doped drain mesfet |
| JPS6249664A (ja) * | 1985-08-29 | 1987-03-04 | Hitachi Ltd | 半導体装置の製造方法 |
| US4690730A (en) * | 1986-03-07 | 1987-09-01 | Texas Instruments Incorporated | Oxide-capped titanium silicide formation |
| US4771012A (en) * | 1986-06-13 | 1988-09-13 | Matsushita Electric Industrial Co., Ltd. | Method of making symmetrically controlled implanted regions using rotational angle of the substrate |
| US4746624A (en) * | 1986-10-31 | 1988-05-24 | Hewlett-Packard Company | Method for making an LDD MOSFET with a shifted buried layer and a blocking region |
| US4894694A (en) * | 1986-10-31 | 1990-01-16 | Hewlett-Packard Company | MOSFET structure and method for making same |
| US4963504A (en) * | 1987-11-23 | 1990-10-16 | Xerox Corporation | Method for fabricating double implanted LDD transistor self-aligned with gate |
| US4949136A (en) * | 1988-06-09 | 1990-08-14 | University Of Connecticut | Submicron lightly doped field effect transistors |
| JPH0227736A (ja) * | 1988-06-29 | 1990-01-30 | Ind Technol Res Inst | 半導体装置及びその製法 |
| US5091763A (en) * | 1990-12-19 | 1992-02-25 | Intel Corporation | Self-aligned overlap MOSFET and method of fabrication |
-
1989
- 1989-01-07 JP JP1001602A patent/JP2551127B2/ja not_active Expired - Lifetime
-
1990
- 1990-01-03 US US07/462,536 patent/US5089865A/en not_active Expired - Lifetime
-
1991
- 1991-07-19 US US07/732,541 patent/US5183771A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5183771A (en) | 1993-02-02 |
| US5089865A (en) | 1992-02-18 |
| JPH02181934A (ja) | 1990-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2551127B2 (ja) | Ｍｉｓ型半導体装置およびその製造方法 | |
| US5508212A (en) | Salicide process for a MOS semiconductor device using nitrogen implant of titanium | |
| US5648287A (en) | Method of salicidation for deep quarter micron LDD MOSFET devices | |
| US6312995B1 (en) | MOS transistor with assisted-gates and ultra-shallow “Psuedo” source and drain extensions for ultra-large-scale integration | |
| US5254490A (en) | Self-aligned method of fabricating an LDD MOSFET device | |
| US6096591A (en) | Method of making an IGFET and a protected resistor with reduced processing steps | |
| JP2002124665A (ja) | 半導体装置およびその製造方法 | |
| US5918130A (en) | Transistor fabrication employing formation of silicide across source and drain regions prior to formation of the gate conductor | |
| KR0140719B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| US6972222B2 (en) | Temporary self-aligned stop layer is applied on silicon sidewall | |
| JPH10284728A (ja) | コバルトシリサイド膜を有するｍｏｓｆｅｔの製造方法 | |
| US5705417A (en) | Method for forming self-aligned silicide structure | |
| US7208383B1 (en) | Method of manufacturing a semiconductor component | |
| US6380021B1 (en) | Ultra-shallow junction formation by novel process sequence for PMOSFET | |
| US6278160B1 (en) | Semiconductor device having a reliably-formed narrow active region | |
| KR100749373B1 (ko) | 샬로우 접합부 반도체 디바이스의 제조 방법 | |
| JP3129867B2 (ja) | 半導体装置の製造方法 | |
| US6756638B2 (en) | MOSFET structure with reduced junction capacitance | |
| JP3387782B2 (ja) | 半導体装置 | |
| KR100415191B1 (ko) | 비대칭형 씨모스 트랜지스터의 제조 방법 | |
| KR100255008B1 (ko) | 반도체장치의 제조방법 | |
| KR100401500B1 (ko) | 반도체장치의 제조방법 | |
| JPH07249761A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3918218B2 (ja) | 半導体装置の製造方法 | |
| JPH11111979A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |