JP2005277024A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005277024A JP2005277024A JP2004086909A JP2004086909A JP2005277024A JP 2005277024 A JP2005277024 A JP 2005277024A JP 2004086909 A JP2004086909 A JP 2004086909A JP 2004086909 A JP2004086909 A JP 2004086909A JP 2005277024 A JP2005277024 A JP 2005277024A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- insulating film
- gate electrode
- ldd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000012535 impurity Substances 0.000 claims description 24
- 238000012217 deletion Methods 0.000 claims description 22
- 230000037430 deletion Effects 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 abstract description 5
- 230000005641 tunneling Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Abstract
【課題】素子構造が簡単で、製造工程数やコストを低減する。
【解決手段】半導体基板１１上の所定領域に、ゲート絶縁膜１２及びゲート電極１３が形成される。ゲート絶縁膜１２の下に、エッチングにより、半導体基板非削除部１１Ａが形成されると共に、この非削除部１１Ａの周囲に半導体基板削除領域１１Ｂが形成される。削除領域１１Ｂに、低濃度のＬＤＤソース領域１４Ｓ及びＬＤＤドレイン領域１４Ｄが形成された後、ゲート電極１３、ゲート絶縁膜１２及び非削除部１１Ａの側面に、サイドウォール１５が形成される。その後、サイドウォール１５の周囲の削除領域１１Ｂ下に、高濃度のソース領域１６Ｓ及びドレイン領域１６Ｄが形成される。
【選択図】 図１
【解決手段】半導体基板１１上の所定領域に、ゲート絶縁膜１２及びゲート電極１３が形成される。ゲート絶縁膜１２の下に、エッチングにより、半導体基板非削除部１１Ａが形成されると共に、この非削除部１１Ａの周囲に半導体基板削除領域１１Ｂが形成される。削除領域１１Ｂに、低濃度のＬＤＤソース領域１４Ｓ及びＬＤＤドレイン領域１４Ｄが形成された後、ゲート電極１３、ゲート絶縁膜１２及び非削除部１１Ａの側面に、サイドウォール１５が形成される。その後、サイドウォール１５の周囲の削除領域１１Ｂ下に、高濃度のソース領域１６Ｓ及びドレイン領域１６Ｄが形成される。
【選択図】 図１
Description
本発明は、ソース・ドレイン領域がＬＤＤ（Lightly Doped Drain）構造になったＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）等の半導体装置及びその製造方法に関するものである。
従来、ＬＤＤ構造になった半導体装置（例えば、半導体不揮発性メモリ）に関する技術としては、例えば、次のような文献に記載されるものがあった。
図４（ａ）〜（ｆ）は、一般的なＬＤＤ構造を用いたＭＯＳＦＥＴの製造方法例を示す製造工程図である。
このＭＯＳＦＥＴでは、図４（ａ）において、シリコン（Ｓｉ）基板からなる半導体基板１の表面に、酸化膜を堆積して素子分離領域を形成すると共に、ゲート酸化膜であるゲート絶縁膜２を堆積する。図４（ｂ）において、ゲート絶縁膜２上に電極材を堆積し、リソグラフィ技術及びエッチング技術により、その電極材及びゲート絶縁膜２を選択的に除去してゲート電極３を形成する。図４（ｃ）において、ゲート電極３をマスクとして半導体基板１に不純物イオンを注入し、ソース及びドレインの一部となるＬＤＤソース領域４Ｓ及びＬＤＤドレイン領域４Ｄ（不純物濃度１×１０１８〜１×１０２０ｃｍ−３）を形成する。
次に、図４（ｄ）において、ＣＶＤ（化学的気相成長）法により、酸化膜からなる絶縁膜を半導体基板全面に堆積し、エッチング技術によりゲート電極３の側壁部のみ絶縁膜を残すことにより、サイドウォール５を形成する。図４（ｅ）において、ゲート電極３及びサイドウォール５をマスクとして、半導体基板１に不純物イオンを注入することにより、ソース領域６Ｓ及びドレイン領域６Ｄ（不純物濃度１×１０２０〜１×１０２２ｃｍ−３）を形成する。その後、図４（ｆ）において、注入イオンの活性化及び半導体基板１の結晶性回復のため熱処理（活性化アニール）を行い、完成する。
図５は、特許文献１に記載されたトンネル伝導を説明するためのエネルギーバンドを示す図である。
図４のようなＬＤＤ構造を持つ半導体素子では、特許文献１に記載されているように、ドレイン・バンド間トンネル現象（即ち、ゲート電極とその下に入り込んできているドレイン領域との間で、ドレイン・バンド間トンネル電流が発生する現象）による電子・ホール対の発生は、ポテンシャル変化によって価電子帯と伝導帯のエネルギー状態が等しくなった領域（図５中の斜線で示す領域７）における、価電子帯から伝導帯への電子電界放出であるため、ポテンシャル分布に強く依存する。
即ち、ドレイン領域６Ｄが比較的低濃度（約１×１０１８ｃｍ−３以下程度）の場合には、価電子帯と伝導帯のエネルギー状態が等しくなった領域７のポテンシャル勾配は緩やかであるため、バンド間トンネル現象による電子・ホール対の発生速度は小さい。これに対し、ドレイン領域６Ｄが比較的高濃度（約１×１０１９ｃｍ−３以上程度）の場合には、価電子帯と伝導帯のエネルギー状態が等しくなるほどにポテンシャルは変化せず、そのためバンド間のトンネル現象は生じない。そして、両者の中間的な濃度（約１×１０１８ｃｍ−３ 〜１×１０１９ｃｍ−３）では、価電子帯と伝導帯のエネルギー状態が等しくなった領域７のポテンシャル勾配は急峻で、バンド間トンネル現象による電子・ホール対発生速度が非常に大きくなる。従って、バンド間トンネル現象による消費電流を充分に小さくするためには、ドレイン領域６Ｄを比較的低濃度（約１×１０１８ｃｍ−３以下程度）に形成するか、或いは高濃度（約１×１０１９ｃｍ−３以上程度）に形成することが必要となる。一方、高速動作を行うためには、ドレイン領域６Ｄの抵抗を下げる必要があり、その点からドレイン領域６Ｄは高濃度であるほど望ましい。
以上のような条件から、通常は高ドーズ量のイオン注入等によって、ドレイン領域６Ｄには充分に高い濃度領域を形成するように製造が行われる。
しかしながら、そのように高ドーズ量のイオン注入等により形成されたドレイン領域６Ｄは、ゲート絶縁膜２直下で濃度分布を有するため、必然的にバンド間トンネル現象による電子・ホール対の発生速度が非常に大きくなる領域が形成されて、大きなリーク電流を生じてしまうという問題がある。又、ＭＯＳＦＥＴをｎチャネル型として形成した場合に、上述のバンド間トンネル現象によって発生した電子・ホール対のうち、ドレイン領域６Ｄから半導体基板１に向かう電界によってエネルギーを得たホールがゲート絶縁膜２中に注入される現象は、ゲート絶縁膜２の長期信頼性に悪影響を及ぼし、或いはメモリセルの書き込み速度等の諸特性を劣化させることが知られている。
その劣化に対する防止策として、ドレイン領域６Ｄを更に低濃度の拡散層で覆って、電界強度を弱めるような構造を用いる場合があるが、そのような場合にはチャネル長の実質的減少は避けられず、ＭＯＳＦＥＴの製造を困難なものにする。
このような問題点を解決する手法の１つとして、特許文献１に記載されているように、ソース領域６Ｓ及びドレイン領域６Ｄ上にそれぞれ積み上げ拡散層を積み上げる構造が提案されている。
しかしながら、従来の特許文献１のソース・ドレインを積み上げる構造では、積み上げ工程を追加するため、半導体素子の構造が複雑になり、又、製造工程数やコストが増大するという課題があった。
本発明は、前記従来技術の課題を解決し、構造が簡単で、製造工程数やコストを低減できる半導体装置及びその製造方法を提供することを目的とする。
前記課題を解決するために、本発明の半導体装置では、半導体基板上の所定領域に形成されたゲート絶縁膜及び前記ゲート絶縁膜上のゲート電極と、前記半導体基板表面における前記ゲート電極領域外が所定の深さエッチングされ、前記ゲート絶縁膜下に形成された半導体基板非削除部及びこの周囲の半導体基板削除領域と、第１の不純物イオンの拡散領域からなり、前記ゲート電極領域に隣接して前記半導体基板削除領域に形成されたＬＤＤソース領域及びＬＤＤドレイン領域と、前記ゲート電極、前記ゲート絶縁膜及び前記半導体基板非削除部の側面に形成された絶縁膜のサイドウォールと、前記第１の不純物イオンよりも高濃度の第２の不純物イオンの拡散領域からなり、前記サイドウォールの形成領域に隣接して前記半導体基板削除領域に形成されたソース領域及びドレイン領域と、を有している。
本発明では、半導体基板非削除部を設けてゲート絶縁膜とＬＤＤソース領域及びＬＤＤドレイン領域との間の距離を大きくしているので、例えば、ゲート電圧０Ｖ付近のソース・ドレイン間に流れるドレイン電流値が、従来技術に比べて小さくなり、スタンバイ時（待機時）のドレイン電流を小さくできる。そのため、従来技術に比べ、駆動電流値をそのままにオフリーク電流を向上することができる。更に、半導体基板を削った半導体基板削除領域に、ＬＤＤソース領域及びソース領域とＬＤＤドレイン領域及びドレイン領域とを形成する構造であるため、素子構造が簡単で、製造工程数やコストを低減できる。
本発明の半導体装置を製造するには、先ず、半導体基板上の所定領域にゲート絶縁膜を形成すると共に、前記ゲート絶縁膜上にゲート電極を形成する。前記ゲート電極をマスクとして前記半導体基板の表面を所定の深さエッチングし、前記ゲート絶縁膜下に半導体基板非削除部を形成すると共に、前記半導体基板非削除部の周囲に半導体基板削除領域を形成する。
次に、前記ゲート電極をマスクとして第１の不純物イオンを前記半導体基板削除領域に注入し、ＬＤＤソース領域及びＬＤＤドレイン領域を形成する。前記ゲート電極、前記ゲート絶縁膜及び前記半導体基板非削除部の側面に、絶縁膜のサイドウォールを形成する。その後、前記ゲート電極及び前記サイドウォールをマスクとして、前記第１の不純物イオンよりも高濃度の第２の不純物イオンを前記半導体基板削除領域に注入し、ソース領域及びドレイン領域を形成する。
（構成）
図１（ａ）〜（ｈ）は、本発明の実施例１を示すＬＤＤ構造を用いたＭＯＳＦＥＴの製造方法例を示す製造工程図であり、同図（ｈ）が電極形成工程後のＭＯＳＦＥＴを示す概略の断面図である。
図１（ａ）〜（ｈ）は、本発明の実施例１を示すＬＤＤ構造を用いたＭＯＳＦＥＴの製造方法例を示す製造工程図であり、同図（ｈ）が電極形成工程後のＭＯＳＦＥＴを示す概略の断面図である。
図１（ｇ）に示すように、本実施例１のＭＯＳＦＥＴは、Ｓｉ基板等からなる半導体基板１１を有し、この半導体基板１１上の所定領域に半導体基板非削除部（以下単に「非削除部」という。）１１Ａが形成されている。非削除部１１Ａの周囲には、エッチングにより所定の深さの半導体基板削除領域（以下単に「削除領域」という。）１１Ｂが形成されている。非削除部１１Ａ上には、ゲート酸化膜等のゲート絶縁膜１２が形成され、更にこのゲート絶縁膜１２上にゲート電極１３が形成されている。
半導体基板１１における非削除部１１Ａの周囲の削除領域１１Ｂ内には、第１の不純物イオンの注入によって低濃度のＬＤＤソース領域１４Ｓ及びＬＤＤドレイン領域１４Ｄが形成され、これらのＬＤＤソース領域１４Ｓ及びＬＤＤドレイン領域１４Ｄの一部が非削除部１１Ａ下に入り込んでいる。非削除部１１Ａ、ゲート絶縁膜１２及びゲート電極１３の側面には、酸化膜等の絶縁膜からなるサイドウォール１５が形成されている。サイドウォール１５の周囲の削除領域１１Ｂ内には、第２の不純物イオンの注入によって高濃度のソース領域１６Ｓ及びドレイン領域１６Ｄが形成されている。ソース領域１６Ｓ及びドレイン領域１６Ｄは、ＬＤＤソース領域１４Ｓ及びＬＤＤドレイン領域１４Ｄよりも深く形成され、該ソース領域１６Ｓ及びドレイン領域１６Ｄの一部がサイドウォール１５下に入り込んでいる。
ゲート電極１３、サイドウォール１５、ソース領域１６Ｓ、及びドレイン領域１６Ｄの全面をお覆うように酸化膜等の絶縁膜１７が形成され、この絶縁膜１７の所定箇所が開口されてアルミニュウム（Ａｌ）等の金属電極材料が埋め込まれ、金属製のソース電極１８Ｓ、ドレイン電極１８Ｄ、及びゲート電極１８Ｇが形成されている。金属製のソース領域１８Ｓはソース領域１６Ｓに、ドレイン電極１８Ｄはドレイン領域１６Ｄに、ゲート電極１８Ｇはゲート電極１３に、それぞれ電気的に接続されている。
（製造方法例）
図１（ａ）〜（ｈ）を参照しつつ、本実施例１のＬＤＤ構造を用いたＭＯＳＦＥＴの製造工程の一例を説明する。
図１（ａ）〜（ｈ）を参照しつつ、本実施例１のＬＤＤ構造を用いたＭＯＳＦＥＴの製造工程の一例を説明する。
先ず、図１（ａ）のゲート絶縁膜堆積工程において、Ｓｉ基板からなる半導体基板１１の表面に、図示しない酸化膜を堆積して素子分離領域を形成した後、８５０°Ｃウェット酸化、１０分程度の熱酸化で、ゲート酸化膜からなるゲート絶縁膜１２を堆積させる。
図１（ｂ）のゲート電極形成工程において、ＣＶＤ法で電極材のポリＳｉ膜を１５０ｎｍ〜２５０ｎｍ程度堆積する。ポリＳｉ膜の全面をレジスト膜でマスキング（被着）し、ホトリソグラフィ技術及びエッチング技術により、該ポリＳｉ膜の所定箇所を除去してゲート電極１３を形成すると共に、該ゲート電極１３下にゲート絶縁膜１２を残す。
図１（ｃ）の基板エッチング工程において、ゲート電極１３をマスクとして半導体基板１１を所定の深さだけオーバエッチングし、削除領域１１Ｂを形成すると共に、ゲート絶縁膜１２下に非削除部１１Ａを残す。
図１（ｄ）のＬＤＤイオン注入工程において、ゲート電極１３をマスクとして削除領域１１Ｂに、砒素等の第１の不純物イオンを１０ｋｅＶ１Ｅ１４（ｃｍ−２）前後でイオン注入し、ソース及びドレインの一部となるＬＤＤソース領域１４Ｓ及びＬＤＤドレイン領域１４Ｄ（不純物濃度１×１０１８〜１×１０２０ｃｍ−３）を形成する。これらのＬＤＤソース領域１４Ｓ及びＬＤＤドレイン領域１４Ｄの一部は、非削除部１１Ａ下まで拡散する。
図１（ｅ）のサイドウォール形成工程において、ＣＶＤ法で酸化膜等のサイドウォール用絶縁膜を１５０ｎｍ〜２５０ｎｍ程度堆積する。全面をレジスト膜でマスキングし、ホトリソグラフィ技術及びエッチング技術により、ゲート電極１３、ゲート絶縁膜１２及び非削除部１１Ａの側面のみサイドウォール用絶縁膜を残し、サイドウォール１５を形成する。
図１（ｆ）のソース・ドレインイオン注入工程において、ゲート電極１３及びサイドウォール１５をマスクとして削除領域１１Ｂに、砒素等の第２の不純物イオンを７０ｋｅＶ５Ｅ１５（ｃｍ−２）前後でイオン注入し、ソース領域１６Ｓ及びドレイン領域１６Ｄ（不純物濃度１×１０２０〜１×１０２２ｃｍ−３）を形成する。これらのソース領域１６Ｓ及びドレイン領域１６Ｄは、ＬＤＤソース領域１４Ｓ及びＬＤＤドレイン領域１４Ｄよりも深く拡散し、更に該ソース領域１６Ｓ及びドレイン領域１６Ｄの一部が、サイドウォール１５下の削除領域１１Ｂまで拡散する。
図１（ｇ）の活性化熱処理工程において、注入イオンの活性化及び半導体基板１１の結晶性回復のために、窒素（Ｎ）等の雰囲気中で１０００°Ｃ、１０秒程度の熱処理（活性化アニール）を行う。これにより、ソース領域１６Ｓ及びドレイン領域１６Ｄが活性化されて深くなる。
その後、図１（ｈ）の電極形成工程において、ＣＶＤ法で酸化膜等の絶縁膜１７を堆積させた後、この絶縁膜１７をレジスト膜でマスキングし、ホトリソグラフィ技術及びエッチング技術により、該絶縁膜１７の電極形成予定箇所を開口する。この開口部分にＡｌ等の金属電極材料を埋め込み、ソース電極１８Ｓ、ドレイン電極１８Ｄ及びゲート電極１８Ｇを形成する。これにより、金属製のソース領域１８Ｓがソース領域１６Ｓに、ドレイン電極１８Ｄがドレイン領域１６Ｄに、ゲート電極１８Ｇがゲート電極１３に、それぞれ電気的に接続され、ＬＤＤ構造を用いたＭＯＳＦＥＴの製造工程が終了する。
（作用・効果）
本実施例１では、 次の（１）〜（４）のような作用・効果が得られる。
本実施例１では、 次の（１）〜（４）のような作用・効果が得られる。
（１） ＬＤＤイオン注入前にエッチングを行って半導体基板１１の表面を削り、非削除部１１Ａ及び削除領域１１Ｂを形成する図１（ｃ）の基板エッチング工程を有しているので、半導体基板１１を削ることで、ゲート絶縁膜１２下の不純物拡散層の不純物分布を変更することができる。
（２） 図２は、本実施例１を用いたときのゲート電圧−ドレイン電流依存を示すゲート電圧−ドレイン電流特性図である。
この図２において、実線は従来技術のＭＯＳＦＥＴの特性曲線、破線は本実施例１のＭＯＳＦＥＴの特性曲線である。本実施例１では、非削除部１１Ａを設けてゲート絶縁膜１２とＬＤＤソース領域１４Ｓ及びＬＤＤドレイン領域１４Ｄとの間の距離を大きくしているので、例えば、ゲート電圧０Ｖ付近のソース・ドレイン間に流れるドレイン電流値が、従来技術に比べて小さくなり、スタンバイ時のドレイン電流を小さくできる。そのため、従来技術に比べ、駆動電流値をそのままにオフリーク電流を向上することができる。この理由を次の（３）で説明する。
（３） 図３は、従来技術と本実施例１における半導体基板１，１１表面でのエネルギーバンド図である。
この図３において、チャネル拡散層領域２０は図１のＬＤＤソース領域１４Ｓ及びソース領域１６ＳとＬＤＤドレイン領域１４Ｄ及びドレイン領域１６Ｄとの間の領域に対応する。符号Ｅｖは価電子帯の上限、Ｅｃは伝導帯（conduction band）の下限、ＥｃとＥｖの間は禁止帯（電子・正孔が存在できない領域）、Ｅｉはフェルミ準位（ＥｃとＥｖの中心値）、Ｅｉ（ｘ）はリーク電流となる電子対のエネルギーである。従来技術では実線で描かれたＥｖとＥｆｎのバンド高さであるのに対し、本実施例１では破線で描かれたＥｆｎとＥｃのバンド高さになっている。
リーク電流とは、チャネル拡散層領域２０の電子がエネルギーバンド（枠２１、枠２２）を越えて流れる電流であり、又、オフリーク電流とは、ＭＯＳＦＥＴのソース・ドレイン間がオフ状態の時のリーク電流である。バンド高さＨが小さく、バンド幅Ｌが大きいと、電子の飛び越える量が少なくなるため、リーク電流が流れなくなる。
ゲート電圧が低く、ＬＤＤドレイン領域１４Ｄとチャネル拡散層領域２０の濃度が濃い場合、電子がエネルギーバンドを越えることがある。この電子が電流となって流れるのであるが、本実施例１のように、非削除部１１Ａを設けてゲート絶縁膜１２とＬＤＤソース領域１４Ｓ及びＬＤＤドレイン領域１４Ｄとの間の距離を大きくすると、従来技術に比べて濃度が低くなるので、電子がエネルギーバンドを越え難くなり、これによってリーク電流（オフリーク電流）を抑制することができる。
（４） 半導体基板１１を削った削除領域１１Ｂに、ＬＤＤソース領域１４Ｓ及びソース領域１６ＳとＬＤＤドレイン領域１４Ｄ及びドレイン領域１６Ｄとを形成する構造であるため、素子構造が簡単で、製造工程数やコストを低減できる。
本発明は、上記実施例１に限定されず、種々の変形が可能である。この変形例である実施例２としては、例えば、次の（ａ）、（ｂ）のようなものがある。
（ａ） 実施例１では、ＬＤＤ構造を用いたＭＯＳＦＥＴについて説明したが、本発明の特徴は、ゲート下に非削除部１１Ａを有する構造であり、このような構造を有していれば、ＭＯＳＦＥＴ以外の他の不揮発性メモリセル等の種々の半導体装置に適用可能である。
（ｂ） 図１の製造方法の材料、温度、時間等の製造条件は一例であり、製造対象となる半導体装置に応じて種々の変更が可能である。
１１ 半導体基板
１１Ａ 非削除部
１１Ｂ 削除領域
１２ ゲート絶縁膜
１３，１８Ｇ ゲート電極
１４Ｄ ＬＤＤドレイン領域
１４Ｓ ＬＤＤソース領域
１５ サイドウォール
１６Ｄ ドレイン領域
１６Ｓ ソース領域
１１Ａ 非削除部
１１Ｂ 削除領域
１２ ゲート絶縁膜
１３，１８Ｇ ゲート電極
１４Ｄ ＬＤＤドレイン領域
１４Ｓ ＬＤＤソース領域
１５ サイドウォール
１６Ｄ ドレイン領域
１６Ｓ ソース領域
Claims (3)
- 半導体基板上の所定領域に形成されたゲート絶縁膜及び前記ゲート絶縁膜上のゲート電極と、
前記半導体基板表面における前記ゲート電極領域外が所定の深さエッチングされ、前記ゲート絶縁膜下に形成された半導体基板非削除部及びこの周囲の半導体基板削除領域と、
第１の不純物イオンの拡散領域からなり、前記ゲート電極領域に隣接して前記半導体基板削除領域に形成されたＬＤＤソース領域及びＬＤＤドレイン領域と、
前記ゲート電極、前記ゲート絶縁膜及び前記半導体基板非削除部の側面に形成された絶縁膜のサイドウォールと、
前記第１の不純物イオンよりも高濃度の第２の不純物イオンの拡散領域からなり、前記サイドウォールの形成領域に隣接して前記半導体基板削除領域に形成されたソース領域及びドレイン領域と、
を有することを特徴とする半導体装置。 - 半導体基板上の所定領域にゲート絶縁膜を形成すると共に、前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板の表面を所定の深さエッチングし、前記ゲート絶縁膜下に半導体基板非削除部を形成すると共に、前記半導体基板非削除部の周囲に半導体基板削除領域を形成する工程と、
前記ゲート電極をマスクとして第１の不純物イオンを前記半導体基板削除領域に注入し、ＬＤＤソース領域及びＬＤＤドレイン領域を形成する工程と、
前記ゲート電極、前記ゲート絶縁膜及び前記半導体基板非削除部の側面に、絶縁膜のサイドウォールを形成する工程と、
前記ゲート電極及び前記サイドウォールをマスクとして、前記第１の不純物イオンよりも高濃度の第２の不純物イオンを前記半導体基板削除領域に注入し、ソース領域及びドレイン領域を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項２記載の半導体装置の製造方法において、
前記ソース領域及び前記ドレイン領域の形成後に、注入イオンの活性化及び半導体基板の結晶性回復のための熱処理を行うことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004086909A JP2005277024A (ja) | 2004-03-24 | 2004-03-24 | 半導体装置及びその製造方法 |
| US10/962,595 US20050212043A1 (en) | 2004-03-24 | 2004-10-13 | Semiconductor device and manufacturing method thereof |
| US11/411,885 US20060186471A1 (en) | 2004-03-24 | 2006-04-27 | Manufacturing method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004086909A JP2005277024A (ja) | 2004-03-24 | 2004-03-24 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005277024A true JP2005277024A (ja) | 2005-10-06 |
Family
ID=34988761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004086909A Abandoned JP2005277024A (ja) | 2004-03-24 | 2004-03-24 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20050212043A1 (ja) |
| JP (1) | JP2005277024A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080058954A1 (en) * | 2006-08-22 | 2008-03-06 | Hai Trieu | Methods of treating spinal injuries using injectable flowable compositions comprising organic materials |
| US9780209B1 (en) * | 2016-07-13 | 2017-10-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US35827A (en) * | 1862-07-08 | Improvement in stump-extractors | ||
| US4907048A (en) * | 1987-11-23 | 1990-03-06 | Xerox Corporation | Double implanted LDD transistor self-aligned with gate |
| JP2551127B2 (ja) * | 1989-01-07 | 1996-11-06 | 三菱電機株式会社 | Ｍｉｓ型半導体装置およびその製造方法 |
| IT1235693B (it) * | 1989-05-02 | 1992-09-21 | Sgs Thomson Microelectronics | Transistore ad effetto di campo superficiale con regione di source e/o di drain scavate per dispositivi ulsi. |
| US6081010A (en) * | 1992-10-13 | 2000-06-27 | Intel Corporation | MOS semiconductor device with self-aligned punchthrough stops and method of fabrication |
| JPH08139315A (ja) * | 1994-11-09 | 1996-05-31 | Mitsubishi Electric Corp | Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法 |
| JPH1187695A (ja) * | 1997-09-11 | 1999-03-30 | Toshiba Corp | 半導体装置の製造方法 |
| US6661057B1 (en) * | 1998-04-07 | 2003-12-09 | Advanced Micro Devices Inc | Tri-level segmented control transistor and fabrication method |
| US6188114B1 (en) * | 1998-12-01 | 2001-02-13 | Advanced Micro Devices, Inc. | Method of forming an insulated-gate field-effect transistor with metal spacers |
| TW451427B (en) * | 1999-02-19 | 2001-08-21 | Mitsubishi Electric Corp | Non-volatile semiconductor memory device and the driving method, operation method and manufacturing method of the same |
| JP2001297996A (ja) * | 2000-04-13 | 2001-10-26 | Nec Corp | 回路製造方法および装置、アニール制御方法および装置、情報記憶媒体 |
| US6495887B1 (en) * | 2000-06-09 | 2002-12-17 | Advanced Micro Devices, Inc. | Argon implantation after silicidation for improved floating-body effects |
| JP2002110972A (ja) * | 2000-09-28 | 2002-04-12 | Nec Corp | 半導体装置およびその製造方法 |
| JP4832629B2 (ja) * | 2000-10-04 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4236992B2 (ja) * | 2002-06-24 | 2009-03-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-03-24 JP JP2004086909A patent/JP2005277024A/ja not_active Abandoned
- 2004-10-13 US US10/962,595 patent/US20050212043A1/en not_active Abandoned
-
2006
- 2006-04-27 US US11/411,885 patent/US20060186471A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060186471A1 (en) | 2006-08-24 |
| US20050212043A1 (en) | 2005-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6784060B2 (en) | Method for fabricating high voltage and low voltage transistors | |
| US7417248B2 (en) | Transistor with shallow germanium implantation region in channel | |
| KR100484372B1 (ko) | 반도체 구조물 제작 방법 | |
| US7858508B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20060141726A1 (en) | Field effect transistor with a high breakdown voltage and method of manufacturing the same | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| US6180502B1 (en) | Self-aligned process for making asymmetric MOSFET using spacer gate technique | |
| TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
| JP2005277024A (ja) | 半導体装置及びその製造方法 | |
| JPH11345963A (ja) | Ｍｏｓｆｅｔ半導体装置およびその製造方法 | |
| JPH07302908A (ja) | 半導体装置及びその製造方法 | |
| JP2005093530A (ja) | 半導体装置の製造方法 | |
| JP2005175143A (ja) | 半導体装置およびその製造方法 | |
| JP2004200595A (ja) | Ｍｉｓトランジスタおよびその製造方法 | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device | |
| JP3397804B2 (ja) | 不揮発性メモリの製造方法 | |
| JP2003133540A (ja) | ドット体の形成方法および半導体装置の製造方法 | |
| JPH0645598A (ja) | 半導体装置及びその製造方法 | |
| KR100873816B1 (ko) | 트랜지스터 제조 방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR101231229B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100215857B1 (ko) | 트랜지스터의 제조방법 | |
| US7675128B2 (en) | Method for forming a gate insulating layer of a semiconductor device | |
| JP2002124667A (ja) | 半導体装置の製造方法 | |
| JPH10189952A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070525 |