JPH08139315A - Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法 - Google Patents

Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法

Info

Publication number
JPH08139315A
JPH08139315A JP6275095A JP27509594A JPH08139315A JP H08139315 A JPH08139315 A JP H08139315A JP 6275095 A JP6275095 A JP 6275095A JP 27509594 A JP27509594 A JP 27509594A JP H08139315 A JPH08139315 A JP H08139315A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
gate electrode
oxide film
forming
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6275095A
Other languages
English (en)
Inventor
Tomohiro Yamashita
朋弘 山下
Satoru Shimizu
悟 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6275095A priority Critical patent/JPH08139315A/ja
Priority to TW083111537A priority patent/TW272313B/zh
Priority to US08/483,036 priority patent/US5554871A/en
Priority to DE19524323A priority patent/DE19524323C2/de
Priority to KR1019950039682A priority patent/KR0170061B1/ko
Publication of JPH08139315A publication Critical patent/JPH08139315A/ja
Priority to US08/665,115 priority patent/US5731233A/en
Priority to US09/013,241 priority patent/US5911103A/en
Priority to US09/263,064 priority patent/US6159783A/en
Priority to US09/695,946 priority patent/US6287906B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Abstract

(57)【要約】 【目的】 ホットキャリア耐性が向上したＭＯＳトラン
ジスタを得る。 【構成】 ゲート電極８の側面とゲート絶縁膜７の側面
と半導体基板１の一主面に接して形成されるサイドウォ
ール９を有したものにおいて、サイドウォール９を、半
導体基板１の一主面に垂直な方向の断面における濃度分
布が半導体基板１の一主面との界面にピークを有するよ
うに窒素が導入された酸化膜からなるものとした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、特に、微細化に適し
たＭＯＳトランジスタ、Ｎチャネル型ＭＯＳトランジス
タ及びＰチャネル型ＭＯＳトランジスタが搭載された半
導体装置、及びそれらの製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体装置に搭載されたＮチャネ
ル型ＭＯＳトランジスタとして、図６７に示すものが一
般的に知られている。図６７において、１はＰ型のシリ
コン（Ｓi ）基板である半導体基板、２はこの半導体基
板の一主面にＮチャネル型ＭＯＳトランジスタを形成す
るためのＮチャネル型ＭＯＳトランジスタ形成領域を囲
んで、隣接して形成される素子と電気的に絶縁するため
の素子分離酸化膜である。
【０００３】３はこの素子分離酸化膜の下に形成された
Ｐ（＋）型の不純物領域からなるチャネルストッパ領
域、４及び５は上記半導体基板の一主面にチャネル領域
６を挟んで形成された一対のソース／ドレイン領域、７
はこれら一対のソース／ドレイン領域４及び５の間に位
置する上記半導体基板１の一主面上にゲート絶縁膜７を
介して形成されるゲート電極である。そして、一対のソ
ース／ドレイン領域４及び５とゲート電極７とによって
Ｎチャネル型ＭＯＳトランジスタを構成しているもので
ある。
【０００４】しかるに、このように構成されたＮチャネ
ル型ＭＯＳトランジスタにあっては、微細化されるに従
って次のような問題が生じた。すなわち、Ｎチャネル型
ＭＯＳトランジスタが非導通状態の時に、一対のソース
／ドレイン領域４及び５のうちドレインとして機能する
一方のソース／ドレイン領域（以下、ドレイン領域４と
一義的に定義し、他方のソース／ドレイン領域を一義的
にソース領域５と定義する。）のチャネル領域６に接す
る端部に生ずる高電界によってホットキャリアが発生
し、この発生されたホットキャリアがゲート絶縁膜７に
注入される。このゲート絶縁膜７に注入され、捕獲され
たホットキャリアによってトランジスタのしきい値電圧
の変化やドレイン電流の低下などのトランジスタ特性の
経時劣化、いわゆるホットキャリア劣化を生じさせるも
のであった。
【０００５】つまり、上記したホットキャリア劣化は、
チャネル領域６内の電子がチャネルに沿った方向の電界
からエネルギーを得て、ホットになり、半導体基板１と
ゲート絶縁膜７との界面のエネルギー障壁の高さより大
きなエネルギーを持つに至ったホットエレクトロンがエ
ネルギー障壁を越えてゲート絶縁膜７中に注入される現
象であるチャネルホットエレクトロン（ＣＨＥ）注入、
あるいは、ドレイン領域４近傍の大きな電界によって高
いエネルギーを得たチャネル領域６内の電子が格子との
電離衝突またはアバランシェ増倍によって電子−正孔対
を生成し、この電子または正孔または両者がホットにな
ってゲート絶縁膜７に注入される現象であるドレインア
バランシェホットキャリア（ＤＡＨＣ）注入により、電
子または正孔が、ドレイン領域４近傍の半導体基板１と
ゲート絶縁膜７との界面及びその近傍のゲート絶縁膜７
中の界面準位またはトラップに捕獲され、あるいは界面
準位を発生させ、その結果、トランジスタ特性（しきい
値電圧の変化やドレイン電流の低下など）が劣化する現
象である。
【０００６】このような問題を緩和する一つの方策とし
て、図６７に示す、いわゆるＬＤＤ構造といわれるＭＯ
Ｓトランジスタが知られている。図６７において、図６
６に示したものと同一符号は同一または相当部分を示す
ものであり、４及び５は上記半導体基板の一主面にチャ
ネル領域６を挟んで形成された一対のソース／ドレイン
領域で、それぞれは上記チャネル領域６に端部が接した
低濃度拡散領域４ａ及び５ａと、上記チャネル領域６に
対して外側に位置し、低濃度拡散領域４ａ及び５ａと一
体的に構成される高濃度拡散領域４ｂ及び５ｂとからな
るものである。９はゲート電極８の側面とゲート絶縁膜
７の側面と半導体基板の一主面、つまり、ソース／ドレ
イン領域４及び５に接して形成される酸化膜からなるサ
イドウォールである。そして、一対のソース／ドレイン
領域４及び５とゲート電極７とサイドウォールとによっ
てＮチャネル型ＭＯＳトランジスタを構成しているもの
である。
【０００７】このように構成されるＮチャネル型ＭＯＳ
トランジスタは次のようにして製造されるものである。
まず、半導体基板１の一主面上にゲート絶縁膜７及びゲ
ート電極８を形成し、ゲート電極８をマスクの一部とし
て、半導体基板１の一主面に、Ｎ型導電型の不純物を注
入して一対の低濃度拡散領域４ａ及び５ａを形成する。
次に、ゲート電極８の表面上及び上記一対の低濃度拡散
領域４ａ及び５ａ上にＣＶＤ法によって酸化膜層を形成
し、この酸化膜層を異方性エッチングによりエッチング
してゲート電極８の側面とゲート絶縁膜７の側面と一対
の低濃度拡散領域４ａ及び５ａに接したサイドウォール
９を形成する。
【０００８】そして、ゲート電極８及びサイドウォール
９をマスクの一部として、半導体基板１の一主面に、Ｎ
型導電型の不純物を注入して高濃度拡散領域４ｂ及び５
ｂを形成してＮチャネル型ＭＯＳトランジスタを得てい
るものである。つまり、サイドウォール９は一対のソー
ス／ドレイン領域４及び５の高濃度領域４ｂ及び５ｂを
自己整合的に形成するためのマスクとして機能させるも
のである。
【０００９】
【発明が解決しようとする課題】しかるに、このように
構成されたＮチャネル型ＭＯＳトランジスタにあって
は、ドレイン領域４（一義的に定義する）のチャネル領
域６と接する端部が低濃度領域４ａであるため、ドレイ
ン領域４ａの端部の電界が緩和されてゲート絶縁膜７中
へのホットキャリアの注入が抑制され、信頼性が向上し
たものの、さらに微細化を進めていくにつれ、ＬＤＤ構
造とするために必要なサイドウォール９中へホットキャ
リアが注入され、サイドウォール９中に捕獲されたホッ
トキャリアによってサイドウォール９と半導体基板１
（ソース／ドレイン領域４及び５）との界面での界面準
位発生によるモビリティ低下に起因するドレイン電流の
劣化が生じてくるものであった。
【００１０】この発明は上記した点に鑑みてなされたも
のであり、サイドウォールを有したものにおいて、微細
化されてもサイドウォールと半導体基板との界面での界
面準位が抑制され、発生されるホットキャリアが界面準
位に捕獲される確率が減少して、ホットキャリア劣化が
起こりにくい、つまり、ホットキャリア耐性が向上した
ＭＯＳトランジスタ、半導体装置及びそれらの製造方法
を得ることを目的とするものである。
【００１１】
【課題を解決するための手段】この発明の第１の発明に
係わるＭＯＳトランジスタは、ゲート電極の側面とゲー
ト絶縁膜の側面と半導体基板の一主面に接して形成され
るサイドウォールを有したものにおいて、サイドウォー
ルを、半導体基板の一主面に垂直な方向の断面における
濃度分布が半導体基板の一主面との界面にピークを有す
るように窒素が導入された酸化膜からなるものとしたも
のである。
【００１２】この発明の第２の発明に係わるＭＯＳトラ
ンジスタは、ゲート電極の側面とゲート絶縁膜の側面と
半導体基板の一主面に接して形成されるサイドウォール
を有したものにおいて、サイドウォールを、ゲート電極
の側面及びゲート絶縁膜の側面に接する垂直部と半導体
基板の一主面に接する底部とを有する縦断面が略Ｌ字状
をなした酸化膜と、この酸化膜の垂直部と底部とに接し
て形成されるともに、窒素が導入されたポリシリコンと
を有したものとしたものである。
【００１３】この発明の第３の発明に係わるＭＯＳトラ
ンジスタは、ゲート電極の側面とゲート絶縁膜の側面と
半導体基板の一主面に接して形成されるサイドウォール
を有したものにおいて、ゲート電極を窒素が導入された
ものとするとともに、サイドウォールを窒素が導入され
た酸化膜を有するものとしたものである。
【００１４】この発明の第４の発明に係わる半導体装置
は、サイドウォールを備えたＮチャネル型ＭＯＳトラン
ジスタとサイドウォールを備えたＰチャネル型ＭＯＳト
ランジスタとを備えたものにおいて、Ｎチャネル型ＭＯ
Ｓトランジスタ及びＰチャネル型ＭＯＳトランジスタの
サイドウォールそれぞれを、窒素が導入された酸化膜か
らなるものとしたものである。
【００１５】この発明の第５の発明に係わる半導体装置
は、サイドウォールを備えたＮチャネル型ＭＯＳトラン
ジスタとサイドウォールを備えたＰチャネル型ＭＯＳト
ランジスタとを備えたものにおいて、Ｎチャネル型ＭＯ
Ｓトランジスタ及びＰチャネル型ＭＯＳトランジスタの
サイドウォールそれぞれを、窒素が導入された酸化膜か
らなるものとし、Ｎチャネル型ＭＯＳトランジスタのゲ
ート電極上及び一対のソース／ドレイン領域上に金属シ
リサイド層が形成されているとともに、Ｐチャネル型Ｍ
ＯＳトランジスタのゲート電極上及び一対のソース／ド
レイン領域上に金属シリサイド層が形成されているもの
である。
【００１６】この発明の第６の発明に係わるＭＯＳトラ
ンジスタの製造方法は、ゲート電極の表面上及び半導体
基板の露出面上にＣＶＤ法によって酸化膜層を形成する
工程と、酸化膜層の表面上から窒素イオンを酸化膜層に
注入する工程と、窒素が注入された酸化膜層をエッチン
グしてゲート電極の側面とゲート絶縁膜の側面と半導体
基板の一主面に接したサイドウォールを形成する工程と
を設けたものである。
【００１７】この発明の第７の発明に係わるＭＯＳトラ
ンジスタの製造方法は、ゲート電極の表面上及び半導体
基板の露出面上にＣＶＤ法によって酸化膜層を形成する
工程と、酸化膜層の表面上にポリシリコン層を形成する
工程と、ポリシリコン層の表面上から窒素イオンをポリ
シリコン層に注入する工程と、ポリシリコン層に注入さ
れた窒素を酸化膜層に拡散する工程と、ポリシリコン層
を除去し、窒素が注入された酸化膜層をエッチングして
ゲート電極の側面とゲート絶縁膜の側面と半導体基板の
一主面に接したサイドウォールを形成する工程とを設け
たものである。
【００１８】この発明の第８の発明に係わるＭＯＳトラ
ンジスタの製造方法は、ゲート電極の表面上及び半導体
基板の露出面上にＣＶＤ法によって酸化膜層を形成する
工程と、酸化膜層の表面上にポリシリコン層を形成する
工程と、ポリシリコン層の表面上から窒素イオンをポリ
シリコン層に注入する工程と、窒素が注入されたポリシ
リコン層をエッチングするとともに、酸化膜層をエッチ
ングし、ゲート電極の側面及びゲート絶縁膜の側面に接
する垂直部と半導体基板の一主面に接する底部とを有す
る縦断面が略Ｌ字状をなした酸化膜と、この酸化膜の垂
直部と底部とに接して形成されるともに、窒素が導入さ
れたポリシリコンとを有したサイドウォールを形成する
工程とを設けたものである。
【００１９】この発明の第９の発明に係わるＭＯＳトラ
ンジスタの製造方法は、ゲート電極の表面上及び半導体
基板の露出面上にＣＶＤ法によって酸化膜層を形成する
工程と、酸化膜層の表面上から窒素イオンを、酸化膜層
の少なくともゲート電極の側面及びゲート酸化膜の側面
に接する内部領域と、ゲート電極及び半導体基板の露出
面が位置する半導体基板の一主面に注入する工程と、酸
化膜層をエッチングしてゲート電極の側面とゲート絶縁
膜の側面と半導体基板の一主面に接した窒素が導入され
た酸化膜を有するサイドウォールを形成する工程とを備
えたものである。
【００２０】この発明の第１０の発明にＮチャネル型Ｍ
ＯＳトランジスタの製造方法は、ゲート電極をマスクの
一部として、半導体基板の一主面に、Ｎ型導電型の不純
物を注入して一対のソース／ドレイン領域の低濃度拡散
領域を形成する工程と、ゲート電極の表面上及び一対の
ソース／ドレイン領域の低濃度拡散領域上にＣＶＤ法に
よって酸化膜層を形成する工程と、酸化膜層の表面上か
ら窒素イオンを酸化膜層に注入する工程と、窒素が注入
された酸化膜層をエッチングしてゲート電極の側面とゲ
ート絶縁膜の側面と一対のソース／ドレイン領域の低濃
度拡散領域に接したサイドウォールを形成する工程と、
ゲート電極及びサイドウォールをマスクの一部として、
半導体基板の一主面に、Ｎ型導電型の不純物を注入して
一対のソース／ドレイン領域の高濃度拡散領域を形成す
る工程とを設けたものである。
【００２１】この発明の第１１の発明に係わるＮチャネ
ル型ＭＯＳトランジスタの製造方法は、ゲート電極をマ
スクの一部として、半導体基板の一主面に、Ｎ型導電型
の不純物を注入して一対のソース／ドレイン領域の低濃
度拡散領域を形成する工程と、ゲート電極の表面上及び
一対のソース／ドレイン領域の低濃度拡散領域上にＣＶ
Ｄ法によって酸化膜層を形成する工程と、酸化膜層の表
面上にポリシリコン層を形成する工程と、ポリシリコン
層の表面上から窒素イオンをポリシリコン層に注入する
工程と、ポリシリコン層に注入された窒素を酸化膜層に
拡散する工程と、ポリシリコン層を除去し、窒素が注入
された酸化膜層をエッチングしてゲート電極の側面とゲ
ート絶縁膜の側面と一対のソース／ドレイン領域の低濃
度拡散領域に接したサイドウォールを形成する工程と、
ゲート電極及びサイドウォールをマスクの一部として、
半導体基板の一主面に、Ｎ型導電型の不純物を注入して
上記一対のソース／ドレイン領域の高濃度拡散領域を形
成する工程とを設けたものである。
【００２２】この発明の第１２の発明に係わるＮチャネ
ル型ＭＯＳトランジスタの製造方法は、ゲート電極をマ
スクの一部として、半導体基板の一主面に、Ｎ型導電型
の不純物を注入して一対のソース／ドレイン領域の低濃
度拡散領域を形成する工程と、ゲート電極の表面上及び
一対のソース／ドレイン領域の低濃度拡散領域上にＣＶ
Ｄ法によって酸化膜層を形成する工程と、酸化膜層の表
面上にポリシリコン層を形成する工程と、ポリシリコン
層の表面上から窒素イオンをポリシリコン層に注入する
工程と、窒素が注入されたポリシリコン層をエッチング
するとともに、酸化膜層をエッチングし、ゲート電極の
側面及びゲート絶縁膜の側面に接する垂直部と一対のソ
ース／ドレイン領域の低濃度拡散領域に接する底部とを
有する縦断面が略Ｌ字状をなした酸化膜と、この酸化膜
の垂直部と底部とに接して形成されるともに、窒素が導
入されたポリシリコンとを有したサイドウォールを形成
する工程と、ゲート電極及びサイドウォールをマスクの
一部として、半導体基板の一主面に、Ｎ型導電型の不純
物を注入して一対のソース／ドレイン領域の高濃度拡散
領域を形成する工程とを設けたものである。
【００２３】この発明の第１３の発明に係わるＮチャネ
ル型ＭＯＳトランジスタの製造方法は、ゲート電極をマ
スクの一部として、半導体基板の一主面に、Ｎ型導電型
の不純物を注入して一対のソース／ドレイン領域の低濃
度拡散領域を形成する工程と、ゲート電極の表面上及び
一対のソース／ドレイン領域の低濃度拡散領域上にＣＶ
Ｄ法によって酸化膜層を形成する工程と、酸化膜層の表
面上から窒素イオンを、酸化膜層の少なくともゲート電
極の側面及びゲート酸化膜の側面に接する内部領域と、
ゲート電極と、一対のソース／ドレイン領域の低濃度拡
散領域に注入する工程と、酸化膜層をエッチングしてゲ
ート電極の側面とゲート絶縁膜の側面と一対のソース／
ドレイン領域の低濃度拡散領域に接した窒素が導入され
た酸化膜を有するサイドウォールを形成する工程と、ゲ
ート電極及びサイドウォールをマスクの一部として、半
導体基板の一主面に、Ｎ型導電型の不純物を注入して一
対のソース／ドレイン領域の高濃度拡散領域を形成する
工程とを設けたものである。
【００２４】この発明の第１４の発明に係わる半導体装
置の製造方法は、Ｎチャネル型ＭＯＳトランジスタの第
１のゲート電極及びＰチャネル型ＭＯＳトランジスタの
第２のゲート電極の表面上及び半導体基板の露出面上に
ＣＶＤ法によって酸化膜層を形成する工程と、Ｐチャネ
ル型ＭＯＳトランジスタ形成領域上に位置する酸化膜層
の表面を覆い、Ｎチャネル型ＭＯＳトランジスタ形成領
域上に位置する酸化膜層の表面上から窒素イオンを、酸
化膜層に注入する工程と、窒素が注入されたＮチャネル
型ＭＯＳトランジスタ形成領域上に位置する酸化膜層を
エッチングして第１のゲート電極の側面と第１のゲート
絶縁膜の側面と半導体基板の一主面に接したＮチャネル
型ＭＯＳトランジスタのサイドウォールを形成する工程
とを設けたものである。
【００２５】この発明の第１５の発明に係わる半導体装
置の製造方法は、Ｎチャネル型ＭＯＳトランジスタの第
１のゲート電極及びＰチャネル型ＭＯＳトランジスタの
第２のゲート電極の表面上及び半導体基板の露出面上に
ＣＶＤ法によって酸化膜層を形成する工程と、酸化膜層
の表面上から窒素イオンを酸化膜層に注入する工程と、
窒素が注入された酸化膜層をエッチングして、第１のゲ
ート電極の側面と第１のゲート絶縁膜の側面と半導体基
板の一主面に接したＮチャネル型ＭＯＳトランジスタの
第１のサイドウォールを形成するとともに、第２のゲー
ト電極の側面と第２のゲート絶縁膜の側面と半導体基板
の一主面に接したＰチャネル型ＭＯＳトランジスタの第
２のサイドウォールを形成する工程とを設けたものであ
る。
【００２６】この発明の第１６の発明に係わる半導体装
置の製造方法は、Ｐチャネル型ＭＯＳトランジスタ形成
領域を覆い、Ｎチャネル型ＭＯＳトランジスタの第１の
ゲート電極をマスクの一部として、Ｎ型導電型の不純物
を注入してＮチャネル型ＭＯＳトランジスタの一対の第
１のソース／ドレイン領域の低濃度拡散領域を形成する
工程と、第１のゲート電極及びＰチャネル型ＭＯＳトラ
ンジスタの第２のゲート電極の表面上及び半導体基板の
露出面上にＣＶＤ法によって酸化膜層を形成する工程
と、Ｐチャネル型ＭＯＳトランジスタ形成領域上に位置
する酸化膜層の表面を覆い、Ｎチャネル型ＭＯＳトラン
ジスタ形成領域上に位置する酸化膜層の表面上から窒素
イオンを酸化膜層に注入する工程と、窒素が注入された
Ｎチャネル型ＭＯＳトランジスタ形成領域上に位置する
酸化膜層をエッチングして第１のゲート電極の側面と第
１のゲート絶縁膜の側面と一対の第１のソース／ドレイ
ン領域の低濃度拡散領域に接したＮチャネル型ＭＯＳト
ランジスタの第１のサイドウォールを形成するととも
に、Ｐチャネル型ＭＯＳトランジスタ形成領域上に位置
する酸化膜層をエッチングして第２のゲート電極の側面
と第２のゲート絶縁膜の側面と半導体基板の露出面に接
したＰチャネル型ＭＯＳトランジスタの第２のサイドウ
ォールを形成する工程と、Ｐチャネル型ＭＯＳトランジ
スタ形成領域を覆い、第１のゲート電極及び第１のサイ
ドウォールをマスクの一部として、Ｎ型導電型の不純物
を注入して一対の第１のソース／ドレイン領域の高濃度
拡散領域を形成する工程と、Ｎチャネル型ＭＯＳトラン
ジスタ形成領域を覆い、第２のゲート電極及び第２のサ
イドウォールをマスクの一部として、半導体基板の一主
面に、Ｐ型導電型の不純物を注入してＰチャネル型ＭＯ
Ｓトランジスタの一対の第２のソース／ドレイン領域を
形成する工程とを設けたものである。
【００２７】この発明の第１７の発明に係わる半導体装
置の製造方法は、Ｐチャネル型ＭＯＳトランジスタ形成
領域を覆い、Ｎチャネル型ＭＯＳトランジスタの第１の
ゲート電極をマスクの一部としてＮ型導電型の不純物を
注入してＮチャネル型ＭＯＳトランジスタの一対の第１
のソース／ドレイン領域の低濃度拡散領域を形成する工
程と、第１のゲート電極及びＰチャネル型ＭＯＳトラン
ジスタの第２のゲート電極の表面上及び半導体基板の露
出面上にＣＶＤ法によって酸化膜層を形成する工程と、
酸化膜層の表面上から窒素イオンを酸化膜層に注入する
工程と、窒素が注入された酸化膜層をエッチングして、
第１のゲート電極の側面と第１のゲート絶縁膜の側面と
一対の第１のソース／ドレイン領域の低濃度拡散領域に
接したＮチャネル型ＭＯＳトランジスタの第１のサイド
ウォールを形成するとともに、第２のゲート電極の側面
と第２のゲート絶縁膜の側面と半導体基板の一主面に接
したＰチャネル型ＭＯＳトランジスタの第２のサイドウ
ォールを形成する工程と、Ｐチャネル型ＭＯＳトランジ
スタ形成領域を覆い、第１のゲート電極及び第１のサイ
ドウォールをマスクの一部として、Ｎ型導電型の不純物
を注入して一対の第１のソース／ドレイン領域の高濃度
拡散領域を形成する工程と、Ｎチャネル型ＭＯＳトラン
ジスタ形成領域を覆い、第２のゲート電極及び第２のサ
イドウォールをマスクの一部として、Ｐ型導電型の不純
物を注入してＰチャネル型ＭＯＳトランジスタの一対の
第２のソース／ドレイン領域を形成する工程とを設けた
ものである。
【００２８】この発明の第１８の発明に係わる半導体装
置の製造方法は、Ｐチャネル型ＭＯＳトランジスタ形成
領域を覆い、Ｎチャネル型ＭＯＳトランジスタの第１の
ゲート電極をマスクの一部としてＮ型導電型の不純物を
注入してＮチャネル型ＭＯＳトランジスタの一対の第１
のソース／ドレイン領域の低濃度拡散領域を形成する工
程と、第１のゲート電極及びＰチャネル型ＭＯＳトラン
ジスタの第２のゲート電極の表面上及び半導体基板の露
出面上にＣＶＤ法によって酸化膜層を形成する工程と、
酸化膜層の表面上から窒素イオンを酸化膜層に注入する
工程と、窒素が注入された酸化膜層をエッチングして、
第１のゲート電極の側面と第１のゲート絶縁膜の側面と
一対の第１のソース／ドレイン領域の低濃度拡散領域に
接したＮチャネル型ＭＯＳトランジスタの第１のサイド
ウォールを形成するとともに、第２のゲート電極の側面
と第２のゲート絶縁膜の側面と半導体基板の一主面に接
したＰチャネル型ＭＯＳトランジスタの第２のサイドウ
ォールを形成する工程と、Ｐチャネル型ＭＯＳトランジ
スタ形成領域を覆い、第１のゲート電極及び第１のサイ
ドウォールをマスクの一部として、Ｎ型導電型の不純物
を注入して一対の第１のソース／ドレイン領域の高濃度
拡散領域を形成する工程と、Ｎチャネル型ＭＯＳトラン
ジスタ形成領域を覆い、第２のゲート電極及び第２のサ
イドウォールをマスクの一部として、Ｐ型導電型の不純
物を注入してＰチャネル型ＭＯＳトランジスタの一対の
第２のソース／ドレイン領域を形成する工程と、第１の
ゲート電極の表面、第２のゲート電極の表面、第１のソ
ース／ドレイン領域の表面、及び第２のソース／ドレイ
ン領域の表面に金属シリサイド層を形成する工程とを設
けたものである。
【００２９】
【作用】この発明の第１の発明にあっては、サイドウォ
ールに導入された、半導体基板との界面にピークを有す
る窒素が、微細化されてもサイドウォールと半導体基板
との界面での界面準位を抑制し、発生されるホットキャ
リアが界面準位に捕獲される確率を減少せしめる。
【００３０】この発明の第２の発明にあっては、サイド
ウォールを構成するポリシリコンに導入された、半導体
基板との界面にピークを有する窒素が、微細化されても
サイドウォールと半導体基板との界面での界面準位を抑
制し、発生されるホットキャリアが界面準位に捕獲され
る確率を減少せしめる。
【００３１】この発明の第３の発明にあっては、ゲート
電極に導入された窒素が、ゲート電極に低抵抗化のため
に導入された不純物の拡散を抑制し、サイドウォールに
導入された窒素が、微細化されてもサイドウォールと半
導体基板との界面での界面準位を抑制し、発生されるホ
ットキャリアが界面準位に捕獲される確率を減少せしめ
る。
【００３２】この発明の第４の発明にあっては、Ｎチャ
ネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトラ
ンジスタのサイドウォールそれぞれに導入された窒素
が、微細化されてもサイドウォールと半導体基板との界
面での界面準位を抑制し、発生されるホットキャリアが
界面準位に捕獲される確率を減少せしめる。
【００３３】この発明の第５の発明に係わる半導体装置
は、Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型
ＭＯＳトランジスタのサイドウォールそれぞれに導入さ
れた窒素が、微細化されてもサイドウォールと半導体基
板との界面での界面準位を抑制し、発生されるホットキ
ャリアが界面準位に捕獲される確率を減少せしめる。
【００３４】この発明の第６の発明にあっては、ＣＶＤ
法によって酸化膜層を形成し、この酸化膜層に窒素イオ
ンを注入した後、窒素が注入された酸化膜層をエッチン
グしてサイドウォールを形成するため、サイドウォール
と半導体基板との界面にピークを有する窒素を容易にサ
イドウォールに導入できる。
【００３５】この発明の第７の発明にあっては、ＣＶＤ
法によって酸化膜層を形成し、この酸化膜層の表面上に
ポリシリコン層を形成し、このポリシリコン層に窒素イ
オン注入してポリシリコン層に注入された窒素を酸化膜
層に拡散した後、窒素が注入された酸化膜層をエッチン
グしてサイドウォールを形成するため、サイドウォール
と半導体基板との界面にピークを有する窒素を容易にサ
イドウォールに導入できる。
【００３６】この発明の第８の発明にあっては、ＣＶＤ
法によって酸化膜層を形成し、この酸化膜層の表面上に
ポリシリコン層を形成し、このポリシリコン層に窒素イ
オンを注入した後、窒素が注入されたポリシリコン層と
酸化膜層をエッチングしてサイドウォールを形成するた
め、サイドウォールと半導体基板との界面にピークを有
する窒素を容易にサイドウォールに導入できる。
【００３７】この発明の第９の発明にあっては、ＣＶＤ
法によって酸化膜層を形成し、この酸化膜層に窒素イオ
ンを注入した後、この酸化膜層をエッチングしてサイド
ウォールを形成するため、サイドウォールと半導体基板
との界面にピークを有する窒素を容易にサイドウォール
に導入できる。
【００３８】この発明の第１０の発明にあっては、ＣＶ
Ｄ法によって酸化膜層を形成し、この酸化膜層に窒素イ
オンを注入し、窒素が注入された酸化膜層をエッチング
してサイドウォールを形成するため、サイドウォールと
半導体基板との界面にピークを有する窒素を容易にサイ
ドウォールに導入できる。
【００３９】この発明の第１１の発明にあっては、ＣＶ
Ｄ法によって酸化膜層を形成し、この酸化膜層の表面上
にポリシリコン層を形成し、このポリシリコン層に窒素
イオンを注入し、ポリシリコン層に注入された窒素を酸
化膜層に拡散した後、窒素が注入された酸化膜層をエッ
チングしてサイドウォールを形成するため、サイドウォ
ールと半導体基板との界面にピークを有する窒素を容易
にサイドウォールに導入できる。
【００４０】この発明の第１２の発明にあっては、ＣＶ
Ｄ法によって酸化膜層を形成し、この酸化膜層の表面上
にポリシリコン層を形成し、このポリシリコン層に窒素
イオンを注入し、窒素が注入されたポリシリコン層及び
酸化膜層をエッチングしてサイドウォールを形成するた
め、サイドウォールと半導体基板との界面にピークを有
する窒素を容易にサイドウォールに導入できる。
【００４１】この発明の第１３の発明にあっては、ＣＶ
Ｄ法によって酸化膜層を形成し、この酸化膜層に窒素イ
オンを注入した後、この酸化膜層をエッチングしてサイ
ドウォールを形成するため、サイドウォールと半導体基
板との界面にピークを有する窒素を容易にサイドウォー
ルに導入できる。
【００４２】この発明の第１４の発明にあっては、ＣＶ
Ｄ法によって酸化膜層を形成し、Ｎチャネル型ＭＯＳト
ランジスタ形成領域上に位置する酸化膜層に窒素イオン
を注入した後、この窒素が注入された酸化膜層をエッチ
ングしてＮチャネル型ＭＯＳトランジスタのサイドウォ
ールを形成するため、Ｎチャネル型ＭＯＳトランジスタ
のサイドウォールと半導体基板との界面にピークを有す
る窒素を容易にサイドウォールに導入できる。
【００４３】この発明の第１５の発明にあっては、ＣＶ
Ｄ法によって酸化膜層を形成し、この酸化膜層に窒素イ
オンを注入した後、窒素が注入された酸化膜層をエッチ
ングして、Ｎチャネル型ＭＯＳトランジスタの第１のサ
イドウォール及びＰチャネル型ＭＯＳトランジスタの第
２のサイドウォールを形成するため、それぞれのサイド
ウォールと半導体基板との界面にピークを有する窒素を
容易にサイドウォールに導入できる。
【００４４】この発明の第１６の発明にあっては、ＣＶ
Ｄ法によって酸化膜層を形成し、Ｎチャネル型ＭＯＳト
ランジスタ形成領域上に位置する酸化膜層に窒素イオン
を注入した後、この窒素が注入された酸化膜層をエッチ
ングしてＮチャネル型ＭＯＳトランジスタの第１のサイ
ドウォールを形成するとともに、Ｐチャネル型ＭＯＳト
ランジスタの第２のサイドウォールを形成するため、Ｎ
チャネル型ＭＯＳトランジスタのサイドウォールと半導
体基板との界面にピークを有する窒素を容易にサイドウ
ォールに導入できる。
【００４５】この発明の第１７の発明にあっては、ＣＶ
Ｄ法によって酸化膜層を形成し、この酸化膜層に窒素イ
オンを注入した後、窒素が注入された酸化膜層をエッチ
ングして、Ｎチャネル型ＭＯＳトランジスタの第１のサ
イドウォールを形成するとともに、Ｐチャネル型ＭＯＳ
トランジスタの第２のサイドウォールを形成するため、
それぞれのサイドウォールと半導体基板との界面にピー
クを有する窒素を容易にサイドウォールに導入できる。
【００４６】この発明の第１８の発明にあっては、ＣＶ
Ｄ法によって酸化膜層を形成し、この酸化膜層に窒素イ
オンを注入した後、窒素が注入された酸化膜層をエッチ
ングしてＮチャネル型ＭＯＳトランジスタの第１のサイ
ドウォールを形成するとともに、Ｐチャネル型ＭＯＳト
ランジスタの第２のサイドウォールを形成するため、そ
れぞれのサイドウォールと半導体基板との界面にピーク
を有する窒素を容易にサイドウォールに導入できる。
【００４７】
【実施例】
実施例１．以下にこの発明の実施例１を図１ないし図１
２に基づいて説明する。図１は微細化に適したＮチャネ
ル型ＭＯＳトランジスタが搭載された半導体装置のＮチ
ャネル型ＭＯＳトランジスタの部分を示す断面図であ
り、図１において、１はＰ型のシリコン（Ｓi ）基板で
ある半導体基板、２はこの半導体基板の一主面にＮチャ
ネル型ＭＯＳトランジスタを形成するためのＮチャネル
型ＭＯＳトランジスタ形成領域を囲んで、隣接して形成
される素子と電気的に絶縁するための素子分離酸化膜で
ある。
【００４８】３はこの素子分離酸化膜の下に形成された
Ｐ+ 型の不純物領域からなるチャネルストッパ領域、４
及び５は上記半導体基板（１）の一主面にチャネル領域
６を挟んで形成された一対のソース／ドレイン領域で、
それぞれは上記チャネル領域６に端部が接した低濃度拡
散領域４ａ及び５ａと、上記チャネル領域６に対して外
側に位置し、低濃度拡散領域４ａ及び５ａと一体的に構
成される高濃度拡散領域４ｂ及び５ｂとからなるもので
ある。８はこれら一対のソース／ドレイン領域４及び５
の間に位置する上記半導体基板１の一主面上にゲート絶
縁膜７を介して形成されるゲート電極である。
【００４９】９はゲート電極８の側面とゲート絶縁膜７
の側面と半導体基板の一主面、つまり、ソース／ドレイ
ン領域４及び５に接して形成され、窒素が導入された酸
化膜からなるサイドウォールで、この実施例１に示した
ものにおいては、上記半導体基板１の一主面に垂直な方
向の断面、つまり図示Ｉ−Ｉ断面における窒素の濃度分
布が図２に示すように半導体基板１の一主面との界面に
ピークを有するとともに、このピークの位置より上の位
置で一主面より若干下の位置にさらに濃度のピークを有
するように窒素がサイドウォール９となる酸化膜に導入
されているものである。そして、一対のソース／ドレイ
ン領域４及び５とゲート電極８とサイドウォール９とに
よってＮチャネル型ＭＯＳトランジスタを構成している
ものである。
【００５０】なお、上記サイドウォール９と上記半導体
基板１の一主面との界面に位置するピークの窒素濃度
は、〜１０19／ｃｍ3 から〜１０21／ｃｍ3 の範囲に設
定するのが望ましく、〜１０19／ｃｍ3 よりも低くする
と、上記サイドウォール９と上記半導体基板１の一主面
との界面での界面準位をあまり抑制できず、ホットキャ
リア劣化が起こりやすく、〜１０21／ｃｍ3 よりも高く
なると、チャネル電子の移動度が劣化する、あるいは上
記ソース／ドレイン領域４及び５の不純物の活性化率が
低下してソース／ドレイン領域４及び５の抵抗が上昇す
るなどのトランジスタ特性が劣化するものであった。
【００５１】１０は上記半導体基板１の一主面上、つま
り、上記素子分離酸化膜２、上記一対のソース／ドレイ
ン領域４及び５、上記ゲート電極８と上記サイドウォー
ル９それぞれの上に形成され、上記一対のソース／ドレ
イン領域４及び５それぞれの位置にコンタクトホール１
０ａ及び１０ｂが形成されている層間絶縁層、１１はこ
の層間絶縁層のコンタクトホール１０ａを介してソース
／ドレイン領域４に電気的に接続され、上記層間絶縁層
１０上に形成された配線層で、例えばアルミニウムやポ
リシリコン等の導電体によって形成されているものであ
る。１２は上記層間絶縁層のコンタクトホール１０ｂを
介してソース／ドレイン領域５に電気的に接続され、上
記層間絶縁層１０上に形成された配線層で、例えばアル
ミニウムやポリシリコン等の導電体によって形成されて
いるものである。
【００５２】次に、このように構成された半導体装置の
製造方法を図３ないし図１２に基づいて説明する。ま
ず、図３に示すように、半導体基板１の一主面のＮチャ
ネル型ＭＯＳトランジスタ形成領域を取り囲むように、
通常の技術を用いて素子分離酸化膜２を形成するととも
に、この素子分離酸化膜２の下にイオン注入を行うこと
によってＰ+型の不純物領域からなるチャネルストッパ
領域３を形成した後、半導体基板１の一主面全面上に、
例えば１００Å程度の厚みを有するゲート絶縁膜７の形
成のための酸化膜層１０７を形成する。
【００５３】次に、図４に示すように、酸化膜層１０７
の上面全面にゲート電極８の形成のためのポリシリコン
層１０８を、例えば１０００Å程度の厚みに形成する。
このポリシリコン層１０８上にフォトレジストからなる
レジストパターン１３を形成し、このレジストパターン
１３をマスクとしてポリシリコン層１０８を異方性エッ
チングし、ゲート電極８を形成し、酸化膜層１０７をさ
らにエッチングすることによってゲート絶縁膜７を形成
する。その後、レジストパターン１３を除去する。
【００５４】そして、図５に示すように、ゲート電極８
をマスクの一部として、半導体基板１の一主面に、Ｎ型
導電型の不純物、例えばヒ素（Ａｓ）を、例えば５０Ｋ
ｅＶ、５×１０13／ｃｍ2 の条件でイオン注入して一対
の低濃度拡散領域１０４ａ及び１０５ａを形成する。次
に、図６に示すように、ゲート電極８の表面上及び一対
の低濃度拡散領域１０４ａ及び１０５ａ上にＣＶＤ法に
よって例えば厚みが１０００Å程度の酸化膜層１０９を
形成する。
【００５５】その後、図７に示すように、酸化膜層１０
９の表面上から酸化膜層１０９の内部、ほぼ中央に飛程
中心が来るように窒素イオン（Ｎ+ ）を３０ＫｅＶ、４
×１０15／ｃｍ2 の条件で酸化膜層１０９にイオン注入
を行う。この時の酸化膜層１０９内の窒素の濃度分布は
図８ないし図１０に示すようになっている。図８は図７
に示すＩ−Ｉ断面における濃度分布、図９は図７に示す
II−II断面における濃度分布、図１０は図７に示すIII
−III 断面における濃度分布を示している。この時の窒
素イオンの飛程中心、つまり、図８に示すピークが、結
果として図２に示したサイドウォール９の表面側に位置
するピークとなっているものである。
【００５６】そして、図１１に示すように、窒素が注入
された酸化膜層１０９を異方性のリアクティブイオンエ
ッチングによりエッチングしてゲート電極８の側面とゲ
ート絶縁膜７の側面と一対の低濃度拡散領域１０４ａ及
び１０５ａに接したサイドウォール９を形成する。
【００５７】その後、図１２に示すように、ゲート電極
８及びサイドウォール９をマスクの一部として、半導体
基板１の一主面に、Ｎ型導電型の不純物、例えばヒ素
（Ａｓ）を、例えば５０ＫｅＶ、４×１０15／ｃｍ2 の
条件でイオン注入して高濃度拡散領域１０４ｂ及び１０
５ｂを形成する。そして、８５０度、２０分程度の熱処
理を加え、低濃度拡散領域１０４ａ及び１０５ａと高濃
度拡散領域１０４ｂ及び１０５ｂを形成しているヒ素イ
オンを活性化することにより、チャネル領域６に端部が
接した低濃度拡散領域４ａ及び５ａと、チャネル領域６
に対して外側に位置し、低濃度拡散領域４ａ及び５ａと
一体的に構成された高濃度拡散領域４ｂ及び５ｂとから
なる一対のソース／ドレイン領域４及び５が形成される
ことになる。
【００５８】この時の熱処理によって、サイドウォール
９内の窒素は拡散し、サイドウォール９と半導体基板１
の一主面との界面に窒素が偏析し、図２に示したように
サイドウォール９と半導体基板１の一主面との界面にピ
ークを有した窒素の濃度分布になるものである。このよ
うにして、一対のソース／ドレイン領域４及び５、ゲー
ト絶縁膜７、ゲート電極８、及び窒素が注入されたサイ
ドウォール９を有したＮチャネル型ＭＯＳトランジスタ
を得ているものである。
【００５９】その後、半導体基板１の一主面上全面に、
層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタ
クトホール１０ａ及び１０ｂを形成し、コンタクトホー
ル１０ａを介してソース／ドレイン領域４に電気的に接
続され、層間絶縁層１０上に形成された配線層１１と、
層間絶縁層１０のコンタクトホール１０ｂを介してソー
ス／ドレイン領域５に電気的に接続され、層間絶縁層１
０上に形成された配線層１２を形成し図１に示した半導
体装置を得ているものである。
【００６０】このように構成されたＮチャネル型ＭＯＳ
トランジスタを有した半導体装置にあっては、サイドウ
ォール９内にイオン注入によって窒素が注入され、その
後の熱処理によってサイドウォール９と半導体基板１の
一主面との界面に窒素が偏析した濃度分布、つまり、サ
イドウォール９と半導体基板１の一主面との界面にピー
クを有した窒素の濃度分布としているため、Ｎチャネル
型ＭＯＳトランジスタが非導通状態の時に、ドレイン領
域４（一義的に定義）近傍の半導体基板１とゲート絶縁
膜７との界面近傍のゲート絶縁膜７中の界面準位の発生
が抑制されるので、高電界によって発生したホットキャ
リアがゲート絶縁膜７中に捕獲されることが抑制され、
ホットキャリア耐性が向上するものである。すなわち、
ホットキャリアがゲート絶縁膜７中に捕獲されることに
より、Ｎチャネル型ＭＯＳトランジスタのしきい値電圧
の変化やドレイン電流の低下などのトランジスタ特性の
経時劣化、いわゆるホットキャリア劣化が抑制できるも
のである。
【００６１】さらに、この実施例１にあっては、サイド
ウォール９内への窒素の注入をイオン注入によって行っ
ているため、例えば窒素雰囲気中（Ｎ2 ＯやＮＨ3 など
の窒素を含む雰囲気中）でアニール処理を施して注入す
る方法に対して、サイドウォール９中の窒素ドーピング
の深さや濃度の最適化が容易であり、しかも、窒素のド
ーピング領域の選択性が高く、余分な熱処理も不要であ
るという利点を有するものである。
【００６２】実施例２．図１３及び図１４はこの発明の
実施例２を示すものであり、上記実施例１に示したもの
に対して、サイドウォール９に窒素を注入する方法が実
施例１に示したものはサイドウォール９を形成するため
の酸化膜層１０９に垂直にイオン注入をおこなっていた
ものに対して、この実施例２に示すものは酸化膜層１０
９に回転斜めイオン注入によって行っている点だけが異
なるものであり、その他の点については実施例１と同じ
である。
【００６３】すなわち、この実施例２に示したものは、
以下のようにして製造されるものである。まず、図３な
いし図６に示したものと同様にして、ゲート電極８と一
対の低濃度拡散領域１０４ａ及び１０５ａを形成し、こ
れらゲート電極８の表面上及び一対の低濃度拡散領域１
０４ａ及び１０５ａ上にＣＶＤ法によって例えば厚みが
１０００Å程度の酸化膜層１０９を形成する。
【００６４】その後、図１３に示すように、酸化膜層１
０９の表面上から酸化膜層１０９の内部、ほぼ中央に飛
程中心が来るように窒素イオン（Ｎ+ ）を４０ＫｅＶ、
５．６×１０15／ｃｍ2 の条件で酸化膜層１０９に４５
°回転斜めイオン注入を行う。この時の酸化膜層１０９
内の図１３に示すＩ−Ｉ断面における窒素の濃度分布は
図１４に示すようになっている。なお、図７に示すII−
II断面及びIII −III断面に相当する部分の濃度分布
は、実施例１に示したものと同様にそれぞれ図１０及び
図１１に示した濃度部分と同じ濃度分布を示すようにな
っている。
【００６５】図１４と図８とを比較することから明らか
なように、この実施例２のものにあっては、実施例１の
ものに対して、Ｉ−Ｉ断面における酸化膜層１０９と半
導体基板１の一主面との界面近傍、つまり、ゲート絶縁
膜７の端部近傍における窒素の濃度が高くなっているも
のである。
【００６６】その後は実施例１と同様に、つまり、図１
１及び図１２に示したものと同様にして、窒素が注入さ
れた酸化膜層１０９を異方性のリアクティブイオンエッ
チングによりエッチングしてゲート電極８の側面とゲー
ト絶縁膜７の側面と一対の低濃度拡散領域１０４ａ及び
１０５ａに接したサイドウォール９を形成し、ゲート電
極８及びサイドウォール９をマスクの一部として、Ｎ型
導電型の不純物イオン注入して高濃度拡散領域１０４ｂ
及び１０５ｂを形成し、熱処理を加えてチャネル領域６
に端部が接した低濃度拡散領域４ａ及び５ａと、チャネ
ル領域６に対して外側に位置し、低濃度拡散領域４ａ及
び５ａと一体的に構成された高濃度拡散領域４ｂ及び５
ｂとからなる一対のソース／ドレイン領域４及び５を形
成するとともに、サイドウォール９内の窒素を拡散させ
てサイドウォール９と半導体基板１の一主面との界面に
ピークを有した窒素の濃度分布になるようにして、一対
のソース／ドレイン領域４及び５、ゲート絶縁膜７、ゲ
ート電極８、及び窒素が注入されたサイドウォール９を
有したＮチャネル型ＭＯＳトランジスタを得、その後、
層間絶縁膜１０と配線層１１及び１２を形成し、半導体
装置を得ているものである。
【００６７】このように構成された実施例２のものにあ
っても、実施例１と同様の効果を奏する他、窒素が注入
されたサイドウォール９を得るために、酸化膜層１０９
に回転斜めイオン注入によって行っているので、ゲート
絶縁膜７の端部に近い酸化膜層１０９内に注入される窒
素の濃度も高く注入でき、その後、熱処理によってサイ
ドウォール９と半導体基板１の一主面との界面に窒素が
偏析してできる濃度のピークも実施例１に示したものと
比べて高くなるため、さらなるホットキャリア耐性が向
上するものである。
【００６８】実施例３．図１５ないし図２７はこの発明
の実施例３を示すものであり、上記実施例１に示したも
のに対して、サイドウォール９に窒素を注入する方法が
実施例１と異なるものであり、その結果としてサイドウ
ォール９内の窒素の濃度分布が異なるものであり、その
他の点については実施例１と同じである。
【００６９】図１５において、９はゲート電極８の側面
とゲート絶縁膜７の側面と半導体基板の一主面、つま
り、ソース／ドレイン領域４及び５に接して形成され、
窒素が導入された酸化膜からなるサイドウォールで、こ
の実施例３に示したものにおいては、半導体基板１の一
主面に垂直な方向の断面、つまり図示Ｉ−Ｉ断面におけ
る窒素の濃度分布が図１６に示すように半導体基板１の
一主面との界面にピークを有するとともに、このピーク
の位置より上の位置で一主面の表面にさらに濃度のピー
クを有するように、また、半導体基板１の一主面に平行
な方向の断面、つまり図示IV−IV断面における窒素の濃
度分布が図１７に示すようにゲート電極８の側面との界
面にピークを有するとともに、表面、つまり、層間絶縁
膜９との界面にさらに濃度のピークを有するように、窒
素がサイドウォール９となる酸化膜に導入されているも
のである。
【００７０】なお、上記サイドウォール９と上記半導体
基板１の一主面との界面に位置するピークの窒素濃度
は、実施例１と同様に〜１０19／ｃｍ3 から〜１０21／
ｃｍ3の範囲に設定するのが望ましい。その他、実施例
１として示した図１のものと同一符号は同一又は相当部
分を示しているものである。
【００７１】次に、このように構成された半導体装置の
製造方法を図１８ないし図２７に基づいて説明する。ま
ず、実施例１に示したものと同様に図３ないし図５に示
したものに基づいて、ゲート電極８と一対の低濃度拡散
領域１０４ａ及び１０５ａを形成する。その後、図１８
に示すように、ゲート電極８の表面上及び一対の低濃度
拡散領域１０４ａ及び１０５ａ上にＣＶＤ法によって例
えば厚みが８００Å程度の酸化膜層１０９を形成し、こ
の酸化膜層１０９の表面全面にＣＶＤ法によって例えば
厚みが１０００Å程度のポリシリコン層１４を形成す
る。
【００７２】その後、図１９に示すように、ポリシリコ
ン層１４の表面上からポリシリコン層１４の内部、ほぼ
中央に飛程中心が来るように窒素イオン（Ｎ+ ）を３０
ＫｅＶ、４×１０15／ｃｍ2 の条件でポリシリコン層１
４にイオン注入を行う。この時のポリシリコン層１４内
の窒素の濃度分布は図２０及び図２１に示すようになっ
ている。図２０は図１９に示すＶ−Ｖ断面における濃度
分布、図２１は図１９に示すII−II断面及びIII −III
断面における濃度分布を示している。
【００７３】そして、８５０度、２０分程度の熱処理を
加え、ポリシリコン層１４に注入された窒素イオンを酸
化膜層１０９に拡散させる。その後、図２２に示すよう
に、ポリシリコン層１４を全面エッチングして除去す
る。この時の酸化膜層１０９内の窒素の濃度分布は図２
３ないし図２５に示すようになっている。図２３は図２
２に示すＩ−Ｉ断面における濃度分布、図２４は図２２
に示すII−II断面における濃度分布、図２５は図２２に
示すIII −III 断面における濃度分布を示している。
【００７４】すなわち、酸化膜層１０９と半導体基板１
の一主面との界面、酸化膜層１０９とゲート電極８との
界面、及び酸化膜層１０９とポリシリコン層１４との界
面に窒素が偏析することによって、それぞれの界面に窒
素の濃度のピークが生じているものである。その結果、
サイドウォール９が形成されると、図２３に示した図２
２のＩ−Ｉ断面における窒素の濃度分布から明らかなよ
うにサイドウォール９と半導体基板１の一主面との界面
にピークを有するとともに、このピークの位置より上の
位置で一主面の表面にさらに濃度のピークを有するよう
になるものである。
【００７５】次に、図２６に示すように、窒素が注入さ
れた酸化膜層１０９を異方性のリアクティブイオンエッ
チングによりエッチングしてゲート電極８の側面とゲー
ト絶縁膜７の側面と一対の低濃度拡散領域１０４ａ及び
１０５ａに接したサイドウォール９を形成する。
【００７６】その後、図２７に示すように、ゲート電極
８及びサイドウォール９をマスクの一部として、半導体
基板１の一主面に、Ｎ型導電型の不純物、例えばヒ素
（Ａｓ）を、例えば５０ＫｅＶ、４×１０15／ｃｍ2 の
条件でイオン注入して高濃度拡散領域１０４ｂ及び１０
５ｂを形成する。そして、８５０度、２０分程度の熱処
理を加え、低濃度拡散領域１０４ａ及び１０５ａと高濃
度拡散領域１０４ｂ及び１０５ｂを形成しているヒ素イ
オンを活性化することにより、チャネル領域６に端部が
接した低濃度拡散領域４ａ及び５ａと、チャネル領域６
に対して外側に位置し、低濃度拡散領域４ａ及び５ａと
一体的に構成された高濃度拡散領域４ｂ及び５ｂとから
なる一対のソース／ドレイン領域４及び５が形成される
ことになる。
【００７７】このようにして、一対のソース／ドレイン
領域４及び５、ゲート絶縁膜７、ゲート電極８、及び窒
素が注入されたサイドウォール９を有したＮチャネル型
ＭＯＳトランジスタを得ているものである。
【００７８】その後、半導体基板１の一主面上全面に、
層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタ
クトホール１０ａ及び１０ｂを形成し、コンタクトホー
ル１０ａを介してソース／ドレイン領域４に電気的に接
続され、層間絶縁層１０上に形成された配線層１１と、
層間絶縁層１０のコンタクトホール１０ｂを介してソー
ス／ドレイン領域５に電気的に接続され、層間絶縁層１
０上に形成された配線層１２を形成し図１５に示した半
導体装置を得ているものである。このように構成された
実施例３のものにあっても、実施例１と同様な効果を奏
しているものである。
【００７９】実施例４．図２８及び図２９はこの発明の
実施例４を示すものであり、上記実施例３に示したもの
に対して、サイドウォール９に窒素を注入する方法が実
施例３に示したものはポリシリコン層１４に垂直にイオ
ン注入を行った後に熱処理によってサイドウォール９を
形成するための酸化膜層１０９に導入していたものに対
して、この実施例４に示すものはポリシリコン層１４に
回転斜めイオン注入によって行った後に熱処理によって
酸化膜層１０９に導入している点だけが異なるものであ
り、その他の点については実施例３と同じである。
【００８０】すなわち、この実施例４に示したものは、
以下のようにして製造されるものである。まず、図３な
いし図５に示したものと同様にして、ゲート電極８と一
対の低濃度拡散領域１０４ａ及び１０５ａを形成し、図
１８に示すようにこれらゲート電極８の表面上及び一対
の低濃度拡散領域１０４ａ及び１０５ａ上にＣＶＤ法に
よって例えば厚みが２００Å程度の酸化膜層１０９を形
成し、この酸化膜層１０９の表面全面にＣＶＤ法によっ
て例えば厚みが１０００Å程度のポリシリコン層１４を
形成する。
【００８１】その後、図２８に示すように、ポリシリコ
ン層１４の表面上からポリシリコン層１４の内部、ほぼ
中央に飛程中心が来るように窒素イオン（Ｎ+ ）を４０
ＫｅＶ、５．６×１０15／ｃｍ2 の条件でポリシリコン
層１４に４５°回転斜めイオン注入を行う。この時のポ
リシリコン層１０９ｂ内の図２８に示すＩ−Ｉ断面にお
ける窒素の濃度分布は図２９に示すようになっている。
なお、図１９に示すII−II断面及びIII −III 断面に相
当する部分の濃度分布は、実施例３に示したものと同様
にそれぞれ図２１に示した濃度部分と同じ濃度分布を示
すようになっている。
【００８２】図２９と図２０とを比較することから明ら
かなように、この実施例４のものにあっては、実施例３
のものに対して、Ｉ−Ｉ断面におけるポリシリコン層１
４と酸化膜層１０９との界面近傍における窒素の濃度が
高くなっているものである。
【００８３】その後は実施例３と同様に、つまり、図２
２に示したものと同様に、ポリシリコン層１４に注入さ
れた窒素を熱処理することによって熱酸化膜１０９に導
入し、ポリシリコン層１４を除去後、図２６及び図２７
に示したものと同様にして、窒素が注入された酸化膜層
１０９を異方性のリアクティブイオンエッチングにより
エッチングしてゲート電極８の側面とゲート絶縁膜７の
側面と一対の低濃度拡散領域１０４ａ及び１０５ａに接
したサイドウォール９を形成し、ゲート電極８及びサイ
ドウォール９をマスクの一部として、Ｎ型導電型の不純
物イオン注入して高濃度拡散領域１０４ｂ及び１０５ｂ
を形成し、熱処理を加えてチャネル領域６に端部が接し
た低濃度拡散領域４ａ及び５ａと、チャネル領域６に対
して外側に位置し、低濃度拡散領域４ａ及び５ａと一体
的に構成された高濃度拡散領域４ｂ及び５ｂとからなる
一対のソース／ドレイン領域４及び５を形成し、一対の
ソース／ドレイン領域４及び５、ゲート絶縁膜７、ゲー
ト電極８、及び窒素が注入されたサイドウォール９を有
したＮチャネル型ＭＯＳトランジスタを得、その後、層
間絶縁膜１０と配線層１１及び１２を形成し、半導体装
置を得ているものである。
【００８４】このように構成された実施例２のものにあ
っても、実施例３と同様の効果を奏する他、窒素が注入
されたサイドウォール９を得るために、ポリシリコン層
１４に回転斜めイオン注入によって行っているので、ゲ
ート絶縁膜７の端部に近い酸化膜層１０９内に注入され
る窒素の濃度も高くなり、サイドウォール９と半導体基
板１の一主面との界面における窒素の濃度のピークも実
施例３に示したものと比べて高くなるため、さらなるホ
ットキャリア耐性が向上するものである。
【００８５】実施例５．図３０ないし図３９はこの発明
の実施例５を示すものであり、上記実施例１に示したも
のに対して、サイドウォール９の構造が異なるものであ
り、その他の点については実施例１と同じである。図３
０において、９はゲート電極８の側面及びゲート絶縁膜
７の側面に接する垂直部と半導体基板１の一主面に接す
る底部とを有する縦断面が略Ｌ字状をなした酸化膜９ａ
と、この酸化膜９ａに枠付けされた、つまり、酸化膜９
ａの垂直部及び底部に接して形成され、窒素が導入され
たポリシリコン９ｂとを有したサイドウォールで、この
実施例４に示したものにおいては、半導体基板１の一主
面に垂直な方向の断面、つまり図示Ｉ−Ｉ断面における
窒素の濃度分布が図３１に示すように、ポリシリコン９
ｂと酸化膜９ａとの界面にピークを有するとともに、こ
のピークの位置より上の位置でポリシリコン９ｂの表面
近傍にさらに濃度のピークを有するように、また、酸化
膜９ａと半導体基板１の一主面との界面にピークを有す
るように、窒素がサイドウォール９に導入されているも
のである。
【００８６】なお、ポリシリコン９ｂと酸化膜９ａとの
界面に位置するピークと、酸化膜９ａと半導体基板１の
一主面との界面に位置するピークの窒素濃度は、実施例
１と同様に〜１０19／ｃｍ3 から〜１０21／ｃｍ3 の範
囲に設定するのが望ましい。その他、実施例１として示
した図１のものと同一符号は同一又は相当部分を示して
いるものである。
【００８７】次に、このように構成された半導体装置の
製造方法を図３２ないし図３９に基づいて説明する。ま
ず、実施例１に示したものと同様に図３ないし図５に示
したものに基づいて、ゲート電極８と一対の低濃度拡散
領域１０４ａ及び１０５ａを形成する。その後、図３２
に示すように、ゲート電極８の表面上及び一対の低濃度
拡散領域１０４ａ及び１０５ａ上にＣＶＤ法によって例
えば厚みが２００Å程度の酸化膜層１０９ａを形成し、
この酸化膜層１０９ａの表面全面にＣＶＤ法によって例
えば厚みが１０００Å程度のポリシリコン層１０９ｂを
形成する。
【００８８】その後、図３３に示すように、ポリシリコ
ン層１０９ｂの表面上からポリシリコン層１０９ｂの内
部、ほぼ中央に飛程中心が来るように窒素イオン
（Ｎ+ ）を３０ＫｅＶ、４×１０15／ｃｍ2 の条件でポ
リシリコン層１０９ｂにイオン注入を行う。この時のポ
リシリコン層１０９ｂ及び酸化膜層１０９ａ内の窒素の
濃度分布は図３４ないし図３６に示すようになってい
る。図３４は図３３に示すＩ−Ｉ断面における濃度分
布、図３５は図３３に示すII−II断面における濃度分
布、図３６は図３３に示すIII −III 断面における濃度
分布を示している。この時の窒素イオンの飛程中心、つ
まり、図３４に示すピークが、結果として図３１に示し
たポリシリコン９ｂの表面側に位置するピークとなって
いるものである。
【００８９】その後、図３７に示すように、窒素が注入
されたポリシリコン層１０９ｂを異方性のリアクティブ
イオンエッチングによりエッチングして酸化膜層１０９
ａに枠付けされたポリシリコン９ｂを形成する。さら
に、図３８に示すように、窒素が注入された酸化膜層１
０９ａを異方性のリアクティブイオンエッチングにより
エッチングしてゲート電極８の側面とゲート絶縁膜７の
側面に接した垂直部と一対の低濃度拡散領域１０４ａ及
び１０５ａに接した底部とを有する酸化膜９ａを形成
し、酸化膜９ａとポリシリコン９ｂとを有したサイドウ
ォール９を形成する。
【００９０】その後、図３９に示すように、ゲート電極
８及びサイドウォール９をマスクの一部として、半導体
基板１の一主面に、Ｎ型導電型の不純物、例えばヒ素
（Ａｓ）を、例えば５０ＫｅＶ、４×１０15／ｃｍ2 の
条件でイオン注入して高濃度拡散領域１０４ｂ及び１０
５ｂを形成する。そして、８５０度、２０分程度の熱処
理を加え、低濃度拡散領域１０４ａ及び１０５ａと高濃
度拡散領域１０４ｂ及び１０５ｂを形成しているヒ素イ
オンを活性化することにより、チャネル領域６に端部が
接した低濃度拡散領域４ａ及び５ａと、チャネル領域６
に対して外側に位置し、低濃度拡散領域４ａ及び５ａと
一体的に構成された高濃度拡散領域４ｂ及び５ｂとから
なる一対のソース／ドレイン領域４及び５が形成される
ことになる。
【００９１】この時の熱処理によって、サイドウォール
９内の窒素は拡散し、ポリシリコン９ｂと酸化膜９ａと
の界面及び酸化膜９ａと半導体基板１の一主面との界面
に窒素が偏析し、図３１に示したようにポリシリコン９
ｂと酸化膜９ａとの界面及び酸化膜９ａと半導体基板１
の一主面との界面にピークを有した窒素の濃度分布にな
るものである。このようにして、一対のソース／ドレイ
ン領域４及び５、ゲート絶縁膜７、ゲート電極８、及び
窒素が注入されたサイドウォール９を有したＮチャネル
型ＭＯＳトランジスタを得ているものである。
【００９２】その後、半導体基板１の一主面上全面に、
層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタ
クトホール１０ａ及び１０ｂを形成し、コンタクトホー
ル１０ａを介してソース／ドレイン領域４に電気的に接
続され、層間絶縁層１０上に形成された配線層１１と、
層間絶縁層１０のコンタクトホール１０ｂを介してソー
ス／ドレイン領域５に電気的に接続され、層間絶縁層１
０上に形成された配線層１２を形成し図３０に示した半
導体装置を得ているものである。
【００９３】このように構成された実施例５のものにあ
っても、実施例１のものと同様な効果を奏する他、サイ
ドウォール９が酸化膜９ａとポリシリコン９ｂとによっ
て構成されているため、層間絶縁膜１０のコンタクトホ
ール１０ａ及び１０ｂを形成する時に、例えマスクずれ
が生じても、ポリシリコン９ｂはエッチングされること
がなく、配線層１１及び１２とゲート電極８とがサイド
ウォール９によって確実に電気的に絶縁できるという利
点を有しているものである。
【００９４】実施例６．図４０及び図４１はこの発明の
実施例６を示すものであり、上記実施例５に示したもの
に対して、サイドウォール９に窒素を注入する方法が実
施例５に示したものはポリシリコン層１０９ｂに垂直に
イオン注入を行っていたものに対して、この実施例６に
示すものはポリシリコン層１４に回転斜めイオン注入に
よって行っている点だけが異なるものであり、その他の
点については実施例５と同じである。
【００９５】すなわち、この実施例６に示したものは、
以下のようにして製造されるものである。まず、図３な
いし図５に示したものと同様にして、ゲート電極８と一
対の低濃度拡散領域１０４ａ及び１０５ａを形成し、図
３２に示すようにこれらゲート電極８の表面上及び一対
の低濃度拡散領域１０４ａ及び１０５ａ上にＣＶＤ法に
よって例えば厚みが２００Å程度の酸化膜層１０９ａを
形成し、この酸化膜層１０９ａの表面全面にＣＶＤ法に
よって例えば厚みが１０００Å程度のポリシリコン層１
０９ｂを形成する。
【００９６】その後、図４０に示すように、ポリシリコ
ン層１０９ｂの表面上からポリシリコン層１０９ｂの内
部、ほぼ中央に飛程中心が来るように窒素イオン
（Ｎ+ ）を４０ＫｅＶ、５．６×１０15／ｃｍ2 の条件
でポリシリコン層１０９ｂに４５°回転斜めイオン注入
を行う。この時のポリシリコン層１０９ｂ内の図４０に
示すＩ−Ｉ断面における窒素の濃度分布は図４１に示す
ようになっている。なお、図４０に示すII−II断面及び
III −III 断面における窒素の濃度分布は、実施例５に
示したものと同様にそれぞれ図３５及び図３６に示した
濃度部分と同じ濃度分布を示すようになっている。
【００９７】図４１と図３４とを比較することから明ら
かなように、この実施例６のものにあっては、実施例５
のものに対して、Ｉ−Ｉ断面におけるポリシリコン層１
０９ｂと酸化膜層１０９ａとの界面近傍における窒素の
濃度が高くなっているものである。
【００９８】その後は実施例５と同様に、つまり、図３
７ないし図３９に示したものと同様に、窒素が注入され
たポリシリコン層１０９ｂを異方性のリアクティブイオ
ンエッチングによりエッチングして酸化膜層１０９ａに
枠付けされたポリシリコン９ｂを形成し、窒素が注入さ
れた酸化膜層１０９ａを異方性のリアクティブイオンエ
ッチングによりエッチングして酸化膜９ａを形成し、ゲ
ート電極８及びサイドウォール９をマスクの一部とし
て、Ｎ型導電型の不純物イオン注入して高濃度拡散領域
１０４ｂ及び１０５ｂを形成し、熱処理を加えてチャネ
ル領域６に端部が接した低濃度拡散領域４ａ及び５ａ
と、チャネル領域６に対して外側に位置し、低濃度拡散
領域４ａ及び５ａと一体的に構成された高濃度拡散領域
４ｂ及び５ｂとからなる一対のソース／ドレイン領域４
及び５を形成し、一対のソース／ドレイン領域４及び
５、ゲート絶縁膜７、ゲート電極８、及び窒素が注入さ
れたサイドウォール９を有したＮチャネル型ＭＯＳトラ
ンジスタを得、その後、層間絶縁膜１０と配線層１１及
び１２を形成し、半導体装置を得ているものである。
【００９９】このように構成された実施例６のものにあ
っても、実施例５と同様の効果を奏する他、窒素が注入
されたサイドウォール９を得るために、ポリシリコン層
１０９ｂに回転斜めイオン注入によって行っているの
で、ゲート絶縁膜７の端部に近い酸化膜９ａ内に注入さ
れる窒素の濃度も高くなり、サイドウォール９と半導体
基板１の一主面との界面における窒素の濃度のピークも
実施例５に示したものと比べて高くなるため、さらなる
ホットキャリア耐性が向上するものである。
【０１００】実施例７．図４２ないし図４９はこの発明
の実施例７を示すものであり、上記実施例１に示したも
のに対して、実施例１のものがサイドウォール９に窒素
を導入したものであるのに対して、この実施例７はサイ
ドウォール９の他に、一対のソース／ドレイン領域４及
び５、ゲート絶縁膜７とゲート電極８にも窒素を導入し
たものであり、その他の点については実施例１と同じで
ある。
【０１０１】図４２において、４及び５は半導体基板１
の一主面にチャネル領域６を挟んで形成され、第１導電
型（Ｎ型）の不純物の他に窒素が導入された一対のソー
ス／ドレイン領域で、それぞれはチャネル領域６に端部
が接した低濃度拡散領域４ａ及び５ａと、チャネル領域
６に対して外側に位置し、低濃度拡散領域４ａ及び５ａ
と一体的に構成される高濃度拡散領域４ｂ及び５ｂとか
らなるものであり、この実施例７に示したものにおいて
は、半導体基板１の一主面に垂直な方向の断面、つまり
図示II−II断面における窒素の濃度分布が図４４に示す
ように半導体基板１の一主面近傍にピークを有し、徐々
に減少しているものである。
【０１０２】８はこれら一対のソース／ドレイン領域４
及び５の間に位置する半導体基板１の一主面上に窒素が
導入されたゲート絶縁膜７を介して形成され、窒素が導
入されたゲート電極で、この実施例７に示したものにお
いては、半導体基板１の一主面に垂直な方向の断面、つ
まり図示III −III 断面における窒素の濃度分布が図４
５に示すようにゲート絶縁膜７にピークを有するととも
に、表面近傍にピークを有するものである。
【０１０３】９はゲート電極８の側面とゲート絶縁膜７
の側面と半導体基板の一主面、つまり、ソース／ドレイ
ン領域４及び５に接して形成され、窒素が導入された酸
化膜からなるサイドウォールで、この実施例７に示した
ものにおいては、半導体基板１の一主面に垂直な方向の
断面、つまり図示Ｉ−Ｉ断面における窒素の濃度分布が
図４３に示すように半導体基板１の一主面との界面にピ
ークを有するとともに、このピークの位置より上の位置
で一主面より下の位置にさらに濃度のピークを有するよ
うに窒素がサイドウォール９となる酸化膜に導入されて
いるものである。
【０１０４】次に、このように構成された半導体装置の
製造方法を図４６等に基づいて説明する。まず、実施例
１に示したものと同様に図３ないし図６に示したものに
基づいて、ゲート電極８と一対の低濃度拡散領域１０４
ａ及び１０５ａを形成し、ゲート電極８の表面上及び一
対の低濃度拡散領域１０４ａ及び１０５ａ上にＣＶＤ法
によって例えば厚みが１０００Å程度の酸化膜層１０９
を形成する。
【０１０５】その後、図４６に示すように、酸化膜層１
０９の表面上から酸化膜層１０９とゲート電極８と一対
の低濃度拡散領域１０４ａ及び１０５ａの内部に飛程中
心が来るように窒素イオン（Ｎ+ ）を１００ＫｅＶ、４
×１０15／ｃｍ2 の条件で酸化膜層１０９とゲート電極
８と一対の低濃度拡散領域１０４ａ及び１０５ａにイオ
ン注入を行う。この時の酸化膜層１０９とゲート電極８
と一対の低濃度拡散領域１０４ａ及び１０５ａ内の窒素
の濃度分布は図４７ないし図４９に示すようになってい
る。図４７は図４６に示すＩ−Ｉ断面における濃度分
布、図４８は図４６に示すII−II断面における濃度分
布、図４９は図４６に示すIII −III 断面における濃度
分布を示している。この時の窒素イオンの飛程中心、つ
まり、図４７に示すピークが、結果として図４３に示し
たサイドウォール９の表面側に位置するピーク、図４９
に示すピークが、結果として図４５に示したゲート電極
８の表面側に位置するピークとなっているものである。
【０１０６】なお、窒素の注入条件は、窒素の投影飛程
Ｒｐは、その標準偏差をΔＲｐとすると、ゲート電極８
とゲート絶縁膜７との界面から５×ΔＲｐなる位置より
上の位置で、かつ、一対のソース／ドレイン領域４及び
５の低濃度拡散領域１０４ａ及び１０５ａを形成するた
めのＮ型不純物（この例においてはヒ素）の投影飛程よ
り上の位置になるように設定しているものである。この
ように設定することにより、窒素注入によりゲート絶縁
膜７にダメージが及ばず、かつ、窒素注入により発生す
る欠陥がソース／ドレイン領域４及び５の低濃度拡散領
域１０４ａ及び１０５ａと半導体基板１との接合面に発
生するため、ＭＯＳトランジスタの動作時に接合リーク
電流が発生しにくくなっているものである。
【０１０７】その後、実施例１と同様に図１１及び図１
２に基づいて、窒素が注入された酸化膜層１０９を異方
性のリアクティブイオンエッチングによりエッチングし
てサイドウォール９を形成し、ゲート電極８及びサイド
ウォール９をマスクの一部として、半導体基板１の一主
面に、Ｎ型導電型の不純物、例えばヒ素（Ａｓ）を、例
えば５０ＫｅＶ、４×１０15／ｃｍ2 の条件でイオン注
入して高濃度拡散領域１０４ｂ及び１０５ｂを形成す
る。そして、８５０度、２０分程度の熱処理を加え、低
濃度拡散領域１０４ａ及び１０５ａと高濃度拡散領域１
０４ｂ及び１０５ｂを形成しているヒ素イオンを活性化
することにより、チャネル領域６に端部が接した低濃度
拡散領域４ａ及び５ａと、チャネル領域６に対して外側
に位置し、低濃度拡散領域４ａ及び５ａと一体的に構成
された高濃度拡散領域４ｂ及び５ｂとからなる一対のソ
ース／ドレイン領域４及び５が形成されることになる。
【０１０８】この時の熱処理によって、サイドウォール
９内の窒素は拡散し、サイドウォール９と半導体基板１
の一主面との界面に窒素が偏析し、図４３に示したよう
にサイドウォール９と半導体基板１の一主面との界面に
ピークを有した窒素の濃度分布になるとともに、ゲート
電極８内の窒素がゲート絶縁膜７に拡散し、ゲート絶縁
膜７に窒素が偏析し、図４５に示したようにゲート絶縁
膜７にピークを有した窒素の濃度分布になるものであ
る。このようにして、窒素が導入された一対のソース／
ドレイン領域４及び５、窒素が導入されたゲート絶縁膜
７、窒素が導入されたゲート電極８、及び窒素が導入さ
れたサイドウォール９を有したＮチャネル型ＭＯＳトラ
ンジスタを得ているものである。
【０１０９】その後、半導体基板１の一主面上全面に、
層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタ
クトホール１０ａ及び１０ｂを形成し、コンタクトホー
ル１０ａを介してソース／ドレイン領域４に電気的に接
続され、層間絶縁層１０上に形成された配線層１１と、
層間絶縁層１０のコンタクトホール１０ｂを介してソー
ス／ドレイン領域５に電気的に接続され、層間絶縁層１
０上に形成された配線層１２を形成し、図４２に示した
半導体装置を得ているものである。
【０１１０】このように構成された実施例７のものにあ
っても、実施例１のものと同様な効果を奏する他、ゲー
ト絶縁膜７にも窒素が析出しているため、ゲート絶縁膜
７中の界面準位の発生がさらに抑制され、さらにホット
キャリア耐性が向上するとともに、次のような利点をも
有しているものである。つまり、一対のソース／ドレイ
ン領域４及び５にも窒素が導入されているため、Ｎ型不
純物（この例においてはヒ素）の拡散が抑制され、Ｎ型
不純物のチャネル領域６への横方向拡散が抑制されるた
め、実効的なゲート長を長くでき、ショートチャネル効
果によるパンチスルーに強いＮチャネル型ＭＯＳトラン
ジスタが得られるものである。このことは、窒素の拡散
メカニズムがＮ型不純物と同じ空孔拡散であり、かつＮ
型不純物に比べて拡散係数が大きいことにより、Ｎ型不
純物と相互拡散サせることにより、拡散経路である空孔
を窒素が先に占有する結果、Ｎ型不純物の拡散が抑制さ
れることによるものである。
【０１１１】実施例８．図５０及び図５１はこの発明の
実施例８を示すものであり、上記実施例７に示したもの
に対して、サイドウォール９に窒素を注入する方法が実
施例７に示したものは酸化膜層１０９に垂直にイオン注
入を行っていたものに対して、この実施例８に示すもの
は酸化膜層１０９に回転斜めイオン注入によって行って
いる点だけが異なるものであり、その他の点については
実施例７と同じである。
【０１１２】すなわち、この実施例８に示したものは、
以下のようにして製造されるものである。まず、図３な
いし図６に示したものと同様にして、ゲート電極８と一
対の低濃度拡散領域１０４ａ及び１０５ａを形成し、こ
れらゲート電極８の表面上及び一対の低濃度拡散領域１
０４ａ及び１０５ａ上にＣＶＤ法によって例えば厚みが
１０００Å程度の酸化膜層１０９を形成を形成する。
【０１１３】その後、図５０に示すように、酸化膜層１
０９の表面上から酸化膜層１０９とゲート電極８と一対
の低濃度拡散領域１０４ａ及び１０５ａの内部に上記実
施例７と同様の注入条件を考慮して、窒素イオン
（Ｎ+ ）を１４０ＫｅＶ、５．６×１０15／ｃｍ2 の条
件で酸化膜層１０９とゲート電極８と一対の低濃度拡散
領域１０４ａ及び１０５ａに４５°回転斜めイオン注入
を行う。この時の酸化膜層１０９内の図５０に示すＩ−
Ｉ断面における窒素の濃度分布は図５１に示すようにな
っている。なお、図５０に示すII−II断面及びIII −II
I 断面における窒素の濃度分布は、実施例７に示したも
のと同様にそれぞれ図４４及び図４５に示した濃度部分
と同じ濃度分布を示すようになっている。
【０１１４】図５１と図４３とを比較することから明ら
かなように、この実施例８のものにあっては、実施例７
のものに対して、Ｉ−Ｉ断面における酸化膜層１０９と
半導体基板１の一主面との界面近傍における窒素の濃度
が高くなっているものである。
【０１１５】その後は実施例７と同様に、窒素が注入さ
れた酸化膜層１０９を異方性のリアクティブイオンエッ
チングによりエッチングしてサイドウォール９を形成
し、ゲート電極８及びサイドウォール９をマスクの一部
として、Ｎ型導電型の不純物イオン注入して高濃度拡散
領域１０４ｂ及び１０５ｂを形成し、熱処理を加えてチ
ャネル領域６に端部が接した低濃度拡散領域４ａ及び５
ａと、チャネル領域６に対して外側に位置し、低濃度拡
散領域４ａ及び５ａと一体的に構成された高濃度拡散領
域４ｂ及び５ｂとからなる一対のソース／ドレイン領域
４及び５を形成し、一対のソース／ドレイン領域４及び
５、ゲート絶縁膜７、ゲート電極８、及び窒素が注入さ
れたサイドウォール９を有したＮチャネル型ＭＯＳトラ
ンジスタを得、その後、層間絶縁膜１０と配線層１１及
び１２を形成し、半導体装置を得ているものである。
【０１１６】このように構成された実施例８のものにあ
っても、実施例７と同様の効果を奏する他、窒素が注入
されたサイドウォール９を得るために、酸化膜層１０９
に回転斜めイオン注入によって行っているので、ゲート
絶縁膜７の端部に近いサイドウォール９内に注入される
窒素の濃度も高くなり、サイドウォール９と半導体基板
１の一主面との界面における窒素の濃度のピークも実施
例７に示したものと比べて高くなるため、さらなるホッ
トキャリア耐性が向上するものである。
【０１１７】実施例９．図５２ないし図６０はこの発明
の実施例９を示すものであり、図５２は微細化に適した
Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯ
Ｓトランジスタが搭載された半導体装置のＮチャネル型
ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジス
タの部分を示す断面図であり、図１において、１はＰ型
のシリコン（Ｓi ）基板である半導体基板で、その一主
面にＮチャネル型ＭＯＳトランジスタを形成するための
Ｎチャネル型ＭＯＳトランジスタ形成領域を含むように
形成されたＰウェル領域１ａと、Ｐチャネル型ＭＯＳト
ランジスタを形成するためのＰチャネル型ＭＯＳトラン
ジスタ形成領域を含むように形成されたＮウェル領域１
ｂとを有しているものである。
【０１１８】２はこの半導体基板の一主面にＮチャネル
型ＭＯＳトランジスタ形成領域及びＰチャネル型ＭＯＳ
トランジスタ形成領域をそれぞれ囲んで、隣接して形成
される素子と電気的に絶縁するための素子分離酸化膜で
ある。
【０１１９】４及び５は上記半導体基板１の一主面に第
１のチャネル領域６を挟んで形成された一対の第１のソ
ース／ドレイン領域で、それぞれは上記第１のチャネル
領域６に端部が接した低濃度拡散領域４ａ及び５ａと、
上記第１のチャネル領域６に対して外側に位置し、低濃
度拡散領域４ａ及び５ａと一体的に構成される高濃度拡
散領域４ｂ及び５ｂとからなるものである。８はこれら
一対の第１のソース／ドレイン領域４及び５の間に位置
する上記半導体基板１の一主面上に第１のゲート絶縁膜
７を介して形成されるゲート電極である。
【０１２０】９は第１のゲート電極８の側面と第１のゲ
ート絶縁膜７の側面と半導体基板１の一主面、つまり、
第１のソース／ドレイン領域４及び５に接して形成さ
れ、窒素が導入された酸化膜からなる第１のサイドウォ
ールで、この実施例９に示したものにおいては、上記実
施例１にて示したものと同様に上記半導体基板１の一主
面に垂直な方向の断面、つまり図示Ｉ−Ｉ断面における
窒素の濃度分布が図２に示すように半導体基板１の一主
面との界面にピークを有するとともに、このピークの位
置より上の位置で一主面より若干下の位置にさらに濃度
のピークを有するように窒素が第１のサイドウォール９
となる酸化膜に導入されているものである。そして、一
対の第１のソース／ドレイン領域４及び５と第１のゲー
ト電極８と第１のサイドウォール９とによってＮチャネ
ル型ＭＯＳトランジスタを構成しているものである。
【０１２１】なお、上記第１のサイドウォール９と上記
半導体基板１の一主面との界面に位置するピークの窒素
濃度は、〜１０19／ｃｍ3 から〜１０21／ｃｍ3 の範囲
に設定するのが望ましく、〜１０19／ｃｍ3 よりも低く
すると、上記第１のサイドウォール９と上記半導体基板
１の一主面との界面での界面準位をあまり抑制できず、
ホットキャリア劣化が起こりやすく、〜１０21／ｃｍ3
よりも高くなると、チャネル電子の移動度が劣化する、
あるいは上記ソース／ドレイン領域４及び５の不純物の
活性化率が低下してソース／ドレイン領域４及び５の抵
抗が上昇するなどのトランジスタ特性が劣化するもので
あった。
【０１２２】２４及び２５は上記半導体基板１の一主面
に第２のチャネル領域２６を挟んで形成された一対の第
２のソース／ドレイン領域、２８はこれら一対の第２の
ソース／ドレイン領域２４及び２５の間に位置する上記
半導体基板１の一主面上に第２のゲート絶縁膜２７を介
して形成されるゲート電極である。２９は第２のゲート
電極２８の側面と第２のゲート絶縁膜２７の側面と半導
体基板１の一主面、つまり、第２のソース／ドレイン領
域２４及び２５に接して形成された酸化膜からなる第２
のサイドウォールである。そして、一対の第２のソース
／ドレイン領域２４及び２５と第２のゲート電極２８と
第２のサイドウォール２９とによってＰチャネル型ＭＯ
Ｓトランジスタを構成しているものである。
【０１２３】１０は上記半導体基板１の一主面上、つま
り、上記素子分離酸化膜２、上記一対の第１のソース／
ドレイン領域４及び５、上記第１のゲート電極８、上記
第１のサイドウォール９、上記一対の第２のソース／ド
レイン領域２４及び２５、上記第２のゲート電極２８と
上記第２のサイドウォール２９それぞれの上に形成さ
れ、上記一対の第１のソース／ドレイン領域４及び５そ
れぞれの位置にコンタクトホール１０ａ及び１０ｂが形
成されているとともに、上記一対の第２のソース／ドレ
イン領域２４及び２５それぞれの位置にコンタクトホー
ル１０ｃ及び１０ｄが形成されている層間絶縁層であ
る。
【０１２４】１１はこの層間絶縁層のコンタクトホール
１０ａを介して第１のソース／ドレイン領域４に電気的
に接続され、上記層間絶縁層１０上に形成された配線層
で、例えばアルミニウムやポリシリコン等の導電体によ
って形成されているものである。１２は上記層間絶縁層
のコンタクトホール１０ｂを介して第１のソース／ドレ
イン領域５に電気的に接続され、上記層間絶縁層１０上
に形成された配線層で、例えばアルミニウムやポリシリ
コン等の導電体によって形成されているものである。１
５はこの層間絶縁層のコンタクトホール１０ｃを介して
第２のソース／ドレイン領域２４に電気的に接続され、
上記層間絶縁層１０上に形成された配線層で、例えばア
ルミニウムやポリシリコン等の導電体によって形成され
ているものである。１６は上記層間絶縁層のコンタクト
ホール１０ｄを介して第２のソース／ドレイン領域２５
に電気的に接続され、上記層間絶縁層１０上に形成され
た配線層で、例えばアルミニウムやポリシリコン等の導
電体によって形成されているものである。
【０１２５】次に、このように構成された半導体装置の
製造方法を図５３ないし図６０に基づいて説明する。ま
ず、図５３に示すように、半導体基板１の一主面にＮチ
ャネル型ＭＯＳトランジスタ形成領域を含むようにＰウ
ェル領域１ａと、Ｐチャネル型ＭＯＳトランジスタ形成
領域を含むようにＮウェル領域１ｂとを形成するととも
に、Ｎチャネル型ＭＯＳトランジスタ形成領域及びＰチ
ャネル型ＭＯＳトランジスタ形成領域それぞれを取り囲
むように、通常の技術を用いて素子分離酸化膜２を形成
した後、半導体基板１の一主面全面上に、例えば１００
Å程度の厚みを有する第１のゲート絶縁膜７及び第２の
ゲート絶縁膜２７の形成のための酸化膜層１０７を形成
する。
【０１２６】次に、図５４に示すように、酸化膜層１０
７の上面全面に第１のゲート電極８及び第２のゲートで
ある２８の形成のためのポリシリコン層１０８を、例え
ば１０００Å程度の厚みに形成する。このポリシリコン
層１０８上にフォトレジストからなるレジストパターン
１３を形成し、このレジストパターン１３をマスクとし
てポリシリコン層１０８を異方性エッチングし、第１及
び第２のゲート電極８及び２８を形成し、酸化膜層１０
７をさらにエッチングすることによって第１及び第２の
ゲート絶縁膜７及び２７を形成する。その後、レジスト
パターン１３を除去する。
【０１２７】そして、図５５に示すように、Ｐチャネル
型ＭＯＳトランジスタ形成領域上をレジスト１７で覆
い、Ｎチャネル型ＭＯＳトランジスタ形成領域を露出さ
せ、第１のゲート電極８をマスクの一部として、半導体
基板１の一主面、つまりＰウェル領域１ａの一主面に、
Ｎ型導電型の不純物、例えばヒ素（Ａｓ）を、例えば５
０ＫｅＶ、５×１０13／ｃｍ2 の条件でイオン注入して
一対の低濃度拡散領域１０４ａ及び１０５ａを形成す
る。
【０１２８】次に、図５６に示すように、Ｐチャネル型
ＭＯＳトランジスタ形成領域上に形成されたレジスト１
７を除去し、第１のゲート電極８の表面上及び一対の低
濃度拡散領域１０４ａ及び１０５ａ上と第２のゲート電
極２８及びＰチャネル型ＭＯＳトランジスタ形成領域に
おける半導体基板１の一主面の露出面上にＣＶＤ法によ
って例えば厚みが１０００Å程度の酸化膜層１０９を形
成する。
【０１２９】その後、図５７に示すように、Ｐチャネル
型ＭＯＳトランジスタ形成領域上の酸化膜層１０９をレ
ジスト１８で覆い、レジスト１８で覆われていないＮチ
ャネル型ＭＯＳトランジスタ形成領域上の酸化膜層１０
９の表面上からその酸化膜層１０９の内部、ほぼ中央に
飛程中心が来るように窒素イオン（Ｎ+ ）を３０Ｋｅ
Ｖ、４×１０15／ｃｍ2 の条件でＮチャネル型ＭＯＳト
ランジスタ形成領域上の酸化膜層１０９にイオン注入を
行う。この時のＮチャネル型ＭＯＳトランジスタ形成領
域上の酸化膜層１０９内の窒素の濃度分布は実施例１と
同様に図８ないし図１０に示すようになっている。
【０１３０】そして、図５８に示すように、Ｐチャネル
型ＭＯＳトランジスタ形成領域上に形成されたレジスト
１８を除去し、酸化膜層１０９を異方性のリアクティブ
イオンエッチングによりエッチングして第１のゲート電
極８の側面と第１のゲート絶縁膜７の側面と一対の低濃
度拡散領域１０４ａ及び１０５ａに接した窒素が注入さ
れた第１のサイドウォール９を形成するとともに、第２
のゲート電極２８の側面と第２のゲート絶縁膜２７の側
面と半導体基板１の一主面に接した第２のサイドウォー
ル９を形成する。
【０１３１】その後、図５９に示すように、Ｐチャネル
型ＭＯＳトランジスタ形成領域上をレジスト１９で覆
い、Ｎチャネル型ＭＯＳトランジスタ形成領域を露出さ
せ、第１のゲート電極８及び第１のサイドウォール９を
マスクの一部として、半導体基板１の一主面に、Ｎ型導
電型の不純物、例えばヒ素（Ａｓ）を、例えば５０Ｋｅ
Ｖ、４×１０15／ｃｍ2 の条件でイオン注入して高濃度
拡散領域１０４ｂ及び１０５ｂを形成する。
【０１３２】次に、図６０に示すように、Ｎチャネル型
ＭＯＳトランジスタ形成領域上をレジスト２０で覆い、
Ｐチャネル型ＭＯＳトランジスタ形成領域を露出させ、
第２のゲート電極２８及び第２のサイドウォール２９を
マスクの一部として、半導体基板１の一主面に、Ｐ型導
電型の不純物、例えばフッ化ホウ素イオン（ＢＦ2 +）
を、例えば２０ＫｅＶ、４×１０15／ｃｍ2 の条件でイ
オン注入して第２のソース／ドレイン２４及び２５を形
成する。
【０１３３】そして、８５０度、２０分程度の熱処理を
加え、低濃度拡散領域１０４ａ及び１０５ａと高濃度拡
散領域１０４ｂ及び１０５ｂを形成しているヒ素イオン
を活性化するとともに、第２のソース／ドレイン２４及
び２５を形成しているフッ化ホウ素イオンを活性化する
ことにより、第１のチャネル領域６に端部が接した低濃
度拡散領域４ａ及び５ａと、第１のチャネル領域６に対
して外側に位置し、低濃度拡散領域４ａ及び５ａと一体
的に構成された高濃度拡散領域４ｂ及び５ｂとからなる
一対の第１のソース／ドレイン領域４及び５が形成され
るとともに、第２のチャネル領域２６に端部が接した第
２のソース／ドレイン２４及び２５が形成されることに
なる。
【０１３４】この時の熱処理によって、第１のサイドウ
ォール９内の窒素は拡散し、第１のサイドウォール９と
半導体基板１の一主面との界面に窒素が偏析し、図２に
示したように第１のサイドウォール９と半導体基板１の
一主面との界面にピークを有した窒素の濃度分布になる
ものである。このようにして、一対の第１のソース／ド
レイン領域４及び５、第１のゲート絶縁膜７、第１のゲ
ート電極８、及び窒素が注入された第１のサイドウォー
ル９を有したＮチャネル型ＭＯＳトランジスタを得、一
対の第２のソース／ドレイン領域２４及び２５、第２の
ゲート絶縁膜２７、第２のゲート電極２８、及び第２の
サイドウォール２９を有したＰチャネル型ＭＯＳトラン
ジスタを得ているものである。
【０１３５】その後、半導体基板１の一主面上全面に、
層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタ
クトホール１０ａないし１０ｄを形成し、コンタクトホ
ール１０ａを介して第１のソース／ドレイン領域４に電
気的に接続され、層間絶縁層１０上に形成された配線層
１１と、層間絶縁層１０のコンタクトホール１０ｂを介
して第１のソース／ドレイン領域５に電気的に接続さ
れ、層間絶縁層１０上に形成された配線層１２と、層間
絶縁膜１０のコンタクトホール１０ｃを介して第２のソ
ース／ドレイン領域２４に電気的に接続され、層間絶縁
層１０上に形成された配線層１５と、層間絶縁層１０の
コンタクトホール１０ｄを介して第２のソース／ドレイ
ン領域５に電気的に接続され、層間絶縁層１０上に形成
された配線層１６を形成し、図５２に示した半導体装置
を得ているものである。
【０１３６】このように構成されたＮチャネル型ＭＯＳ
トランジスタ及びＰチャネル型ＭＯＳトランジスタを有
した半導体装置にあっては、Ｎチャネル型ＭＯＳトラン
ジスタを構成する第１のサイドウォール９内にイオン注
入によって窒素が注入され、その後の熱処理によって第
１のサイドウォール９と半導体基板１の一主面との界面
に窒素が偏析した濃度分布、つまり、第１のサイドウォ
ール９と半導体基板１の一主面との界面にピークを有し
た窒素の濃度分布としているため、上記した実施例１と
同様の効果を奏するものである。
【０１３７】実施例１０．図６１はこの発明の実施例１
０を示すものであり、上記実施例９に示したものに対し
て、第１のサイドウォール９に窒素を注入する方法が実
施例９に示したものは第１のサイドウォール９を形成す
るための酸化膜層１０９に垂直にイオン注入をおこなっ
ていたものに対して、この実施例１０に示すものは酸化
膜層１０９に回転斜めイオン注入によって行っている点
だけが異なるものであり、その他の点については実施例
９と同じである。
【０１３８】すなわち、この実施例１０に示したもの
は、以下のようにして製造されるものである。 まず、
図５３ないし図５６に示したものと同様にして、第１の
ゲート電極８と一対の低濃度拡散領域１０４ａ及び１０
５ａと第２のゲート電極２８を形成し、これら第１のゲ
ート電極８の表面上及び一対の低濃度拡散領域１０４ａ
及び１０５ａ上と第２のゲート電極２８上及び半導体基
板１の一主面における露出面上にＣＶＤ法によって例え
ば厚みが１０００Å程度の酸化膜層１０９を形成する。
【０１３９】その後、図６１に示すように、Ｐチャネル
型ＭＯＳトランジスタ形成領域上の酸化膜層１０９をレ
ジスト１８で覆い、レジスト１８で覆われていないＮチ
ャネル型ＭＯＳトランジスタ形成領域上の酸化膜層１０
９の表面上から酸化膜層１０９の内部、ほぼ中央に飛程
中心が来るように窒素イオン（Ｎ+ ）を４０ＫｅＶ、
５．６×１０15／ｃｍ2 の条件でＮチャネル型ＭＯＳト
ランジスタ形成領域上の酸化膜層１０９に４５°回転斜
めイオン注入を行う。この時のＮチャネル型ＭＯＳトラ
ンジスタ形成領域上の酸化膜層１０９内の図６１に示す
Ｉ−Ｉ断面、II−II断面及びIII −III 断面における窒
素の濃度分布は実施例２に示したものと同じ濃度分布を
示すようになっている。
【０１４０】この実施例１０に示すものも実施例９に示
したものに対してＩ−Ｉ断面における酸化膜層１０９と
半導体基板１の一主面との界面近傍、つまり、第１のゲ
ート絶縁膜７の端部近傍における窒素の濃度が高くなっ
ているものである。
【０１４１】その後は実施例９と同様に、つまり、図５
８ないし図６０に示したものと同様にして、酸化膜層１
０９を異方性のリアクティブイオンエッチングによりエ
ッチングして第１のゲート電極８の側面と第１のゲート
絶縁膜７の側面と一対の低濃度拡散領域１０４ａ及び１
０５ａに接した第１のサイドウォール９を形成するとと
もに第２のゲート電極２８の側面と第２のゲート絶縁膜
２７の側面と半導体基板１の一主面の露出面に接した第
２のサイドウォール２９を形成し、第１のゲート電極８
及び第１のサイドウォール９をマスクの一部として、Ｎ
型導電型の不純物をイオン注入して高濃度拡散領域１０
４ｂ及び１０５ｂを形成し、第２のゲート電極２８及び
第２のサイドウォール２９をマスクの一部として、Ｐ型
導電型の不純物をイオン注入して第２のソース／ドレイ
ン領域２４及び２５を形成し、熱処理を加えて第１のチ
ャネル領域６に端部が接した低濃度拡散領域４ａ及び５
ａと、第１のチャネル領域６に対して外側に位置し、低
濃度拡散領域４ａ及び５ａと一体的に構成された高濃度
拡散領域４ｂ及び５ｂとからなる一対の第１のソース／
ドレイン領域４及び５を形成するとともに第２のチャネ
ル領域２６に端部が接した第２のソース／ドレイン領域
２４及び２５を形成し、さらに、第１のサイドウォール
９内の窒素を拡散させて第１のサイドウォール９と半導
体基板１の一主面との界面にピークを有した窒素の濃度
分布になるようにして、一対の第１のソース／ドレイン
領域４及び５、第１のゲート絶縁膜７、第１のゲート電
極８、及び窒素が注入された第１のサイドウォール９を
有したＮチャネル型ＭＯＳトランジスタと一対の第２の
ソース／ドレイン領域２４及び２５、第２のゲート絶縁
膜２７、第２のゲート電極２８、及び第２のサイドウォ
ール２９を有したＰチャネル型ＭＯＳトランジスタとを
得、その後、層間絶縁膜１０と配線層１１及び１２と１
５及び１６を形成し、半導体装置を得ているものであ
る。
【０１４２】このように構成された実施例１０のものに
あっても、実施例９と同様の効果を奏する他、窒素が注
入された第１のサイドウォール９を得るために、Ｎチャ
ネル型ＭＯＳトランジスタ形成領域上の酸化膜層１０９
に回転斜めイオン注入によって行っているので、第１の
ゲート絶縁膜７の端部に近い酸化膜層１０９内に注入さ
れる窒素の濃度も高く注入でき、その後、熱処理によっ
て第１のサイドウォール９と半導体基板１の一主面との
界面に窒素が偏析してできる濃度のピークも実施例９に
示したものと比べて高くなるため、さらなるホットキャ
リア耐性が向上するものである。
【０１４３】実施例１１．図６２ないし図６７はこの発
明の実施例１１を示すものであり、上記実施例９に示し
たものに対して、Ｐチャネル型ＭＯＳトランジスタを構
成する第２のサイドウォール２９にも窒素が導入されて
いる（図６２図示Ｖ−Ｖ断面における濃度分布はＩ−Ｉ
断面における濃度分布と同じ）とともに、Ｎチャネル型
ＭＯＳトランジスタを構成する一対の第１のソース／ド
レイン領域４及び５の表面及び第１のゲート電極８の表
面と、Ｐチャネル型ＭＯＳトランジスタを構成する一対
の第２のソース／ドレイン領域２４及び２５の表面及び
第２のゲート電極２８の表面に、コバルトシリサイド
（ＣｏＳｉ2 ）またはチタンシリサイド（ＴｉＳｉ2 ）
の高融点金属シリサイド層３１ないし３６が形成されて
いる点で実施例９と異なるものであり、その他の点につ
いては実施例９と同じである。
【０１４４】次に、このように構成された半導体装置の
製造方法を図６３ないし図６５に基づいて説明する。ま
ず、実施例９に示したものと同様に図５３ないし図５６
に示したものに基づいて、Ｎチャネル型ＭＯＳトランジ
スタを構成する第１のゲート電極８と一対の低濃度拡散
領域１０４ａ及び１０５ａを形成するとともに、Ｐチャ
ネル型ＭＯＳトランジスタを構成する第２のゲート電極
２８を形成し、第１のゲート電極８の表面上及び一対の
低濃度拡散領域１０４ａ及び１０５ａ上と第２のゲート
電極２８の表面上及び半導体基板１の一主面における露
出面上にＣＶＤ法によって例えば厚みが１０００Å程度
の酸化膜層１０９を形成する。
【０１４５】その後、図６３に示すように、酸化膜層１
０９の表面上から酸化膜層１０９の内部、ほぼ中央に飛
程中心が来るように窒素イオン（Ｎ+ ）を３０ＫｅＶ、
４×１０15／ｃｍ2 の条件で酸化膜１０９にイオン注入
を行う。この時の酸化膜層１０９内のＩ−Ｉ断面ないし
III −III 断面における窒素の濃度分布は、実施例９と
同様に図８ないし図１０に示すようになっており、Ｖ−
Ｖ断面における窒素の濃度分布はＩ−Ｉ断面における窒
素の濃度分布と同じになっている。
【０１４６】そして、実施例９に示したものと同様に図
５８ないし図６０に示したものに基づいて、窒素が導入
された酸化膜層１０９を異方性のリアクティブイオンエ
ッチングによりエッチングして第１のゲート電極８の側
面と第１のゲート絶縁膜７の側面と一対の低濃度拡散領
域１０４ａ及び１０５ａに接した窒素が注入された第１
のサイドウォール９を形成するとともに、第２のゲート
電極２８の側面と第２のゲート絶縁膜２７の側面と半導
体基板１の一主面に接した第２のサイドウォール９を形
成し、第１のゲート電極８及び第１のサイドウォール９
をマスクの一部としてイオン注入して高濃度拡散領域１
０４ｂ及び１０５ｂを形成し、第２のゲート電極２８及
び第２のサイドウォール２９をマスクの一部として、イ
オン注入して第２のソース／ドレイン２４及び２５を形
成する。
【０１４７】そして、８５０度、２０分程度の熱処理を
加え、低濃度拡散領域１０４ａ及び１０５ａと高濃度拡
散領域１０４ｂ及び１０５ｂを形成しているヒ素イオン
を活性化するとともに、第２のソース／ドレイン２４及
び２５を形成しているフッ化ホウ素イオンを活性化する
ことにより、第１のチャネル領域６に端部が接した低濃
度拡散領域４ａ及び５ａと、第１のチャネル領域６に対
して外側に位置し、低濃度拡散領域４ａ及び５ａと一体
的に構成された高濃度拡散領域４ｂ及び５ｂとからなる
一対の第１のソース／ドレイン領域４及び５が形成され
るとともに、第２のチャネル領域２６に端部が接した第
２のソース／ドレイン２４及び２５が形成されることに
なる。
【０１４８】この時の熱処理によって、第１のサイドウ
ォール９及び第２のサイドウォール２９内の窒素は拡散
し、第１のサイドウォール９と半導体基板１の一主面と
の界面、及び第２のサイドウォール２９と半導体基板１
の一主面との界面に窒素が偏析し、図２に示したように
これらの界面にピークを有した窒素の濃度分布になるも
のである。
【０１４９】次に、図６４に示すように、半導体基板１
の一主面全面上に、つまり、素子分離絶縁膜２、一対の
第１のソース／ドレイン領域４及び５、第１のゲート電
極８、第１のサイドウォール９、一対の第２のソース／
ドレイン領域２４及び２５、第２のゲート電極２８、第
２のサイドウォール２９の表面上にコバルトまたはチタ
ンの高融点金属をスパッタ法により例えば厚さ５００Å
程度堆積させ、５００度程度のランプアニールによっ
て、一対の第１のソース／ドレイン領域４及び５、第１
のゲート電極８、一対の第２のソース／ドレイン領域２
４及び２５及び第２のゲート電極２８の表面と接触した
コバルトまたはチタンの高融点金属を反応させてコバル
トシリサイドまたはチタンシリサイドの高融点金属シリ
サイド層とする。
【０１５０】その後、高融点金属と高融点金属シリサイ
ドとの選択エッチングを行い、高融点金属を除去した
後、図６５に示すように、７５０度程度のランプアニー
ルによって一対の第１のソース／ドレイン領域４及び
５、第１のゲート電極８、一対の第２のソース／ドレイ
ン領域２４及び２５及び第２のゲート電極２８の表面に
形成されたコバルトシリサイドまたはチタンシリサイド
の高融点金属シリサイド層３１ないし３６の低抵抗化を
図る。
【０１５１】このようにして、一対の第１のソース／ド
レイン領域４及び５、第１のゲート絶縁膜７、第１のゲ
ート電極８、窒素が注入された第１のサイドウォール
９、及び高融点金属シリサイド層３１ないし３３を有し
たＮチャネル型ＭＯＳトランジスタを得、一対の第２の
ソース／ドレイン領域２４及び２５、第２のゲート絶縁
膜２７、第２のゲート電極２８、第２のサイドウォール
２９、及び高融点金属シリサイド層３４ないし３６を有
したＰチャネル型ＭＯＳトランジスタを得ているもので
ある。
【０１５２】その後、半導体基板１の一主面上全面に、
層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタ
クトホール１０ａないし１０ｄを形成し、コンタクトホ
ール１０ａを介して高融点金属シリサイド層３１に電気
的に接続されて第１のソース／ドレイン領域４に電気的
に接続され、層間絶縁層１０上に形成された配線層１１
と、層間絶縁層１０のコンタクトホール１０ｂを介して
高融点金属シリサイド層３２に電気的に接続されて第１
のソース／ドレイン領域５に電気的に接続され、層間絶
縁層１０上に形成された配線層１２と、層間絶縁膜１０
のコンタクトホール１０ｃを介して高融点金属シリサイ
ド層３４に電気的に接続されて第２のソース／ドレイン
領域２４に電気的に接続され、層間絶縁層１０上に形成
された配線層１５と、層間絶縁層１０のコンタクトホー
ル１０ｄを介して高融点金属シリサイド層３５に電気的
に接続されて第２のソース／ドレイン領域５に電気的に
接続され、層間絶縁層１０上に形成された配線層１６を
形成し、図６２に示した半導体装置を得ているものであ
る。
【０１５３】この時、高融点金属シリサイド３１及び３
２と３４及び３５は、配線層１１及び１２と第１のソー
ス／ドレイン領域４及び５との電気的接続を低抵抗で行
わせるとともに第１のソース／ドレイン領域４及び５に
対する配線層１１及び１２からの拡散バリア層として機
能し、配線層１５及び１６と第２のソース／ドレイン領
域２４及び２５との電気的接続を低抵抗で行わせるとと
もに第２のソース／ドレイン領域２４及び２５に対する
配線層１５及び１６からの拡散バリア層として機能する
ものである。
【０１５４】このように構成された実施例１１のものに
あっても、上記実施例９と同様の効果を奏する他、次の
ような利点をも有するものである。第１及び第２のサイ
ドウォール９及び２９それぞれに窒素が導入されたもの
としているので、ランプアニールによって高融点金属と
シリコンとを反応させて高融点金属シリサイドを形成す
る時に、一対の第１のソース／ドレイン領域４及び５か
ら第１のサイドウォール９上を横方向に成長して第１の
サイドウォール９上にも高融点金属シリサイドが形成さ
れることを抑制するともに第１のゲート電極８から第１
のサイドウォール９上を横方向に成長して第１のサイド
ウォール９上に高融点金属シリサイドが形成されること
を抑制して第１のソース／ドレイン領域４及び５と第１
のゲート電極８とを短絡するような第１のサイドウォー
ル９上に高融点金属シリサイドが形成されることを防止
し、一対の第２のソース／ドレイン領域２４及び２５か
ら第２のサイドウォール２９上を横方向に成長して第２
のサイドウォール９上にも高融点金属シリサイドが形成
されることを抑制するともに第１のゲート電極２８から
第２のサイドウォール２９上を横方向に成長して第２の
サイドウォール２９上に高融点金属シリサイドが形成さ
れることを抑制して第２のソース／ドレイン領域２４及
び２５と第２のゲート電極２８とを短絡するような第２
のサイドウォール２９上に高融点金属シリサイドが形成
されることを防止する。
【０１５５】実施例１２．図６６はこの発明の実施例１
２を示すものであり、上記実施例１１に示したものに対
して、第１のサイドウォール９及び第２のサイドウォー
ル２９に窒素を注入する方法が実施例１１に示したもの
は酸化膜層１０９に垂直にイオン注入を行っていたもの
に対して、この実施例１２に示したものは酸化膜層１０
９に回転斜めイオン注入によって行っている点だけが異
なるものであり、その他の点については実施例１１と同
じである。
【０１５６】すなわち、この実施例１２に示したもの
は、以下のようにして製造されるものである。 まず、
図５３ないし図５６に示したものと同様にして、Ｎチャ
ネル型ＭＯＳトランジスタを構成する第１のゲート電極
８と一対の低濃度拡散領域１０４ａ及び１０５ａを形成
するとともに、Ｐチャネル型ＭＯＳトランジスタを構成
する第２のゲート電極２８を形成し、第１のゲート電極
８の表面上及び一対の低濃度拡散領域１０４ａ及び１０
５ａ上と第２のゲート電極２８の表面上及び半導体基板
１の一主面における露出面上にＣＶＤ法によって例えば
厚みが１０００Å程度の酸化膜層１０９を形成する。
【０１５７】その後、図６６に示すように、酸化膜層１
０９の表面上から酸化膜１０９の内部、ほぼ中央に飛程
中心が来るように窒素イオン（Ｎ+ ）を４０ＫｅＶ、
５．６×１０15／ｃｍ2 の条件でポリシリコン層１４に
４５°回転斜めイオン注入を行う。この時の酸化膜１０
９内の図６６に示すＩ−Ｉ断面及びＶ−Ｖ断面における
窒素の濃度分布は図１４に示すようになっている。な
お、図６６に示すII−II断面及びIII −III 断面に相当
する部分の濃度分布は、実施例１１に示したものと同じ
濃度分布を示すようになっている。
【０１５８】この実施例１２のものにあっては、実施例
１１のものに対して、Ｉ−Ｉ断面におけるポリシリコン
層１４と酸化膜層１０９との界面近傍における窒素の濃
度が高くなっているものである。
【０１５９】その後は実施例１１と同様に、図５８ない
し図６０に示したものに基づいて、窒素が導入された酸
化膜層１０９を異方性のリアクティブイオンエッチング
によりエッチングして第１のサイドウォール９及び第２
のサイドウォール９を形成し、第１のゲート電極８及び
第１のサイドウォール９をマスクの一部としてイオン注
入して高濃度拡散領域１０４ｂ及び１０５ｂを形成し、
第２のゲート電極２８及び第２のサイドウォール２９を
マスクの一部として、イオン注入して第２のソース／ド
レイン２４及び２５を形成し、８５０度、２０分程度の
熱処理を加え、低濃度拡散領域１０４ａ及び１０５ａと
高濃度拡散領域１０４ｂ及び１０５ｂを形成しているヒ
素イオンを活性化するとともに、第２のソース／ドレイ
ン２４及び２５を形成しているフッ化ホウ素イオンを活
性化することにより、低濃度拡散領域４ａ及び５ａと高
濃度拡散領域４ｂ及び５ｂとからなる一対の第１のソー
ス／ドレイン領域４及び５を形成するとともに第２のソ
ース／ドレイン２４及び２５を形成する。
【０１６０】この時の熱処理によって、第１のサイドウ
ォール９及び第２のサイドウォール２９内の窒素は拡散
し、第１のサイドウォール９と半導体基板１の一主面と
の界面、及び第２のサイドウォール２９と半導体基板１
の一主面との界面に窒素が偏析し、図２に示したように
これらの界面にピークを有した窒素の濃度分布になるも
のである。その後、図６４及び図６５に示すように、一
対の第１のソース／ドレイン領域４及び５、第１のゲー
ト電極８、一対の第２のソース／ドレイン領域２４及び
２５及び第２のゲート電極２８の表面に形成されたコバ
ルトシリサイドまたはチタンシリサイドの高融点金属シ
リサイド層３１ないし３６を形成する。
【０１６１】このようにして、一対の第１のソース／ド
レイン領域４及び５、第１のゲート絶縁膜７、第１のゲ
ート電極８、窒素が注入された第１のサイドウォール
９、及び高融点金属シリサイド層３１ないし３３を有し
たＮチャネル型ＭＯＳトランジスタを得、一対の第２の
ソース／ドレイン領域２４及び２５、第２のゲート絶縁
膜２７、第２のゲート電極２８、第２のサイドウォール
２９、及び高融点金属シリサイド層３４ないし３６を有
したＰチャネル型ＭＯＳトランジスタを得ているもので
ある。
【０１６２】その後、半導体基板１の一主面上全面に、
層間絶縁膜１０を形成し、この層間絶縁膜１０にコンタ
クトホール１０ａないし１０ｄを形成し、コンタクトホ
ール１０ａを介して第１のソース／ドレイン領域４に電
気的に接続され、層間絶縁層１０上に形成された配線層
１１と、層間絶縁層１０のコンタクトホール１０ｂを介
して第１のソース／ドレイン領域５に電気的に接続さ
れ、層間絶縁層１０上に形成された配線層１２と、層間
絶縁膜１０のコンタクトホール１０ｃを介して第２のソ
ース／ドレイン領域２４に電気的に接続され、層間絶縁
層１０上に形成された配線層１５と、層間絶縁層１０の
コンタクトホール１０ｄを介して第２のソース／ドレイ
ン領域５に電気的に接続され、層間絶縁層１０上に形成
された配線層１６を形成し、図６２に示した半導体装置
を得ているものである。
【０１６３】このように構成された実施例１２のものに
あっても、実施例１１と同様の効果を奏する他、窒素が
注入された第１のサイドウォール９を得るために、酸化
膜層１０９に回転斜めイオン注入によって行っているの
で、第１のゲート絶縁膜７の端部に近い酸化膜層１０９
内に注入される窒素の濃度も高くなり、第１のサイドウ
ォール９と半導体基板１の一主面との界面における窒素
の濃度のピークも実施例１１に示したものと比べて高く
なるため、さらなるホットキャリア耐性が向上するもの
である。
【０１６４】しかも、第１のゲート絶縁膜７の端部に近
い酸化膜層１０９内に注入される窒素の濃度及び第２の
ゲート絶縁膜２７の端部に近い酸化膜層１０９内に注入
される窒素の濃度も高くなり、第１のサイドウォール９
と半導体基板１の一主面との界面及び第２のサイドウォ
ール２９と半導体基板１の一主面との界面における窒素
の濃度のピークも実施例１１に示したものと比べて高く
なるため、高融点金属シリサイド層形成の際に、第１及
び第２のソース／ドレイン領域４及び５、２４及び２５
から第１及び第２のサイドウォール９及び２９表面上へ
の横方向の高融点金属シリサイド層の成長をさらに抑制
できるものである。
【０１６５】その他の実施例 上記実施例１ないし１２に示したものにおいては、Ｎチ
ャネル型ＭＯＳトランジスタを構成する一対のソース／
ドレイン領域４及び５を、ヒ素をイオン注入することに
よって形成したもの示したが、ヒ素の変わりにリン
（Ｐ）をイオン注入することによって形成しても良く、
また、低濃度拡散領域１０４ａ及び１０５ａをヒ素、高
濃度拡散領域１０４ｂ及び１０５ｂをリンをイオン注入
することによって形成しても良いものである。また、こ
れらのイオン注入として、垂直にイオン注入するかわり
に、回転斜めイオン注入を用いて行っても良いものであ
る。
【０１６６】また、実施例９ないし１２に示したものに
おいては、Ｐチャネル型ＭＯＳトランジスタを構成する
一対の第２のソース／ドレイン領域２４及び２５を、フ
ッ化ホウ素イオンをイオン注入することによって形成し
たものを示したが、フッ化ホウ素イオンの変わりにボロ
ン（Ｂ）イオンを注入するものでも良く、また、一対の
第２のソース／ドレイン領域２４及び２５の形成を第２
のサイドウォール２９形成後に行ったが、第２のサイド
ウォール２９形成前に行っても良いものである。
【０１６７】さらに、実施例１１及び１２に示したもの
においては、酸化膜層１０９に窒素をイオン注入し、そ
の後熱処理することによって所望の窒素の濃度分布を有
する第１及び第２のサイドウォール９及び２９を形成し
たものとしたが、実施例３に示したもののように、酸化
膜層１０９上にポリシリコン層１４を形成し、このポリ
シリコン層１４に窒素をイオン注入し、その後熱処理す
ることによって所望の窒素の濃度分布を有する第１及び
第２のサイドウォール９及び２９を形成したものであっ
ても良い。この場合、第１及び第２のサイドウォール９
及び２９の表面に窒素の濃度分布のピークが有すること
になるので、高融点金属シリサイド層形成の際に、第１
及び第２のサイドウォール９及び２９表面上への横方向
の高融点金属シリサイド層の成長をさらに抑制できるも
のである。
【０１６８】またさらに、実施例１１及び１２に示した
ものにおいて、第１及び第２のサイドウォール９及び２
９に窒素を導入したものに、さらに、ヒ素イオンやボロ
ンイオンやリンイオンをさらに注入したものであっても
良いものである。この場合、第１及び第２のサイドウォ
ール９及び２９を形成するための酸化膜層１０９に窒素
をイオン注入する前もしくは後にヒ素イオンやボロンイ
オンやリンイオンをイオン注入すれば良いものである。
このように、窒素の他にヒ素やボロンやリンが注入され
ていると、高融点金属シリサイド層形成の際に、第１及
び第２のサイドウォール９及び２９表面上への横方向の
高融点金属シリサイド層の成長をさらに抑制できるもの
である。
【０１６９】
【発明の効果】この発明の第１の発明は、ゲート電極の
側面とゲート絶縁膜の側面と半導体基板の一主面に接し
て形成されるサイドウォールを有したものにおいて、サ
イドウォールを、半導体基板の一主面に垂直な方向の断
面における濃度分布が半導体基板の一主面との界面にピ
ークを有するように窒素が導入された酸化膜からなるも
のとしたので、サイドウォールに導入された、半導体基
板との界面にピークを有する窒素が、微細化されてもサ
イドウォールと半導体基板との界面での界面準位を抑制
し、発生されるホットキャリアが界面準位に捕獲される
確率を減少せしめ、ホットキャリア耐性が向上、つま
り、ホットキャリアがゲート絶縁膜中に捕獲されること
により、ＭＯＳトランジスタのしきい値電圧の変化やド
レイン電流の低下などのトランジスタ特性の経時劣化、
いわゆるホットキャリア劣化が抑制できるという効果を
有するものである。
【０１７０】この発明の第２の発明は、ゲート電極の側
面とゲート絶縁膜の側面と半導体基板の一主面に接して
形成されるサイドウォールを有したものにおいて、サイ
ドウォールを、ゲート電極の側面及びゲート絶縁膜の側
面に接する垂直部と半導体基板の一主面に接する底部と
を有する縦断面が略Ｌ字状をなした酸化膜と、この酸化
膜の垂直部と底部とに接して形成されるともに、窒素が
導入されたポリシリコンとを有したものとしたので、サ
イドウォールを構成するポリシリコンに導入された、半
導体基板との界面にピークを有する窒素が、微細化され
てもサイドウォールと半導体基板との界面での界面準位
を抑制し、発生されるホットキャリアが界面準位に捕獲
される確率を減少せしめ、ホットキャリア耐性が向上、
つまり、ホットキャリア劣化が抑制できるという効果を
有するものである。
【０１７１】この発明の第３の発明は、ゲート電極の側
面とゲート絶縁膜の側面と半導体基板の一主面に接して
形成されるサイドウォールを有したものにおいて、ゲー
ト電極を窒素が導入されたものとするとともに、サイド
ウォールを窒素が導入された酸化膜を有するものとした
ので、ゲート電極に導入された窒素が、ゲート電極に低
抵抗化のために導入された不純物の拡散を抑制し、サイ
ドウォールに導入された窒素が、微細化されてもサイド
ウォールと半導体基板との界面での界面準位を抑制し、
発生されるホットキャリアが界面準位に捕獲される確率
を減少せしめ、ホットキャリア耐性が向上、つまり、ホ
ットキャリア劣化が抑制できるという効果を有するもの
である。
【０１７２】この発明の第４の発明は、サイドウォール
を備えたＮチャネル型ＭＯＳトランジスタとサイドウォ
ールを備えたＰチャネル型ＭＯＳトランジスタとを備え
たものにおいて、Ｎチャネル型ＭＯＳトランジスタ及び
Ｐチャネル型ＭＯＳトランジスタのサイドウォールそれ
ぞれを、窒素が導入された酸化膜からなるものとしたの
で、Ｎチャネル型ＭＯＳトランジスタのサイドウォール
に導入された窒素が、微細化されてもサイドウォールと
半導体基板との界面での界面準位を抑制し、発生される
ホットキャリアが界面準位に捕獲される確率を減少せし
め、Ｎチャネル型ＭＯＳトランジスタにおけるホットキ
ャリア耐性が向上、つまり、ホットキャリア劣化が抑制
できるという効果を有するものである。
【０１７３】この発明の第５の発明は、サイドウォール
を備えたＮチャネル型ＭＯＳトランジスタとサイドウォ
ールを備えたＰチャネル型ＭＯＳトランジスタとを備え
たものにおいて、Ｎチャネル型ＭＯＳトランジスタ及び
Ｐチャネル型ＭＯＳトランジスタのサイドウォールそれ
ぞれを、窒素が導入された酸化膜からなるものとし、Ｎ
チャネル型ＭＯＳトランジスタのゲート電極上及び一対
のソース／ドレイン領域上に金属シリサイド層が形成さ
れているとともに、Ｐチャネル型ＭＯＳトランジスタの
ゲート電極上及び一対のソース／ドレイン領域上に金属
シリサイド層が形成されているものとしたので、Ｎチャ
ネル型ＭＯＳトランジスタのサイドウォールに導入され
た窒素が、微細化されてもサイドウォールと半導体基板
との界面での界面準位を抑制し、発生されるホットキャ
リアが界面準位に捕獲される確率を減少せしめ、Ｎチャ
ネル型ＭＯＳトランジスタにおけるホットキャリア耐性
が向上、つまり、ホットキャリア劣化が抑制でき、しか
も、Ｎチャネル型ＭＯＳトランジスタ及びＰチャネル型
ＭＯＳトランジスタのサイドウォールそれぞれに導入さ
れた窒素が、低抵抗化のための金属シリサイド層のサイ
ドウォールへの横方向への成長を抑制し、ゲート電極と
ソース／ドレイン領域との電気的短絡を防止せしめると
いう効果を有するものである。
【０１７４】この発明の第６の発明は、ゲート電極の表
面上及び半導体基板の露出面上にＣＶＤ法によって酸化
膜層を形成する工程と、酸化膜層の表面上から窒素イオ
ンを酸化膜層に注入する工程と、窒素が注入された酸化
膜層をエッチングしてゲート電極の側面とゲート絶縁膜
の側面と半導体基板の一主面に接したサイドウォールを
形成する工程とを設けたので、サイドウォールと半導体
基板との界面にピークを有する窒素を容易にサイドウォ
ールに導入でき、ホットキャリア耐性が向上、つまり、
ホットキャリア劣化が抑制できたＭＯＳトランジスタを
得ることができるという効果を有するものである。
【０１７５】この発明の第７の発明は、ゲート電極の表
面上及び半導体基板の露出面上にＣＶＤ法によって酸化
膜層を形成する工程と、酸化膜層の表面上にポリシリコ
ン層を形成する工程と、ポリシリコン層の表面上から窒
素イオンをポリシリコン層に注入する工程と、ポリシリ
コン層に注入された窒素を酸化膜層に拡散する工程と、
ポリシリコン層を除去し、窒素が注入された酸化膜層を
エッチングしてゲート電極の側面とゲート絶縁膜の側面
と半導体基板の一主面に接したサイドウォールを形成す
る工程とを設けたので、サイドウォールと半導体基板と
の界面にピークを有する窒素を容易にサイドウォールに
導入でき、ホットキャリア耐性が向上、つまり、ホット
キャリア劣化が抑制できたＭＯＳトランジスタを得るこ
とができるという効果を有するものである。
【０１７６】この発明の第８の発明は、ゲート電極の表
面上及び半導体基板の露出面上にＣＶＤ法によって酸化
膜層を形成する工程と、酸化膜層の表面上にポリシリコ
ン層を形成する工程と、ポリシリコン層の表面上から窒
素イオンをポリシリコン層に注入する工程と、窒素が注
入されたポリシリコン層をエッチングするとともに、酸
化膜層をエッチングし、ゲート電極の側面及びゲート絶
縁膜の側面に接する垂直部と半導体基板の一主面に接す
る底部とを有する縦断面が略Ｌ字状をなした酸化膜と、
この酸化膜の垂直部と底部とに接して形成されるとも
に、窒素が導入されたポリシリコンとを有したサイドウ
ォールを形成する工程とを設けたので、サイドウォール
と半導体基板との界面にピークを有する窒素を容易にサ
イドウォールに導入でき、ホットキャリア耐性が向上、
つまり、ホットキャリア劣化が抑制できたＭＯＳトラン
ジスタを得ることができるという効果を有するものであ
る。
【０１７７】この発明の第９の発明は、ゲート電極の表
面上及び半導体基板の露出面上にＣＶＤ法によって酸化
膜層を形成する工程と、酸化膜層の表面上から窒素イオ
ンを、酸化膜層の少なくともゲート電極の側面及びゲー
ト酸化膜の側面に接する内部領域と、ゲート電極及び半
導体基板の露出面が位置する半導体基板の一主面に注入
する工程と、酸化膜層をエッチングしてゲート電極の側
面とゲート絶縁膜の側面と半導体基板の一主面に接した
窒素が導入された酸化膜を有するサイドウォールを形成
する工程とを設けたので、サイドウォールと半導体基板
との界面にピークを有する窒素を容易にサイドウォール
に導入できるとともに、ゲート電極にも窒素が導入で
き、ゲート電極に低抵抗化のために導入された不純物の
拡散を抑制できるとともにホットキャリア耐性が向上、
つまり、ホットキャリア劣化が抑制できたＭＯＳトラン
ジスタを得ることができるという効果を有するものであ
る。
【０１７８】この発明の第１０の発明は、ゲート電極を
マスクの一部として、半導体基板の一主面に、Ｎ型導電
型の不純物を注入して一対のソース／ドレイン領域の低
濃度拡散領域を形成する工程と、ゲート電極の表面上及
び一対のソース／ドレイン領域の低濃度拡散領域上にＣ
ＶＤ法によって酸化膜層を形成する工程と、酸化膜層の
表面上から窒素イオンを酸化膜層に注入する工程と、窒
素が注入された酸化膜層をエッチングしてゲート電極の
側面とゲート絶縁膜の側面と一対のソース／ドレイン領
域の低濃度拡散領域に接したサイドウォールを形成する
工程と、ゲート電極及びサイドウォールをマスクの一部
として、半導体基板の一主面に、Ｎ型導電型の不純物を
注入して一対のソース／ドレイン領域の高濃度拡散領域
を形成する工程とを設けたので、サイドウォールと半導
体基板との界面にピークを有する窒素を容易にサイドウ
ォールに導入でき、ホットキャリア耐性が向上、つま
り、ホットキャリア劣化が抑制できたＭＯＳトランジス
タを得ることができるという効果を有するものである。
【０１７９】この発明の第１１の発明は、ゲート電極を
マスクの一部として、半導体基板の一主面に、Ｎ型導電
型の不純物を注入して一対のソース／ドレイン領域の低
濃度拡散領域を形成する工程と、ゲート電極の表面上及
び一対のソース／ドレイン領域の低濃度拡散領域上にＣ
ＶＤ法によって酸化膜層を形成する工程と、酸化膜層の
表面上にポリシリコン層を形成する工程と、ポリシリコ
ン層の表面上から窒素イオンをポリシリコン層に注入す
る工程と、ポリシリコン層に注入された窒素を酸化膜層
に拡散する工程と、ポリシリコン層を除去し、窒素が注
入された酸化膜層をエッチングしてゲート電極の側面と
ゲート絶縁膜の側面と一対のソース／ドレイン領域の低
濃度拡散領域に接したサイドウォールを形成する工程
と、ゲート電極及びサイドウォールをマスクの一部とし
て、半導体基板の一主面に、Ｎ型導電型の不純物を注入
して上記一対のソース／ドレイン領域の高濃度拡散領域
を形成する工程とを設けたので、サイドウォールと半導
体基板との界面にピークを有する窒素を容易にサイドウ
ォールに導入でき、ホットキャリア耐性が向上、つま
り、ホットキャリア劣化が抑制できたＭＯＳトランジス
タを得ることができるという効果を有するものである。
【０１８０】この発明の第１２の発明は、ゲート電極を
マスクの一部として、半導体基板の一主面に、Ｎ型導電
型の不純物を注入して一対のソース／ドレイン領域の低
濃度拡散領域を形成する工程と、ゲート電極の表面上及
び一対のソース／ドレイン領域の低濃度拡散領域上にＣ
ＶＤ法によって酸化膜層を形成する工程と、酸化膜層の
表面上にポリシリコン層を形成する工程と、ポリシリコ
ン層の表面上から窒素イオンをポリシリコン層に注入す
る工程と、窒素が注入されたポリシリコン層をエッチン
グするとともに、酸化膜層をエッチングし、ゲート電極
の側面及びゲート絶縁膜の側面に接する垂直部と一対の
ソース／ドレイン領域の低濃度拡散領域に接する底部と
を有する縦断面が略Ｌ字状をなした酸化膜と、この酸化
膜の垂直部と底部とに接して形成されるともに、窒素が
導入されたポリシリコンとを有したサイドウォールを形
成する工程と、ゲート電極及びサイドウォールをマスク
の一部として、半導体基板の一主面に、Ｎ型導電型の不
純物を注入して一対のソース／ドレイン領域の高濃度拡
散領域を形成する工程とを設けたので、サイドウォール
と半導体基板との界面にピークを有する窒素を容易にサ
イドウォールに導入でき、ホットキャリア耐性が向上、
つまり、ホットキャリア劣化が抑制できたＭＯＳトラン
ジスタを得ることができるという効果を有するものであ
る。
【０１８１】この発明の第１３の発明は、ゲート電極を
マスクの一部として、半導体基板の一主面に、Ｎ型導電
型の不純物を注入して一対のソース／ドレイン領域の低
濃度拡散領域を形成する工程と、ゲート電極の表面上及
び一対のソース／ドレイン領域の低濃度拡散領域上にＣ
ＶＤ法によって酸化膜層を形成する工程と、酸化膜層の
表面上から窒素イオンを、酸化膜層の少なくともゲート
電極の側面及びゲート酸化膜の側面に接する内部領域
と、ゲート電極と、一対のソース／ドレイン領域の低濃
度拡散領域に注入する工程と、酸化膜層をエッチングし
てゲート電極の側面とゲート絶縁膜の側面と一対のソー
ス／ドレイン領域の低濃度拡散領域に接した窒素が導入
された酸化膜を有するサイドウォールを形成する工程
と、ゲート電極及びサイドウォールをマスクの一部とし
て、半導体基板の一主面に、Ｎ型導電型の不純物を注入
して一対のソース／ドレイン領域の高濃度拡散領域を形
成する工程とを設けたので、サイドウォールと半導体基
板との界面にピークを有する窒素を容易にサイドウォー
ルに導入できるとともに、ゲート電極にも窒素が導入で
き、ゲート電極に低抵抗化のために導入された不純物の
拡散を抑制できるとともにホットキャリア耐性が向上、
つまり、ホットキャリア劣化が抑制できたＭＯＳトラン
ジスタを得ることができるという効果を有するものであ
る。
【０１８２】この発明の第１４の発明は、Ｎチャネル型
ＭＯＳトランジスタの第１のゲート電極及びＰチャネル
型ＭＯＳトランジスタの第２のゲート電極の表面上及び
半導体基板の露出面上にＣＶＤ法によって酸化膜層を形
成する工程と、Ｐチャネル型ＭＯＳトランジスタ形成領
域上に位置する酸化膜層の表面を覆い、Ｎチャネル型Ｍ
ＯＳトランジスタ形成領域上に位置する酸化膜層の表面
上から窒素イオンを、酸化膜層に注入する工程と、窒素
が注入されたＮチャネル型ＭＯＳトランジスタ形成領域
上に位置する酸化膜層をエッチングして第１のゲート電
極の側面と第１のゲート絶縁膜の側面と半導体基板の一
主面に接したＮチャネル型ＭＯＳトランジスタのサイド
ウォールを形成する工程とを設けたので、サイドウォー
ルと半導体基板との界面にピークを有する窒素を容易に
サイドウォールに導入でき、ホットキャリア耐性が向
上、つまり、ホットキャリア劣化が抑制できたＮチャネ
ル型ＭＯＳトランジスタを有した半導体装置を得ること
ができるという効果を有するものである。
【０１８３】この発明の第１５の発明は、Ｎチャネル型
ＭＯＳトランジスタの第１のゲート電極及びＰチャネル
型ＭＯＳトランジスタの第２のゲート電極の表面上及び
半導体基板の露出面上にＣＶＤ法によって酸化膜層を形
成する工程と、酸化膜層の表面上から窒素イオンを酸化
膜層に注入する工程と、窒素が注入された酸化膜層をエ
ッチングして、第１のゲート電極の側面と第１のゲート
絶縁膜の側面と半導体基板の一主面に接したＮチャネル
型ＭＯＳトランジスタの第１のサイドウォールを形成す
るとともに、第２のゲート電極の側面と第２のゲート絶
縁膜の側面と半導体基板の一主面に接したＰチャネル型
ＭＯＳトランジスタの第２のサイドウォールを形成する
工程とを設けたので、サイドウォールと半導体基板との
界面にピークを有する窒素を容易にサイドウォールに導
入でき、ホットキャリア耐性が向上、つまり、ホットキ
ャリア劣化が抑制できたＮチャネル型ＭＯＳトランジス
タを有した半導体装置を得ることができるという効果を
有するものである。
【０１８４】この発明の第１６の発明は、Ｐチャネル型
ＭＯＳトランジスタ形成領域を覆い、Ｎチャネル型ＭＯ
Ｓトランジスタの第１のゲート電極をマスクの一部とし
て、Ｎ型導電型の不純物を注入してＮチャネル型ＭＯＳ
トランジスタの一対の第１のソース／ドレイン領域の低
濃度拡散領域を形成する工程と、第１のゲート電極及び
Ｐチャネル型ＭＯＳトランジスタの第２のゲート電極の
表面上及び半導体基板の露出面上にＣＶＤ法によって酸
化膜層を形成する工程と、Ｐチャネル型ＭＯＳトランジ
スタ形成領域上に位置する酸化膜層の表面を覆い、Ｎチ
ャネル型ＭＯＳトランジスタ形成領域上に位置する酸化
膜層の表面上から窒素イオンを酸化膜層に注入する工程
と、窒素が注入されたＮチャネル型ＭＯＳトランジスタ
形成領域上に位置する酸化膜層をエッチングして第１の
ゲート電極の側面と第１のゲート絶縁膜の側面と一対の
第１のソース／ドレイン領域の低濃度拡散領域に接した
Ｎチャネル型ＭＯＳトランジスタの第１のサイドウォー
ルを形成するとともに、Ｐチャネル型ＭＯＳトランジス
タ形成領域上に位置する酸化膜層をエッチングして第２
のゲート電極の側面と第２のゲート絶縁膜の側面と半導
体基板の露出面に接したＰチャネル型ＭＯＳトランジス
タの第２のサイドウォールを形成する工程と、Ｐチャネ
ル型ＭＯＳトランジスタ形成領域を覆い、第１のゲート
電極及び第１のサイドウォールをマスクの一部として、
Ｎ型導電型の不純物を注入して一対の第１のソース／ド
レイン領域の高濃度拡散領域を形成する工程と、Ｎチャ
ネル型ＭＯＳトランジスタ形成領域を覆い、第２のゲー
ト電極及び第２のサイドウォールをマスクの一部とし
て、半導体基板の一主面に、Ｐ型導電型の不純物を注入
してＰチャネル型ＭＯＳトランジスタの一対の第２のソ
ース／ドレイン領域を形成する工程とを設けたので、第
１のサイドウォールと半導体基板との界面にピークを有
する窒素を容易に第１のサイドウォールに導入でき、ホ
ットキャリア耐性が向上、つまり、ホットキャリア劣化
が抑制できたＮチャネル型ＭＯＳトランジスタを有した
半導体装置を得ることができるという効果を有するもの
である。
【０１８５】この発明の第１７の発明は、Ｐチャネル型
ＭＯＳトランジスタ形成領域を覆い、Ｎチャネル型ＭＯ
Ｓトランジスタの第１のゲート電極をマスクの一部とし
てＮ型導電型の不純物を注入してＮチャネル型ＭＯＳト
ランジスタの一対の第１のソース／ドレイン領域の低濃
度拡散領域を形成する工程と、第１のゲート電極及びＰ
チャネル型ＭＯＳトランジスタの第２のゲート電極の表
面上及び半導体基板の露出面上にＣＶＤ法によって酸化
膜層を形成する工程と、酸化膜層の表面上から窒素イオ
ンを酸化膜層に注入する工程と、窒素が注入された酸化
膜層をエッチングして、第１のゲート電極の側面と第１
のゲート絶縁膜の側面と一対の第１のソース／ドレイン
領域の低濃度拡散領域に接したＮチャネル型ＭＯＳトラ
ンジスタの第１のサイドウォールを形成するとともに、
第２のゲート電極の側面と第２のゲート絶縁膜の側面と
半導体基板の一主面に接したＰチャネル型ＭＯＳトラン
ジスタの第２のサイドウォールを形成する工程と、Ｐチ
ャネル型ＭＯＳトランジスタ形成領域を覆い、第１のゲ
ート電極及び第１のサイドウォールをマスクの一部とし
て、Ｎ型導電型の不純物を注入して一対の第１のソース
／ドレイン領域の高濃度拡散領域を形成する工程と、Ｎ
チャネル型ＭＯＳトランジスタ形成領域を覆い、第２の
ゲート電極及び第２のサイドウォールをマスクの一部と
して、Ｐ型導電型の不純物を注入してＰチャネル型ＭＯ
Ｓトランジスタの一対の第２のソース／ドレイン領域を
形成する工程とを設けたので、第１のサイドウォールと
半導体基板との界面にピークを有する窒素を容易に第１
のサイドウォールに導入でき、ホットキャリア耐性が向
上、つまり、ホットキャリア劣化が抑制できたＮチャネ
ル型ＭＯＳトランジスタを有した半導体装置を得ること
ができるという効果を有するものである。
【０１８６】この発明の第１８の発明は、Ｐチャネル型
ＭＯＳトランジスタ形成領域を覆い、Ｎチャネル型ＭＯ
Ｓトランジスタの第１のゲート電極をマスクの一部とし
てＮ型導電型の不純物を注入してＮチャネル型ＭＯＳト
ランジスタの一対の第１のソース／ドレイン領域の低濃
度拡散領域を形成する工程と、第１のゲート電極及びＰ
チャネル型ＭＯＳトランジスタの第２のゲート電極の表
面上及び半導体基板の露出面上にＣＶＤ法によって酸化
膜層を形成する工程と、酸化膜層の表面上から窒素イオ
ンを酸化膜層に注入する工程と、窒素が注入された酸化
膜層をエッチングして、第１のゲート電極の側面と第１
のゲート絶縁膜の側面と一対の第１のソース／ドレイン
領域の低濃度拡散領域に接したＮチャネル型ＭＯＳトラ
ンジスタの第１のサイドウォールを形成するとともに、
第２のゲート電極の側面と第２のゲート絶縁膜の側面と
半導体基板の一主面に接したＰチャネル型ＭＯＳトラン
ジスタの第２のサイドウォールを形成する工程と、Ｐチ
ャネル型ＭＯＳトランジスタ形成領域を覆い、第１のゲ
ート電極及び第１のサイドウォールをマスクの一部とし
て、Ｎ型導電型の不純物を注入して一対の第１のソース
／ドレイン領域の高濃度拡散領域を形成する工程と、Ｎ
チャネル型ＭＯＳトランジスタ形成領域を覆い、第２の
ゲート電極及び第２のサイドウォールをマスクの一部と
して、Ｐ型導電型の不純物を注入してＰチャネル型ＭＯ
Ｓトランジスタの一対の第２のソース／ドレイン領域を
形成する工程と、第１のゲート電極の表面、第２のゲー
ト電極の表面、第１のソース／ドレイン領域の表面、及
び第２のソース／ドレイン領域の表面に金属シリサイド
層を形成する工程とを設けたので、第１のサイドウォー
ルと半導体基板との界面にピークを有する窒素を容易に
第１のサイドウォールに導入でき、ホットキャリア耐性
が向上、つまり、ホットキャリア劣化が抑制できたＮチ
ャネル型ＭＯＳトランジスタを有し、かつ、低抵抗化の
ための金属シリサイド層のサイドウォールへの横方向へ
の成長を抑制し、ゲート電極とソース／ドレイン領域と
の電気的短絡を防止できたＮチャネル型ＭＯＳトランジ
スタ及びＰチャネル型ＭＯＳトランジスタを有した半導
体装置を得ることができるという効果を有するものであ
る。
【図面の簡単な説明】
【図１】 この発明の実施例１を示す要部断面図。
【図２】 図１のＩ−Ｉ断面における窒素の濃度分布
を示す図。
【図３】 この発明の実施例１を工程順に示す要部断
面図。
【図４】 この発明の実施例１を工程順に示す要部断
面図。
【図５】 この発明の実施例１を工程順に示す要部断
面図。
【図６】 この発明の実施例１を工程順に示す要部断
面図。
【図７】 この発明の実施例１を工程順に示す要部断
面図。
【図８】 図７のＩ−Ｉ断面における窒素の濃度分布
を示す図。
【図９】 図７のII−II断面における窒素の濃度分布
を示す図。
【図１０】 図７のIII −III 断面における窒素の濃度
分布を示す図。
【図１１】 この発明の実施例１を工程順に示す要部断
面図。
【図１２】 この発明の実施例１を工程順に示す要部断
面図。
【図１３】 この発明の実施例２を工程順に示す要部断
面図。
【図１４】 図１３のＩ−Ｉ断面における窒素の濃度分
布を示す図。
【図１５】 この発明の実施例３を示す要部断面図。
【図１６】 図１５のＩ−Ｉ断面における窒素の濃度分
布を示す図。
【図１７】 図１５のIV−IV断面における窒素の濃度分
布を示す図。
【図１８】 この発明の実施例３を工程順に示す要部断
面図。
【図１９】 この発明の実施例３を工程順に示す要部断
面図。
【図２０】 図１９のＶ−Ｖ断面における窒素の濃度分
布を示す図。
【図２１】 図１９のII−II断面及びIII −III 断面に
おける窒素の濃度分布を示す図。
【図２２】 この発明の実施例３を工程順に示す要部断
面図。
【図２３】 図２２のＩ−Ｉ断面における窒素の濃度分
布を示す図。
【図２４】 図２２のII−II断面における窒素の濃度分
布を示す図。
【図２５】 図２２のIII −III 断面における窒素の濃
度分布を示す図。
【図２６】 この発明の実施例３を工程順に示す要部断
面図。
【図２７】 この発明の実施例３を工程順に示す要部断
面図。
【図２８】 この発明の実施例４を工程順に示す要部断
面図。
【図２９】 図２８のＩ−Ｉ断面における窒素の濃度分
布を示す図。
【図３０】 この発明の実施例５を示す要部断面図。
【図３１】 図３０のＩ−Ｉ断面における窒素の濃度分
布を示す図。
【図３２】 この発明の実施例５を工程順に示す要部断
面図。
【図３３】 この発明の実施例５を工程順に示す要部断
面図。
【図３４】 図３３のＩ−Ｉ断面における窒素の濃度分
布を示す図。
【図３５】 図３３のII−II断面における窒素の濃度分
布を示す図。
【図３６】 図３３のIII −III 断面における窒素の濃
度分布を示す図。
【図３７】 この発明の実施例５を工程順に示す要部断
面図。
【図３８】 この発明の実施例５を工程順に示す要部断
面図。
【図３９】 この発明の実施例５を工程順に示す要部断
面図。
【図４０】 この発明の実施例６を工程順に示す要部断
面図。
【図４１】 図４０のＩ−Ｉ断面における窒素の濃度分
布を示す図。
【図４２】 この発明の実施例７を示す要部断面図。
【図４３】 図４２のＩ−Ｉ断面における窒素の濃度分
布を示す図。
【図４４】 図４２のII−II断面における窒素の濃度分
布を示す図。
【図４５】 図４２のIII −III 断面における窒素の濃
度分布を示す図。
【図４６】 この発明の実施例７を工程順に示す要部断
面図。
【図４７】 図４６のＩ−Ｉ断面における窒素の濃度分
布を示す図。
【図４８】 図４６のII−II断面における窒素の濃度分
布を示す図。
【図４９】 図４６のIII −III 断面における窒素の濃
度分布を示す図。
【図５０】 この発明の実施例８を工程順に示す要部断
面図。
【図５１】 図５０のＩ−Ｉ断面における窒素の濃度分
布を示す図。
【図５２】 この発明の実施例９を示す要部断面図。
【図５３】 この発明の実施例９を工程順に示す要部断
面図。
【図５４】 この発明の実施例９を工程順に示す要部断
面図。
【図５５】 この発明の実施例９を工程順に示す要部断
面図。
【図５６】 この発明の実施例９を工程順に示す要部断
面図。
【図５７】 この発明の実施例９を工程順に示す要部断
面図。
【図５８】 この発明の実施例９を工程順に示す要部断
面図。
【図５９】 この発明の実施例９を工程順に示す要部断
面図。
【図６０】 この発明の実施例９を工程順に示す要部断
面図。
【図６１】 この発明の実施例１０を工程順に示す要部
断面図。
【図６２】 この発明の実施例１０を示す要部断面図。
【図６３】 この発明の実施例１０を工程順に示す要部
断面図。
【図６４】 この発明の実施例１０を工程順に示す要部
断面図。
【図６５】 この発明の実施例１０を工程順に示す要部
断面図。
【図６６】 この発明の実施例１１を工程順に示す要部
断面図。
【図６７】 従来のＮチャネル型ＭＯＳトランジスタを
示す要部断面図。
【図６８】 従来の他のＮチャネル型ＭＯＳトランジス
タを示す要部断面図。
【符号の説明】
１ 半導体基板、４及び５ ソース／ドレイン領域、６
チャネル領域、７ゲート絶縁膜、８ ゲート電極、９
サイドウォール、９ａ 酸化膜、９ｂポリシリコン、
１４ ポリシリコン層、２４及び２５ ソース／ドレイ
ン領域、２６ チャネル領域、２７ ゲート絶縁膜、２
８ ゲート電極、２９ サイドウォール、３１〜３６
高融点金属シリサイド層 １０９ 酸化膜層、１０９ａ
酸化膜層、１０９ｂ ポリシリコン層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8238 27/092 21/336 Ｈ０１Ｌ 27/08 ３２１ Ｅ 29/78 ３０１ Ｌ ３０１ Ｐ

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の一主面にチャネル領域を挟
    んで形成された一対のソース／ドレイン領域、 これら一対のソース／ドレイン領域の間に位置する上記
    半導体基板の一主面上にゲート絶縁膜を介して形成され
    るゲート電極、 上記ゲート電極の側面と上記ゲート絶縁膜の側面と上記
    半導体基板の一主面に接して形成されるとともに、窒素
    が導入され、上記半導体基板の一主面に垂直な方向の断
    面における上記窒素の濃度分布が上記半導体基板の一主
    面との界面にピークを有する酸化膜からなるサイドウォ
    ールを備えたＭＯＳトランジスタ。
  2. 【請求項２】 サイドウォールに導入された、半導体基
    板の一主面に垂直な方向の断面における窒素の濃度分布
    は、半導体基板の一主面との界面に位置する濃度のピー
    クより上に、さらに濃度のピークを有していることを特
    徴とする請求項１記載のＭＯＳトランジスタ。
  3. 【請求項３】 サイドウォールに導入された、半導体基
    板の一主面に平行な方向の断面における窒素の濃度分布
    は、ゲート電極の側面との界面にピークを有しているこ
    とを特徴とする請求項１記載のＭＯＳトランジスタ。
  4. 【請求項４】 半導体基板の一主面にチャネル領域を挟
    んで形成された一対のソース／ドレイン領域、 これら一対のソース／ドレイン領域の間に位置する上記
    半導体基板の一主面上にゲート絶縁膜を介して形成され
    るゲート電極、 上記ゲート電極の側面及び上記ゲート絶縁膜の側面に接
    する垂直部と上記半導体基板の一主面に接する底部とを
    有する縦断面が略Ｌ字状をなした酸化膜と、この酸化膜
    の垂直部と底部とに接して形成されるともに、窒素が導
    入されたポリシリコンとを有したサイドウォールを備え
    たＭＯＳトランジスタ。
  5. 【請求項５】 サイドウォールの酸化膜にも窒素が導入
    されていることを特徴とする請求項４記載のＭＯＳトラ
    ンジスタ。
  6. 【請求項６】 半導体基板の一主面にチャネル領域を挟
    んで形成され、第１導電型の不純物の他に窒素が導入さ
    れた一対のソース／ドレイン領域、 これら一対のソース／ドレイン領域の間に位置する上記
    半導体基板の一主面上にゲート絶縁膜を介して形成さ
    れ、窒素が導入されたゲート電極、 上記ゲート電極の側面と上記ゲート絶縁膜の側面と上記
    半導体基板の一主面に接して形成されるとともに、窒素
    が導入された酸化膜を有するサイドウォールを備えたＭ
    ＯＳトランジスタ。
  7. 【請求項７】 サイドウォールに導入された、半導体基
    板の一主面に垂直な方向の断面における窒素の濃度分布
    は、半導体基板の一主面との界面にピークを有している
    ことを特徴とする請求項６記載のＭＯＳトランジスタ。
  8. 【請求項８】 一対のソース／ドレイン領域それぞれ
    は、チャネル領域に端部が接した低濃度拡散領域と、チ
    ャネル領域に対して外側に位置し、低濃度拡散領域と一
    体的に構成される高濃度拡散領域とからなることを特徴
    とする請求項１ないし請求項７のいずれかに記載のＭＯ
    Ｓトランジスタ。
  9. 【請求項９】 半導体基板の一主面に第１のチャネル領
    域を挟んで形成された、Ｎ型導電型の一対の第１のソー
    ス／ドレイン領域と、これら一対の第１のソース／ドレ
    イン領域の間に位置する上記半導体基板の一主面上に第
    １のゲート絶縁膜を介して形成される第１のゲート電極
    と、上記第１のゲート電極の側面と上記第１のゲート絶
    縁膜の側面と上記半導体基板の一主面に接して形成され
    るとともに、窒素が導入された酸化膜からなる第１のサ
    イドウォールとを備えたＮチャネル型ＭＯＳトランジス
    タ、 上記半導体基板の一主面に第２のチャネル領域を挟んで
    形成された、Ｐ型導電型の一対の第２のソース／ドレイ
    ン領域と、これら一対の第２のソース／ドレイン領域の
    間に位置する上記半導体基板の一主面上に第２のゲート
    絶縁膜を介して形成される第２のゲート電極と、上記第
    ２のゲート電極の側面と上記第２のゲート絶縁膜の側面
    と上記半導体基板の一主面に接して形成されるととも
    に、窒素が導入された酸化膜からなる第２のサイドウォ
    ールとを備えたＰチャネル型ＭＯＳトランジスタを備え
    た半導体装置。
  10. 【請求項１０】 Ｎチャネル型ＭＯＳトランジスタ及び
    Ｐチャネル型ＭＯＳトランジスタそれぞれのサイドウォ
    ールに導入された、半導体基板の一主面に垂直な方向の
    断面における窒素の濃度分布は、半導体基板の一主面と
    の界面にピークを有していること特徴とする請求項８記
    載の半導体装置。
  11. 【請求項１１】 Ｎチャネル型ＭＯＳトランジスタの第
    １のゲート電極上及び一対の第１のソース／ドレイン領
    域上に金属シリサイド層が形成されているとともに、Ｐ
    チャネル型ＭＯＳトランジスタの第２のゲート電極上及
    び一対の第２のソース／ドレイン領域上に金属シリサイ
    ド層が形成されていることを特徴とする請求項８または
    請求項９に記載の半導体装置。
  12. 【請求項１２】 Ｎチャネル型ＭＯＳトランジスタの一
    対の第１のソース／ドレイン領域それぞれは、第１のチ
    ャネル領域に端部が接した低濃度拡散領域と、第１のチ
    ャネル領域に対して外側に位置し、低濃度拡散領域と一
    体的に構成される高濃度拡散領域とからなることを特徴
    とする請求項９ないし請求項１１のいずれかに記載の半
    導体装置。
  13. 【請求項１３】 半導体基板の一主面上にゲート絶縁膜
    及びゲート電極を形成する工程、 上記ゲート電極の表面上及び上記半導体基板の露出面上
    にＣＶＤ法によって酸化膜層を形成する工程、 上記酸化膜層の表面上から窒素イオンを上記酸化膜層に
    注入する工程、 窒素が注入された上記酸化膜層をエッチングして上記ゲ
    ート電極の側面と上記ゲート絶縁膜の側面と上記半導体
    基板の一主面に接したサイドウォールを形成する工程を
    備えたＭＯＳトランジスタの製造方法。
  14. 【請求項１４】 半導体基板の一主面上にゲート絶縁膜
    及びゲート電極を形成する工程、 上記ゲート電極の表面上及び上記半導体基板の露出面上
    にＣＶＤ法によって酸化膜層を形成する工程、 上記酸化膜層の表面上にポリシリコン層を形成する工
    程、 上記ポリシリコン層の表面上から窒素イオンを上記ポリ
    シリコン層に注入する工程、 上記ポリシリコン層に注入された窒素を上記酸化膜層に
    拡散する工程、 上記ポリシリコン層を除去し、窒素が注入された上記酸
    化膜層をエッチングして上記ゲート電極の側面と上記ゲ
    ート絶縁膜の側面と上記半導体基板の一主面に接したサ
    イドウォールを形成する工程を備えたＭＯＳトランジス
    タの製造方法。
  15. 【請求項１５】 半導体基板の一主面上にゲート絶縁膜
    及びゲート電極を形成する工程、 上記ゲート電極の表面上及び上記半導体基板の露出面上
    にＣＶＤ法によって酸化膜層を形成する工程、 上記酸化膜層の表面上にポリシリコン層を形成する工
    程、 上記ポリシリコン層の表面上から窒素イオンを上記ポリ
    シリコン層に注入する工程、 窒素が注入された上記ポリシリコン層をエッチングする
    とともに、上記酸化膜層をエッチングし、上記ゲート電
    極の側面及び上記ゲート絶縁膜の側面に接する垂直部と
    上記半導体基板の一主面に接する底部とを有する縦断面
    が略Ｌ字状をなした酸化膜と、この酸化膜の垂直部と底
    部とに接して形成されるともに、窒素が導入されたポリ
    シリコンとを有したサイドウォールを形成する工程を備
    えたＭＯＳトランジスタの製造方法。
  16. 【請求項１６】 半導体基板の一主面上にゲート絶縁膜
    及びゲート電極を形成する工程、 上記ゲート電極の表面上及び上記半導体基板の露出面上
    にＣＶＤ法によって酸化膜層を形成する工程、 上記酸化膜層の表面上から窒素イオンを、上記酸化膜層
    の少なくとも上記ゲート電極の側面及び上記ゲート酸化
    膜の側面に接する内部領域と、上記ゲート電極と、上記
    半導体基板の露出面が位置する半導体基板の一主面に注
    入する工程、 上記酸化膜層をエッチングして上記ゲート電極の側面と
    上記ゲート絶縁膜の側面と上記半導体基板の一主面に接
    した窒素が導入された酸化膜を有するサイドウォールを
    形成する工程を備えたＭＯＳトランジスタの製造方法。
  17. 【請求項１７】 半導体基板の一主面上にゲート絶縁膜
    及びゲート電極を形成する工程、 上記ゲート電極をマスクの一部として、上記半導体基板
    の一主面に、Ｎ型導電型の不純物を注入して一対のソー
    ス／ドレイン領域の低濃度拡散領域を形成する工程、 上記ゲート電極の表面上及び上記一対のソース／ドレイ
    ン領域の低濃度拡散領域上にＣＶＤ法によって酸化膜層
    を形成する工程、 上記酸化膜層の表面上から窒素イオンを上記酸化膜層に
    注入する工程、 窒素が注入された上記酸化膜層をエッチングして上記ゲ
    ート電極の側面と上記ゲート絶縁膜の側面と上記一対の
    ソース／ドレイン領域の低濃度拡散領域に接したサイド
    ウォールを形成する工程、 上記ゲート電極及び上記サイドウォールをマスクの一部
    として、上記半導体基板の一主面に、Ｎ型導電型の不純
    物を注入して上記一対のソース／ドレイン領域の高濃度
    拡散領域を形成する工程を備えたＮチャネル型ＭＯＳト
    ランジスタの製造方法。
  18. 【請求項１８】 半導体基板の一主面上にゲート絶縁膜
    及びゲート電極を形成する工程、 上記ゲート電極をマスクの一部として、上記半導体基板
    の一主面に、Ｎ型導電型の不純物を注入して一対のソー
    ス／ドレイン領域の低濃度拡散領域を形成する工程、 上記ゲート電極の表面上及び上記一対のソース／ドレイ
    ン領域の低濃度拡散領域上にＣＶＤ法によって酸化膜層
    を形成する工程、 上記酸化膜層の表面上にポリシリコン層を形成する工
    程、 上記ポリシリコン層の表面上から窒素イオンを上記ポリ
    シリコン層に注入する工程、 上記ポリシリコン層に注入された窒素を上記酸化膜層に
    拡散する工程、 上記ポリシリコン層を除去し、窒素が注入された上記酸
    化膜層をエッチングして上記ゲート電極の側面と上記ゲ
    ート絶縁膜の側面と上記一対のソース／ドレイン領域の
    低濃度拡散領域に接したサイドウォールを形成する工
    程、 上記ゲート電極及び上記サイドウォールをマスクの一部
    として、上記半導体基板の一主面に、Ｎ型導電型の不純
    物を注入して上記一対のソース／ドレイン領域の高濃度
    拡散領域を形成する工程を備えたＮチャネル型ＭＯＳト
    ランジスタの製造方法。
  19. 【請求項１９】 半導体基板の一主面上にゲート絶縁膜
    及びゲート電極を形成する工程、 上記ゲート電極をマスクの一部として、上記半導体基板
    の一主面に、Ｎ型導電型の不純物を注入して一対のソー
    ス／ドレイン領域の低濃度拡散領域を形成する工程、 上記ゲート電極の表面上及び上記一対のソース／ドレイ
    ン領域の低濃度拡散領域上にＣＶＤ法によって酸化膜層
    を形成する工程、 上記酸化膜層の表面上にポリシリコン層を形成する工
    程、 上記ポリシリコン層の表面上から窒素イオンを上記ポリ
    シリコン層に注入する工程、 窒素が注入された上記ポリシリコン層をエッチングする
    とともに、上記酸化膜層をエッチングし、上記ゲート電
    極の側面及び上記ゲート絶縁膜の側面に接する垂直部と
    上記一対のソース／ドレイン領域の低濃度拡散領域に接
    する底部とを有する縦断面が略Ｌ字状をなした酸化膜
    と、この酸化膜の垂直部と底部とに接して形成されると
    もに、窒素が導入されたポリシリコンを有したサイドウ
    ォールを形成する工程、 上記ゲート電極及び上記サイドウォールをマスクの一部
    として、上記半導体基板の一主面に、Ｎ型導電型の不純
    物を注入して上記一対のソース／ドレイン領域の高濃度
    拡散領域を形成する工程を備えたＮチャネル型ＭＯＳト
    ランジスタの製造方法。
  20. 【請求項２０】 半導体基板の一主面上にゲート絶縁膜
    及びゲート電極を形成する工程、 上記ゲート電極をマスクの一部として、上記半導体基板
    の一主面に、Ｎ型導電型の不純物を注入して一対のソー
    ス／ドレイン領域の低濃度拡散領域を形成する工程、 上記ゲート電極の表面上及び上記一対のソース／ドレイ
    ン領域の低濃度拡散領域上にＣＶＤ法によって酸化膜層
    を形成する工程、 上記酸化膜層の表面上から窒素イオンを、上記酸化膜層
    の少なくとも上記ゲート電極の側面及び上記ゲート酸化
    膜の側面に接する内部領域と、上記ゲート電極と、上記
    一対のソース／ドレイン領域の低濃度拡散領域に注入す
    る工程、 上記酸化膜層をエッチングして上記ゲート電極の側面と
    上記ゲート絶縁膜の側面と上記一対のソース／ドレイン
    領域の低濃度拡散領域に接した窒素が導入された酸化膜
    を有するサイドウォールを形成する工程、 上記ゲート電極及び上記サイドウォールをマスクの一部
    として、上記半導体基板の一主面に、Ｎ型導電型の不純
    物を注入して上記一対のソース／ドレイン領域の高濃度
    拡散領域を形成する工程を備えたＮチャネル型ＭＯＳト
    ランジスタの製造方法。
  21. 【請求項２１】 窒素イオンの注入に際しては、窒素イ
    オンを回転斜め注入によって注入することを特徴とする
    請求項１３ないし請求項２０のいずれかに記載のＭＯＳ
    トランジスタの製造方法。
  22. 【請求項２２】 一主面にＮチャネル型ＭＯＳトランジ
    スタ形成領域及びＰチャネル型ＭＯＳトランジスタ形成
    領域を有する半導体基板のＮチャネル型ＭＯＳトランジ
    スタ形成領域上にＮチャネル型ＭＯＳトランジスタを構
    成するための第１のゲート絶縁膜及び第１のゲート電極
    を形成するとともに、上記半導体基板のＰチャネル型Ｍ
    ＯＳトランジスタ形成領域上にＰチャネル型ＭＯＳトラ
    ンジスタを構成するための第２のゲート絶縁膜及び第２
    のゲート電極を形成する工程、 上記第１及び第２のゲート電極の表面上及び上記半導体
    基板の露出面上にＣＶＤ法によって酸化膜層を形成する
    工程、 上記半導体基板のＰチャネル型ＭＯＳトランジスタ形成
    領域上に位置する上記酸化膜層の表面を覆い、上記半導
    体基板のＮチャネル型ＭＯＳトランジスタ形成領域上に
    位置する上記酸化膜層の表面上から窒素イオンを、上記
    半導体基板のＮチャネル型ＭＯＳトランジスタ形成領域
    上に位置する上記酸化膜層に注入する工程、 窒素が注入された上記半導体基板のＮチャネル型ＭＯＳ
    トランジスタ形成領域上に位置する上記酸化膜層をエッ
    チングして上記第１のゲート電極の側面と上記第１のゲ
    ート絶縁膜の側面と上記半導体基板の一主面に接したサ
    イドウォールを形成する工程を備えた半導体装置の製造
    方法。
  23. 【請求項２３】 半導体基板の一主面にＮチャネル型Ｍ
    ＯＳトランジスタを構成するための第１のゲート絶縁膜
    及び第１のゲート電極を形成するとともに、Ｐチャネル
    型ＭＯＳトランジスタを構成するための第２のゲート絶
    縁膜及び第２のゲート電極を形成する工程、 上記第１及び第２のゲート電極の表面上及び上記半導体
    基板の露出面上にＣＶＤ法によって酸化膜層を形成する
    工程、 上記酸化膜層の表面上から窒素イオンを上記酸化膜層に
    注入する工程、 窒素が注入された上記酸化膜層をエッチングして、上記
    第１のゲート電極の側面と上記第１のゲート絶縁膜の側
    面と上記半導体基板の一主面に接した第１のサイドウォ
    ールを形成するとともに、上記第２のゲート電極の側面
    と上記第２のゲート絶縁膜の側面と上記半導体基板の一
    主面に接した第２のサイドウォールを形成する工程を備
    えた半導体装置の製造方法。
  24. 【請求項２４】 一主面にＮチャネル型ＭＯＳトランジ
    スタ形成領域及びＰチャネル型ＭＯＳトランジスタ形成
    領域を有する半導体基板のＮチャネル型ＭＯＳトランジ
    スタ形成領域上にＮチャネル型ＭＯＳトランジスタを構
    成するための第１のゲート絶縁膜及び第１のゲート電極
    を形成するとともに、上記半導体基板のＰチャネル型Ｍ
    ＯＳトランジスタ形成領域上にＰチャネル型ＭＯＳトラ
    ンジスタを構成するための第２のゲート絶縁膜及び第２
    のゲート電極を形成する工程、 上記半導体基板のＰチャネル型ＭＯＳトランジスタ形成
    領域を覆い、上記第１のゲート電極をマスクの一部とし
    て、上記半導体基板のＮチャネル型ＭＯＳトランジスタ
    形成領域に、Ｎ型導電型の不純物を注入してＮチャネル
    型ＭＯＳトランジスタを構成するための一対の第１のソ
    ース／ドレイン領域の低濃度拡散領域を形成する工程、 上記第１及び第２のゲート電極の表面上及び上記半導体
    基板の露出面上にＣＶＤ法によって酸化膜層を形成する
    工程、 上記半導体基板のＰチャネル型ＭＯＳトランジスタ形成
    領域上に位置する上記酸化膜層の表面を覆い、上記半導
    体基板のＮチャネル型ＭＯＳトランジスタ形成領域上に
    位置する上記酸化膜層の表面上から窒素イオンを、上記
    半導体基板のＮチャネル型ＭＯＳトランジスタ形成領域
    上に位置する上記酸化膜層に注入する工程、 窒素が注入された上記半導体基板のＮチャネル型ＭＯＳ
    トランジスタ形成領域上に位置する上記酸化膜層をエッ
    チングして上記第１のゲート電極の側面と上記第１のゲ
    ート絶縁膜の側面と上記一対の第１のソース／ドレイン
    領域の低濃度拡散領域に接した第１のサイドウォールを
    形成するとともに、上記半導体基板のＰチャネル型ＭＯ
    Ｓトランジスタ形成領域上に位置する上記酸化膜層をエ
    ッチングして上記第２のゲート電極の側面と上記第２の
    ゲート絶縁膜の側面と上記半導体基板の露出面に接した
    第２のサイドウォールを形成する工程、 上記半導体基板のＰチャネル型ＭＯＳトランジスタ形成
    領域を覆い、上記第１のゲート電極及び上記第１のサイ
    ドウォールをマスクの一部として、上記半導体基板の一
    主面に、Ｎ型導電型の不純物を注入して上記一対の第１
    のソース／ドレイン領域の高濃度拡散領域を形成する工
    程、 上記半導体基板のＮチャネル型ＭＯＳトランジスタ形成
    領域を覆い、上記第２のゲート電極及び上記第２のサイ
    ドウォールをマスクの一部として、上記半導体基板の一
    主面に、Ｐ型導電型の不純物を注入してＰチャネル型Ｍ
    ＯＳトランジスタを構成するための一対の第２のソース
    ／ドレイン領域を形成する工程を備えた半導体装置の製
    造方法。
  25. 【請求項２５】 一主面にＮチャネル型ＭＯＳトランジ
    スタ形成領域及びＰチャネル型ＭＯＳトランジスタ形成
    領域を有する半導体基板のＮチャネル型ＭＯＳトランジ
    スタ形成領域上にＮチャネル型ＭＯＳトランジスタを構
    成するための第１のゲート絶縁膜及び第１のゲート電極
    を形成するとともに、上記半導体基板のＰチャネル型Ｍ
    ＯＳトランジスタ形成領域上にＰチャネル型ＭＯＳトラ
    ンジスタを構成するための第２のゲート絶縁膜及び第２
    のゲート電極を形成する工程、 上記半導体基板のＰチャネル型ＭＯＳトランジスタ形成
    領域を覆い、上記第１のゲート電極をマスクの一部とし
    て、上記半導体基板のＮチャネル型ＭＯＳトランジスタ
    形成領域に、Ｎ型導電型の不純物を注入してＮチャネル
    型ＭＯＳトランジスタを構成するための一対の第１のソ
    ース／ドレイン領域の低濃度拡散領域を形成する工程、 上記第１及び第２のゲート電極の表面上及び上記半導体
    基板の露出面上にＣＶＤ法によって酸化膜層を形成する
    工程、 上記酸化膜層の表面上から窒素イオンを上記酸化膜層に
    注入する工程、 窒素が注入された上記酸化膜層をエッチングして、上記
    第１のゲート電極の側面と上記第１のゲート絶縁膜の側
    面と上記一対の第１のソース／ドレイン領域の低濃度拡
    散領域に接した第１のサイドウォールを形成するととも
    に、上記第２のゲート電極の側面と上記第２のゲート絶
    縁膜の側面と上記半導体基板の一主面に接した第２のサ
    イドウォールを形成する工程、 上記半導体基板のＰチャネル型ＭＯＳトランジスタ形成
    領域を覆い、上記第１のゲート電極及び上記第１のサイ
    ドウォールをマスクの一部として、上記半導体基板の一
    主面に、Ｎ型導電型の不純物を注入して上記一対の第１
    のソース／ドレイン領域の高濃度拡散領域を形成する工
    程、 上記半導体基板のＮチャネル型ＭＯＳトランジスタ形成
    領域を覆い、上記第２のゲート電極及び上記第２のサイ
    ドウォールをマスクの一部として、上記半導体基板の一
    主面に、Ｐ型導電型の不純物を注入してＰチャネル型Ｍ
    ＯＳトランジスタを構成するための一対の第２のソース
    ／ドレイン領域を形成する工程を備えた半導体装置の製
    造方法。
  26. 【請求項２６】 Ｎチャネル型ＭＯＳトランジスタの第
    １のゲート電極の表面、Ｐチャネル型ＭＯＳトランジス
    タの第２のゲート電極の表面、Ｎチャネル型ＭＯＳトラ
    ンジスタの第１のソース／ドレイン領域の表面、及びＰ
    チャネル型ＭＯＳトランジスタの第２のソース／ドレイ
    ン領域の表面に金属シリサイド層を形成する工程をさら
    に備えていることを特徴とする請求項２４または請求項
    ２５記載の半導体装置の製造方法。
  27. 【請求項２７】 窒素イオンの注入に際しては、窒素イ
    オンを回転斜め注入によって注入することを特徴とする
    請求項２２ないし請求項２６のいずれかに記載の半導体
    装置の製造方法。
JP6275095A 1994-11-09 1994-11-09 Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法 Pending JPH08139315A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP6275095A JPH08139315A (ja) 1994-11-09 1994-11-09 Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法
TW083111537A TW272313B (en) 1994-11-09 1994-12-12 Metal oxide semiconductor transistor, semiconductor device and process thereof
US08/483,036 US5554871A (en) 1994-11-09 1995-06-07 Semiconductor device having MOS transistor with nitrogen doping
DE19524323A DE19524323C2 (de) 1994-11-09 1995-07-04 Halbleitereinrichtung mit MOS-Transistor und Verfahren zum Herstellen derselben
KR1019950039682A KR0170061B1 (ko) 1994-11-09 1995-11-03 Mos트랜지스터를 가지는 반도체장치 및 그 제조방법
US08/665,115 US5731233A (en) 1994-11-09 1996-06-14 Semiconductor device having MOS transistor and method of manufacturing the same
US09/013,241 US5911103A (en) 1994-11-09 1998-01-26 Semiconductor device having MOS transistor and method of manufacturing the same
US09/263,064 US6159783A (en) 1994-11-09 1999-03-08 Semiconductor device having MOS transistor and method of manufacturing the same
US09/695,946 US6287906B1 (en) 1994-11-09 2000-10-26 Semiconductor device having MOS transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6275095A JPH08139315A (ja) 1994-11-09 1994-11-09 Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004181538A Division JP2004297087A (ja) 2004-06-18 2004-06-18 Ｍｏｓトランジスタ及びその製造方法
JP2004181539A Division JP4118255B2 (ja) 2004-06-18 2004-06-18 Ｍｏｓトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH08139315A true JPH08139315A (ja) 1996-05-31

Family

ID=17550713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6275095A Pending JPH08139315A (ja) 1994-11-09 1994-11-09 Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法

Country Status (5)

Country Link
US (5) US5554871A (ja)
JP (1) JPH08139315A (ja)
KR (1) KR0170061B1 (ja)
DE (1) DE19524323C2 (ja)
TW (1) TW272313B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10000624B4 (de) * 1999-01-12 2005-08-04 Hyundai Electronics Industries Co., Ltd., Ichon Verfahren zur Herstellung von MOS-Transistoren
US7105411B1 (en) 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate
US7189623B2 (en) 1997-12-18 2007-03-13 Micron Technology, Inc. Semiconductor processing method and field effect transistor

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3830541B2 (ja) 1993-09-02 2006-10-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH08139315A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法
JP2790167B2 (ja) * 1995-01-09 1998-08-27 日本電気株式会社 半導体装置及びその製造方法
US6071825A (en) * 1995-07-19 2000-06-06 Interuniversitaire Microelektronica Centrum (Imec Vzw) Fully overlapped nitride-etch defined device and processing sequence
JPH09306904A (ja) * 1996-05-20 1997-11-28 Mitsubishi Electric Corp 半導体装置
JPH10107281A (ja) * 1996-09-30 1998-04-24 Nec Corp 半導体装置及びその製造方法
JPH10173177A (ja) 1996-12-10 1998-06-26 Mitsubishi Electric Corp Ｍｉｓトランジスタの製造方法
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
US5923983A (en) * 1996-12-23 1999-07-13 Advanced Micro Devices, Inc. Integrated circuit gate conductor having a gate dielectric which is substantially resistant to hot carrier effects
KR100232206B1 (ko) * 1996-12-26 1999-12-01 김영환 반도체 소자의 제조방법
KR100265851B1 (ko) * 1996-12-30 2000-09-15 김영환 반도체장치의전계효과트랜지스터제조방법
US5804496A (en) * 1997-01-08 1998-09-08 Advanced Micro Devices Semiconductor device having reduced overlap capacitance and method of manufacture thereof
US5840610A (en) * 1997-01-16 1998-11-24 Advanced Micro Devices, Inc. Enhanced oxynitride gate dielectrics using NF3 gas
JP3090074B2 (ja) * 1997-01-20 2000-09-18 日本電気株式会社 半導体装置及びその製造方法
JPH10223889A (ja) 1997-02-04 1998-08-21 Mitsubishi Electric Corp Ｍｉｓトランジスタおよびその製造方法
JPH10223893A (ja) * 1997-02-05 1998-08-21 Mitsubishi Electric Corp シリサイド層形成方法および半導体集積回路
JP3949211B2 (ja) * 1997-03-06 2007-07-25 富士通株式会社 半導体装置の製造方法
JPH10261588A (ja) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp 半導体装置
US5861335A (en) 1997-03-21 1999-01-19 Advanced Micro Devices, Inc. Semiconductor fabrication employing a post-implant anneal within a low temperature high pressure nitrogen ambient to improve channel and gate oxide reliability
JP3648015B2 (ja) * 1997-05-14 2005-05-18 株式会社ルネサステクノロジ 半導体装置
US5920103A (en) * 1997-06-20 1999-07-06 Advanced Micro Devices, Inc. Asymmetrical transistor having a gate dielectric which is substantially resistant to hot carrier injection
US6020260A (en) * 1997-06-25 2000-02-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having nitrogen-bearing gate electrode
US6306763B1 (en) * 1997-07-18 2001-10-23 Advanced Micro Devices, Inc. Enhanced salicidation technique
WO1999031733A1 (en) * 1997-12-18 1999-06-24 Advanced Micro Devices, Inc. Silicon oxynitride spacer for preventing over-etching during local interconnect formation
US6011290A (en) * 1998-01-20 2000-01-04 Advanced Micro Devices Short channel length MOSFET transistor
US6162692A (en) * 1998-06-26 2000-12-19 Advanced Micro Devices, Inc. Integration of a diffusion barrier layer and a counter dopant region to maintain the dopant level within the junctions of a transistor
US6188106B1 (en) * 1998-09-03 2001-02-13 Advanced Micro Devices, Inc. MOSFET having a highly doped channel liner and a dopant seal to provide enhanced device properties
US6268634B1 (en) 1998-10-23 2001-07-31 Advanced Micro Devices, Inc. Transistor with an ultra short channel length defined by a laterally diffused nitrogen implant
US6051865A (en) * 1998-11-09 2000-04-18 Advanced Micro Devices, Inc. Transistor having a barrier layer below a high permittivity gate dielectric
KR100548531B1 (ko) * 1998-12-30 2006-03-30 주식회사 하이닉스반도체 반도체소자의스페이서산화막형성방법
KR200167117Y1 (ko) * 1999-08-26 2000-02-15 이상모 가스용기의 봉인장치
TW531803B (en) * 2000-08-31 2003-05-11 Agere Syst Guardian Corp Electronic circuit structure with improved dielectric properties
US6486064B1 (en) * 2000-09-26 2002-11-26 Lsi Logic Corporation Shallow junction formation
JP3746669B2 (ja) * 2000-10-17 2006-02-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US6773999B2 (en) * 2001-07-18 2004-08-10 Matsushita Electric Industrial Co., Ltd. Method for treating thick and thin gate insulating film with nitrogen plasma
US6710424B2 (en) 2001-09-21 2004-03-23 Airip RF chipset architecture
EP1306862A1 (de) * 2001-10-23 2003-05-02 Abb Research Ltd. Folie für einen Folienkondensator und Folienkondensator
US6777281B1 (en) * 2002-08-08 2004-08-17 Advanced Micro Devices, Inc. Maintaining LDD series resistance of MOS transistors by retarding dopant segregation
JP2004221246A (ja) * 2003-01-14 2004-08-05 Seiko Epson Corp 半導体装置及びその製造方法
US7314812B2 (en) * 2003-08-28 2008-01-01 Micron Technology, Inc. Method for reducing the effective thickness of gate oxides by nitrogen implantation and anneal
JP4793840B2 (ja) * 2003-11-10 2011-10-12 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2005277024A (ja) * 2004-03-24 2005-10-06 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4232675B2 (ja) * 2004-04-01 2009-03-04 セイコーエプソン株式会社 半導体装置の製造方法
JP2007243117A (ja) * 2006-03-13 2007-09-20 Oki Electric Ind Co Ltd 高耐圧ｍｏｓトランジスタの製造方法
US8421130B2 (en) * 2007-04-04 2013-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing SRAM devices with reduced threshold voltage deviation
US20200098934A1 (en) * 2018-09-25 2020-03-26 Shriram Shivaraman Spacer and channel layer of thin-film transistors

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02197135A (ja) * 1989-01-26 1990-08-03 Ricoh Co Ltd Ｌｄｄ構造を有する絶縁ゲート型電界効果トランジスタの製造方法
JPH02270335A (ja) * 1989-04-12 1990-11-05 Toshiba Corp 半導体装置及びその製造方法
JPH0344077A (ja) * 1989-07-11 1991-02-25 Seiko Instr Inc 半導体装置の製造方法
JPH0387060A (ja) * 1989-08-30 1991-04-11 Nec Corp 半導体装置の製造方法
US5223445A (en) * 1990-05-30 1993-06-29 Matsushita Electric Industrial Co., Ltd. Large angle ion implantation method
JPH0474440A (ja) * 1990-07-16 1992-03-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP3206071B2 (ja) * 1992-01-14 2001-09-04 富士ゼロックス株式会社 半導体素子の製造方法
JP2652108B2 (ja) * 1991-09-05 1997-09-10 三菱電機株式会社 電界効果トランジスタおよびその製造方法
US5250456A (en) * 1991-09-13 1993-10-05 Sgs-Thomson Microelectronics, Inc. Method of forming an integrated circuit capacitor dielectric and a capacitor formed thereby
JP3541400B2 (ja) * 1992-05-22 2004-07-07 松下電器産業株式会社 半導体装置の製造方法
JPH0637106A (ja) * 1992-07-14 1994-02-10 Matsushita Electric Ind Co Ltd 半導体製造装置の製造方法
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
JPH08139315A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法
US5552232A (en) * 1994-12-21 1996-09-03 International Business Machines Corporation Aluminum nitride body having graded metallurgy
US5552332A (en) * 1995-06-02 1996-09-03 Motorola, Inc. Process for fabricating a MOSFET device having reduced reverse short channel effects
US5516707A (en) * 1995-06-12 1996-05-14 Vlsi Technology, Inc. Large-tilted-angle nitrogen implant into dielectric regions overlaying source/drain regions of a transistor
US5811347A (en) * 1996-04-29 1998-09-22 Advanced Micro Devices, Inc. Nitrogenated trench liner for improved shallow trench isolation
US5691212A (en) * 1996-09-27 1997-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. MOS device structure and integration method
US5869866A (en) * 1996-12-06 1999-02-09 Advanced Micro Devices, Inc. Integrated circuit having sacrificial spacers for producing graded NMOS source/drain junctions possibly dissimilar from PMOS source/drain junctions
US6218276B1 (en) * 1997-12-22 2001-04-17 Lsi Logic Corporation Silicide encapsulation of polysilicon gate and interconnect
US6069031A (en) * 1998-01-26 2000-05-30 Texas Instruments - Acer Incorporated Process to form CMOS devices with higher ESD and hot carrier immunity
TW382789B (en) * 1998-04-22 2000-02-21 United Microelectronics Corp Method for manufacturing CMOS
US6218224B1 (en) * 1999-03-26 2001-04-17 Advanced Micro Devices, Inc. Nitride disposable spacer to reduce mask count in CMOS transistor formation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105411B1 (en) 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate
US7189623B2 (en) 1997-12-18 2007-03-13 Micron Technology, Inc. Semiconductor processing method and field effect transistor
DE10000624B4 (de) * 1999-01-12 2005-08-04 Hyundai Electronics Industries Co., Ltd., Ichon Verfahren zur Herstellung von MOS-Transistoren

Also Published As

Publication number Publication date
US5554871A (en) 1996-09-10
TW272313B (en) 1996-03-11
DE19524323C2 (de) 2002-06-20
US6159783A (en) 2000-12-12
KR0170061B1 (ko) 1999-03-30
KR960019613A (ko) 1996-06-17
DE19524323A1 (de) 1996-05-15
US5911103A (en) 1999-06-08
US5731233A (en) 1998-03-24
US6287906B1 (en) 2001-09-11

Similar Documents

Publication Publication Date Title
JPH08139315A (ja) Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法
US5583067A (en) Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
US5538913A (en) Process for fabricating MOS transistors having full-overlap lightly-doped drain structure
US5770508A (en) Method of forming lightly doped drains in metalic oxide semiconductor components
KR970000535B1 (ko) Mos 전계효과 트랜지스터 및 그 회로 제조방법
EP0164449B1 (en) Process for producing a semiconductor integrated circuit device including a misfet
JPH07263694A (ja) 浅い接合金属酸化物半導体電界効果トランジスタの製造方法
JP2802263B2 (ja) 半導体素子の製造方法
US6261912B1 (en) Method of fabricating a transistor
JP2000232075A (ja) 半導体装置の製造方法
JP3175973B2 (ja) 半導体装置およびその製造方法
JP2003069009A (ja) Ｌｄｍｏｓトランジスタの製造方法
JPH09199720A (ja) Ｍｏｓ型半導体装置とその製造方法
JP4118255B2 (ja) Ｍｏｓトランジスタの製造方法
JPH09223797A (ja) 半導体装置の製造方法
JP4186247B2 (ja) 半導体装置の製造方法および導電性シリコン膜の形成方法
JPH06216151A (ja) 半導体装置及びその製造方法
JPH05206454A (ja) Ｍｉｓ型半導体装置の製造方法
JPH06310666A (ja) デュアルゲート構造ｃｍｏｓ型半導体装置の製造方法
JP3714757B2 (ja) Ｍｉｓ型半導体装置の製造方法
KR100591172B1 (ko) 모스 트랜지스터의 제조 방법
US6225180B1 (en) Semiconductor device and method of manufacturing the same
JPH0575045A (ja) 半導体装置の製造方法
JP3194921B1 (ja) 隆起型ストラップ構造ｍｏｓトランジスタの製造方法
JPH0831949A (ja) デュアルゲート構造ｃｍｏｓ半導体装置とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050208