JPH10107281A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10107281A JPH10107281A JP8278665A JP27866596A JPH10107281A JP H10107281 A JPH10107281 A JP H10107281A JP 8278665 A JP8278665 A JP 8278665A JP 27866596 A JP27866596 A JP 27866596A JP H10107281 A JPH10107281 A JP H10107281A
- Authority
- JP
- Japan
- Prior art keywords
- nitrogen
- oxide layer
- layer
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 123
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims abstract description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 12
- 150000004767 nitrides Chemical group 0.000 claims description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 4
- 239000001272 nitrous oxide Substances 0.000 claims description 2
- 239000007790 solid phase Substances 0.000 claims description 2
- 229910017464 nitrogen compound Inorganic materials 0.000 claims 5
- 150000002830 nitrogen compounds Chemical class 0.000 claims 5
- 239000000203 mixture Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 13
- 239000011521 glass Substances 0.000 abstract description 9
- -1 Nitrogen ions Chemical class 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 ＭＯＳ半導体装置において、ゲート酸化層が
薄膜化すると、ホットキャリアによる素子の劣化が進
み、信頼性が低下する。 【解決手段】 Ｐ-型単結晶シリコン基板１上にゲート
酸化層２を形成し、その上に、ゲート電極４を形成す
る。さらに、ゲート電極４及びシリコン基板１上に層間
酸化層８を形成する。層間酸化層８に窒素をイオン注入
することにより層間酸化層８内にＯＨ基をトラップする
窒素含有酸化層１２を形成する。
薄膜化すると、ホットキャリアによる素子の劣化が進
み、信頼性が低下する。 【解決手段】 Ｐ-型単結晶シリコン基板１上にゲート
酸化層２を形成し、その上に、ゲート電極４を形成す
る。さらに、ゲート電極４及びシリコン基板１上に層間
酸化層８を形成する。層間酸化層８に窒素をイオン注入
することにより層間酸化層８内にＯＨ基をトラップする
窒素含有酸化層１２を形成する。
Description
【０００１】
【発明の属する技術分野】本発明はＭＯＳ型半導体装置
及びその製造方法に関する。
及びその製造方法に関する。
【０００２】
【従来の技術】ＭＯＳ型半導体装置においては、高集積
化、微細化に伴い、ホットキャリアによる素子の劣化が
顕著となり、信頼性の低下を招く。このため、ドレイン
拡散層とゲート電極との間の電界を緩和してオットキャ
リアの発生を抑制するＬＤＤ（Lightly Doped Drain ）
構造が用いられている。
化、微細化に伴い、ホットキャリアによる素子の劣化が
顕著となり、信頼性の低下を招く。このため、ドレイン
拡散層とゲート電極との間の電界を緩和してオットキャ
リアの発生を抑制するＬＤＤ（Lightly Doped Drain ）
構造が用いられている。
【０００３】図７〜図９を参照して従来のＭＯＳ型半導
体装置の製造方法を説明する。
体装置の製造方法を説明する。
【０００４】始めに、図７の（Ａ）を参照すると、Ｐ-
型単結晶シリコン基板１を熱酸化してゲート酸化層２を
形成する。次いで、しきい値電圧を調整するために、エ
ネルギー約１０〜３０ｋｅＶで約１０11〜１０13／ｃｍ
2のボロンをイオン注入し、Ｐ型不純物拡散層３をシリ
コン基板１内に形成する。
型単結晶シリコン基板１を熱酸化してゲート酸化層２を
形成する。次いで、しきい値電圧を調整するために、エ
ネルギー約１０〜３０ｋｅＶで約１０11〜１０13／ｃｍ
2のボロンをイオン注入し、Ｐ型不純物拡散層３をシリ
コン基板１内に形成する。
【０００５】次に、図７の（Ｂ）を参照すると、ＣＶＤ
法及びフォトリソグラフィー法によりポリシリコンある
いはアモルファスシリコンよりなるゲート電極４を形成
する。次いで、ゲート電極４をマスクとして、エネルギ
ー３０〜７０ｋｅＶで約１０13〜１０14／ｃｍ2のりん
をイオン注入してＬＤＤ構造の低濃度Ｎ-型不純物拡散
層５をシリコン基板１内に形成する。
法及びフォトリソグラフィー法によりポリシリコンある
いはアモルファスシリコンよりなるゲート電極４を形成
する。次いで、ゲート電極４をマスクとして、エネルギ
ー３０〜７０ｋｅＶで約１０13〜１０14／ｃｍ2のりん
をイオン注入してＬＤＤ構造の低濃度Ｎ-型不純物拡散
層５をシリコン基板１内に形成する。
【０００６】次に、図８の（Ａ）を参照すると、ＣＶＤ
法により全面にシリコン酸化層を形成し、これを異方性
エッチングによりエッチバックする。これにより、シリ
コン酸化層はゲート電極４の側壁に側壁酸化層６として
残存する。次いで、ゲート電極４及び側壁酸化層６をマ
スクとして、エネルギー５０〜７０ｋｅＶで約１０14〜
１０16／ｃｍ2のひ素をイオン注入してＬＤＤ構造の高
濃度Ｎ+型不純物拡散層７をシリコン基板１内に形成す
る。その後、アニールを施してＮ-型不純物拡散層５及
びＮ+型不純物拡散層７を活性化させる。なお、Ｎ-型不
純物拡散層５及びＮ+型不純物拡散層７はソース領域、
ドレイン領域を形成する。
法により全面にシリコン酸化層を形成し、これを異方性
エッチングによりエッチバックする。これにより、シリ
コン酸化層はゲート電極４の側壁に側壁酸化層６として
残存する。次いで、ゲート電極４及び側壁酸化層６をマ
スクとして、エネルギー５０〜７０ｋｅＶで約１０14〜
１０16／ｃｍ2のひ素をイオン注入してＬＤＤ構造の高
濃度Ｎ+型不純物拡散層７をシリコン基板１内に形成す
る。その後、アニールを施してＮ-型不純物拡散層５及
びＮ+型不純物拡散層７を活性化させる。なお、Ｎ-型不
純物拡散層５及びＮ+型不純物拡散層７はソース領域、
ドレイン領域を形成する。
【０００７】次に、図８の（Ｂ）を参照すると、ＣＶＤ
法により全面に約１０００〜２０００Å厚さの層間酸化
層８を形成する。
法により全面に約１０００〜２０００Å厚さの層間酸化
層８を形成する。
【０００８】最後に、図９を参照すると、全面に層間絶
縁層として約５０００〜８０００Å厚さのボロン・りん
・ガラス層９を形成し、熱処理を施してリフロする。次
いで、層間絶縁層９及び層間酸化層８の所定位置にコン
タクトホール１０を開孔し、これに金属配線層１１を形
成することにより、ＭＯＳ半導体装置は完成する。
縁層として約５０００〜８０００Å厚さのボロン・りん
・ガラス層９を形成し、熱処理を施してリフロする。次
いで、層間絶縁層９及び層間酸化層８の所定位置にコン
タクトホール１０を開孔し、これに金属配線層１１を形
成することにより、ＭＯＳ半導体装置は完成する。
【０００９】
【発明が解決しようとする課題】しかしながら、図７〜
図９に示すＬＤＤ構造ＭＯＳ半導体装置においても、ゲ
ート酸化層２がさらに薄膜化すると、ホットキャリアに
よる素子の劣化が進み、信頼性が低下するという課題が
ある。なぜなら、層間絶縁層としてのボロン・りん・ガ
ラス層９の水分（ＯＨ基）がゲート電極４直上の層間酸
化層８を介してソース領域、ドレイン領域あるいはゲー
ト酸化層２に拡散するためである。従って、本発明の目
的は、信頼性の低下を抑止してＭＯＳ型半導体装置のさ
らなる高集積化、微細化を図ることにある。
図９に示すＬＤＤ構造ＭＯＳ半導体装置においても、ゲ
ート酸化層２がさらに薄膜化すると、ホットキャリアに
よる素子の劣化が進み、信頼性が低下するという課題が
ある。なぜなら、層間絶縁層としてのボロン・りん・ガ
ラス層９の水分（ＯＨ基）がゲート電極４直上の層間酸
化層８を介してソース領域、ドレイン領域あるいはゲー
ト酸化層２に拡散するためである。従って、本発明の目
的は、信頼性の低下を抑止してＭＯＳ型半導体装置のさ
らなる高集積化、微細化を図ることにある。
【００１０】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、半導体基板と、半導体基板上に設けられ
たゲート電極と、ゲート電極と半導体基板との間に設け
られたゲート絶縁層と、ゲート電極及び半導体基板上に
設けられた層間酸化層とを有する半導体装置において、
層間絶縁層内にＯＨ基をトラップするＯＨ基トラップ手
段を設ける。あるいは、層間酸化層を窒素含有酸化層と
する。
めに本発明は、半導体基板と、半導体基板上に設けられ
たゲート電極と、ゲート電極と半導体基板との間に設け
られたゲート絶縁層と、ゲート電極及び半導体基板上に
設けられた層間酸化層とを有する半導体装置において、
層間絶縁層内にＯＨ基をトラップするＯＨ基トラップ手
段を設ける。あるいは、層間酸化層を窒素含有酸化層と
する。
【００１１】
【発明の実施の形態】図１は本発明に係るＭＯＳ型半導
体装置の製造方法の第１の実施の形態を示す断面図であ
る。図８の（Ｂ）の層間酸化層８の形成後に、図１の
（Ａ）に示す工程に入る。すなわち、図１の（Ａ）を参
照すると、層間酸化層８に約１０15〜１０17／ｃｍ2の
窒素をイオン注入する。この場合、窒素イオンのエネル
ギーは、窒素の投影飛程（ＲP）が層間酸化層８の厚さ
１０００〜２０００Åよりも小さくなるように、設定す
る。たとえば、窒素の飛程は約５００Åである。この結
果、図１の（Ｂ）に示すごとく、層間酸化層８中に窒素
含有酸化層１２が形成されることになる。最後に、図９
に示す場合と同様に、ボロン・りん・ガラス層９、コン
タクトホール１０及び金属配線層１１を形成することに
より、ＭＯＳ半導体装置は完成する。このようにして得
られた窒素含有酸化層１２はＯＨ基をトラップする手段
を構成する。図２は図１の（Ａ）における層間酸化層８
への窒素注入量と寿命との関係を示すグラフである。こ
のように、層間絶縁層８への窒素注入量を増加させる
と、寿命が延びることが分る。なお、寿命とは、ＭＯＳ
型半導体装置の駆動電流が１０％変動するまでの時間で
ある。
体装置の製造方法の第１の実施の形態を示す断面図であ
る。図８の（Ｂ）の層間酸化層８の形成後に、図１の
（Ａ）に示す工程に入る。すなわち、図１の（Ａ）を参
照すると、層間酸化層８に約１０15〜１０17／ｃｍ2の
窒素をイオン注入する。この場合、窒素イオンのエネル
ギーは、窒素の投影飛程（ＲP）が層間酸化層８の厚さ
１０００〜２０００Åよりも小さくなるように、設定す
る。たとえば、窒素の飛程は約５００Åである。この結
果、図１の（Ｂ）に示すごとく、層間酸化層８中に窒素
含有酸化層１２が形成されることになる。最後に、図９
に示す場合と同様に、ボロン・りん・ガラス層９、コン
タクトホール１０及び金属配線層１１を形成することに
より、ＭＯＳ半導体装置は完成する。このようにして得
られた窒素含有酸化層１２はＯＨ基をトラップする手段
を構成する。図２は図１の（Ａ）における層間酸化層８
への窒素注入量と寿命との関係を示すグラフである。こ
のように、層間絶縁層８への窒素注入量を増加させる
と、寿命が延びることが分る。なお、寿命とは、ＭＯＳ
型半導体装置の駆動電流が１０％変動するまでの時間で
ある。
【００１２】図３は本発明に係るＭＯＳ型半導体装置の
製造方法の第２の実施の形態を示す断面図である。図８
の（Ｂ）の層間酸化層８の形成後に、図３の（Ａ）に示
す工程に入る。すなわち、図３の（Ａ）を参照すると、
全体を窒素のプラズマ雰囲気中にさらし、層間酸化層８
の表面近傍に窒素を導入する。この結果、図３の（Ｂ）
に示すごとく、層間酸化層８中に窒素含有酸化層１３が
形成されることになる。最後に、図９に示す場合と同様
に、ボロン・りん・ガラス層９、コンタクトホール１０
及び金属配線層１１を形成することにより、ＭＯＳ半導
体装置は完成する。このようにして得られた窒素含有酸
化層１３はＯＨ基をトラップする手段を構成する。
製造方法の第２の実施の形態を示す断面図である。図８
の（Ｂ）の層間酸化層８の形成後に、図３の（Ａ）に示
す工程に入る。すなわち、図３の（Ａ）を参照すると、
全体を窒素のプラズマ雰囲気中にさらし、層間酸化層８
の表面近傍に窒素を導入する。この結果、図３の（Ｂ）
に示すごとく、層間酸化層８中に窒素含有酸化層１３が
形成されることになる。最後に、図９に示す場合と同様
に、ボロン・りん・ガラス層９、コンタクトホール１０
及び金属配線層１１を形成することにより、ＭＯＳ半導
体装置は完成する。このようにして得られた窒素含有酸
化層１３はＯＨ基をトラップする手段を構成する。
【００１３】図４は本発明に係るＭＯＳ型半導体装置の
製造方法の第３の実施の形態を示す断面図である。図８
の（Ｂ）の層間酸化層８の形成後に、図４の（Ａ）に示
す工程に入る。すなわち、図４の（Ａ）を参照すると、
アンモニアガス（ＮＨ3）及びシランガス（ＳｉＨ4）よ
りなる混合気体を用いて約７５０°Ｃで約５００〜１０
００Å厚さの窒化層１４を成長させる。この窒化層１４
の成長において、窒化層１４の窒素が層間酸化層８に固
相拡散する。この結果、図４の（Ｂ）に示すごとく、窒
化層１４を全面除去すると、層間酸化層８中に窒素含有
酸化層１５が形成されることになる。最後に、図９に示
す場合と同様に、ボロン・りん・ガラス層９、コンタク
トホール１０及び金属配線層１１を形成することによ
り、ＭＯＳ半導体装置は完成する。このようにして得ら
れた窒素含有酸化層１５はＯＨ基をトラップする手段を
構成する。
製造方法の第３の実施の形態を示す断面図である。図８
の（Ｂ）の層間酸化層８の形成後に、図４の（Ａ）に示
す工程に入る。すなわち、図４の（Ａ）を参照すると、
アンモニアガス（ＮＨ3）及びシランガス（ＳｉＨ4）よ
りなる混合気体を用いて約７５０°Ｃで約５００〜１０
００Å厚さの窒化層１４を成長させる。この窒化層１４
の成長において、窒化層１４の窒素が層間酸化層８に固
相拡散する。この結果、図４の（Ｂ）に示すごとく、窒
化層１４を全面除去すると、層間酸化層８中に窒素含有
酸化層１５が形成されることになる。最後に、図９に示
す場合と同様に、ボロン・りん・ガラス層９、コンタク
トホール１０及び金属配線層１１を形成することによ
り、ＭＯＳ半導体装置は完成する。このようにして得ら
れた窒素含有酸化層１５はＯＨ基をトラップする手段を
構成する。
【００１４】上述の本発明の第１、第２、第３の発明の
実施の形態における窒化素含有酸化層１２、１３、１５
の窒素濃度は、局所的に、１０17／ｃｍ3以上であるこ
とが好ましい。
実施の形態における窒化素含有酸化層１２、１３、１５
の窒素濃度は、局所的に、１０17／ｃｍ3以上であるこ
とが好ましい。
【００１５】図５は本発明に係るＭＯＳ型半導体装置の
製造方法の第４の実施の形態を示す断面図である。図８
の（Ａ）の側壁酸化層６の形成後に、図５の（Ａ）に示
す工程に入る。すなわち、図５の（Ａ）を参照すると、
亜酸化窒素ガス（Ｎ2Ｏ）、シランガス（ＳｉＨ4）、酸
素ガス（Ｏ2）の混合気体を用いて全面に窒素含有酸化
層１６を形成する。最後に、図５の（Ｂ）を参照する
と、図９に示す場合と同様に、ボロン・りん・ガラス層
９、コンタクトホール１０及び金属配線層１１を形成す
ることにより、ＭＯＳ半導体装置は完成する。このよう
にして得られた窒素含有酸化層１６はＯＨ基をトラップ
する手段を構成する。
製造方法の第４の実施の形態を示す断面図である。図８
の（Ａ）の側壁酸化層６の形成後に、図５の（Ａ）に示
す工程に入る。すなわち、図５の（Ａ）を参照すると、
亜酸化窒素ガス（Ｎ2Ｏ）、シランガス（ＳｉＨ4）、酸
素ガス（Ｏ2）の混合気体を用いて全面に窒素含有酸化
層１６を形成する。最後に、図５の（Ｂ）を参照する
と、図９に示す場合と同様に、ボロン・りん・ガラス層
９、コンタクトホール１０及び金属配線層１１を形成す
ることにより、ＭＯＳ半導体装置は完成する。このよう
にして得られた窒素含有酸化層１６はＯＨ基をトラップ
する手段を構成する。
【００１６】図６は本発明に係るＭＯＳ型半導体装置の
製造方法の第５の実施の形態を示す断面図である。図８
の（Ａ）の側壁酸化層６の形成後に、図６の（Ａ）に示
す工程に入る。すなわち、図６の（Ａ）を参照すると、
アンモニアガス（ＮＨ3）、シランガス（ＳｉＨ4）、酸
素ガス（Ｏ2）の混合気体を用いて全面に窒素含有酸化
層１７を形成する。最後に、図６の（Ｂ）を参照する
と、図９に示す場合と同様に、ボロン・りん・ガラス層
９、コンタクトホール１０及び金属配線層１１を形成す
ることにより、ＭＯＳ半導体装置は完成する。このよう
にして得られる窒素含有酸化層１７はＯＨ基をトラップ
する手段を構成する。
製造方法の第５の実施の形態を示す断面図である。図８
の（Ａ）の側壁酸化層６の形成後に、図６の（Ａ）に示
す工程に入る。すなわち、図６の（Ａ）を参照すると、
アンモニアガス（ＮＨ3）、シランガス（ＳｉＨ4）、酸
素ガス（Ｏ2）の混合気体を用いて全面に窒素含有酸化
層１７を形成する。最後に、図６の（Ｂ）を参照する
と、図９に示す場合と同様に、ボロン・りん・ガラス層
９、コンタクトホール１０及び金属配線層１１を形成す
ることにより、ＭＯＳ半導体装置は完成する。このよう
にして得られる窒素含有酸化層１７はＯＨ基をトラップ
する手段を構成する。
【００１７】なお、上述の本発明の第４、第５の実施の
形態において、窒素含有酸化層１６、１７の代りに、窒
化層を用いると、シリコン基板１との熱膨張係数が異な
るために、信頼性の低下を抑止できない。また、窒素含
有酸化層１６、１７は、化学量論的に、ＳｉＮ4となら
ないように、窒素ガス濃度を低くする。たとえば、窒素
含有酸化層１６、１７では、窒素濃度は約１０17〜１０
22／ｃｍ3が好ましく、１０19〜１０22／ｃｍ3では、信
頼性の低下を抑止でき、寿命が延びることが確認されて
いる。
形態において、窒素含有酸化層１６、１７の代りに、窒
化層を用いると、シリコン基板１との熱膨張係数が異な
るために、信頼性の低下を抑止できない。また、窒素含
有酸化層１６、１７は、化学量論的に、ＳｉＮ4となら
ないように、窒素ガス濃度を低くする。たとえば、窒素
含有酸化層１６、１７では、窒素濃度は約１０17〜１０
22／ｃｍ3が好ましく、１０19〜１０22／ｃｍ3では、信
頼性の低下を抑止でき、寿命が延びることが確認されて
いる。
【００１８】さらに、上述の本発明の実施の形態におい
ては、ＯＨ基トラップする手段として窒素含有酸化層を
例示しているが、ＯＨ基をトラップできる他のものでも
よい。さらに、本発明はＰチャネルＭＯＳ型半導体装置
にも適用し得る。
ては、ＯＨ基トラップする手段として窒素含有酸化層を
例示しているが、ＯＨ基をトラップできる他のものでも
よい。さらに、本発明はＰチャネルＭＯＳ型半導体装置
にも適用し得る。
【００１９】
【発明の効果】以上説明したように本発明によれば、層
間酸化層においてＯＨ基をトラップできるので、ＯＨ基
のゲート絶縁層及び半導体基板への拡散を防止でき、従
って、半導体装置の信頼性の低下を抑止できる。
間酸化層においてＯＨ基をトラップできるので、ＯＨ基
のゲート絶縁層及び半導体基板への拡散を防止でき、従
って、半導体装置の信頼性の低下を抑止できる。
【図１】本発明に係るＭＯＳ型半導体装置の製造方法の
第１の実施の形態を示す断面図である。
第１の実施の形態を示す断面図である。
【図２】図１における窒素注入量と寿命との関係を示す
グラフである。
グラフである。
【図３】本発明に係るＭＯＳ型半導体装置の製造方法の
第２の実施の形態を示す断面図である。
第２の実施の形態を示す断面図である。
【図４】本発明に係るＭＯＳ型半導体装置の製造方法の
第３の実施の形態を示す断面図である。
第３の実施の形態を示す断面図である。
【図５】本発明に係るＭＯＳ型半導体装置の製造方法の
第４の実施の形態を示す断面図である。
第４の実施の形態を示す断面図である。
【図６】本発明に係るＭＯＳ型半導体装置の製造方法の
第５の実施の形態を示す断面図である。
第５の実施の形態を示す断面図である。
【図７】従来のＭＯＳ型半導体装置の製造方法を示す断
面図である。
面図である。
【図８】従来のＭＯＳ型半導体装置の製造方法を示す断
面図である。
面図である。
【図９】従来のＭＯＳ型半導体装置の製造方法を示す断
面図である。
面図である。
１─Ｐ-型単結晶シリコン基板 ２─ゲート酸化層 ３─Ｐ型不純物拡散層 ４─ゲート電極 ５─Ｎ-型不純物拡散層 ６─側壁酸化層 ７─Ｎ+型不純物拡散層 ８─層間酸化層 ９─ボロン・りん・ガラス層 １０─コンタクトホール １１─金属配線層 １２、１３、１５─窒素含有酸化層 １４─窒化層 １６、１７─窒素含有酸化層
Claims (16)
- 【請求項１】 半導体基板（１）と、 該半導体基板上に設けられたゲート電極（４）と、 該ゲート電極と前記半導体基板との間に設けられたゲー
ト絶縁層（２）と、 前記ゲート電極及び前記半導体基板上に設けられた層間
酸化層（８）と、 該層間絶縁層内にＯＨ基をトラップするＯＨ基トラップ
手段（１２、１３、１５）とを具備する半導体装置。 - 【請求項２】 前記ＯＨ基トラップ手段は窒素含有酸化
層である請求項１に記載の半導体装置。 - 【請求項３】 前記窒素含有酸化層の窒素濃度は約１０
17／ｃｍ3以上である請求項２に記載の半導体装置。 - 【請求項４】 半導体基板（１）と、 該半導体基板上に設けられたゲート電極（４）と、 該ゲート電極と前記半導体基板との間に設けられたゲー
ト絶縁層（２）と、 前記ゲート電極及び前記半導体基板上に設けられた窒素
含有酸化層（１６、１７）と、 を具備する半導体装置。 - 【請求項５】 前記窒素含有酸化層の窒素濃度は約１０
17〜１０22／ｃｍ3である請求項４に記載の半導体装
置。 - 【請求項６】 第１の導電型の半導体基板（１）上にゲ
ート絶縁層（２）を形成する工程と、 該ゲート絶縁層上にゲート電極（４）を形成する工程
と、 該ゲート電極をマスクとして前記半導体基板に前記第１
の導電型の反対型の第２の導電型の不純物を導入する工
程と、 前記ゲート電極及び前記半導体基板上に層間酸化層
（８）を形成する工程と、 該層間酸化層にＯＨ基をトラップする手段を導入する工
程とを具備する半導体装置の製造方法。 - 【請求項７】 前記ＯＨ基をトラップする手段を導入す
る工程は前記層間酸化層に窒素をイオン注入する請求項
６に記載の半導体装置の製造方法。 - 【請求項８】 前記イオン注入された窒素の前記層間酸
化層内の飛程は該層間酸化層の厚さより小さい請求項７
に記載の半導体装置の製造方法。 - 【請求項９】 前記ＯＨ基をトラップする手段を導入す
る工程は前記層間酸化層を窒素プラズマ雰囲気にさらす
請求項６に記載の半導体装置の製造方法。 - 【請求項１０】 前記ＯＨ基をトラップする手段を導入
する工程は前記層間酸化層上に窒素化合物ガスを含む混
合気体を用いて窒素含有層（１４）を成長させて該窒素
含有層の窒素を前記層間酸化層に固相拡散せしめる工程
と、 前記窒素含有層を除去する工程とを具備する請求項６に
記載の半導体装置の製造方法。 - 【請求項１１】 前記窒素含有層は窒化層である請求項
１０に記載の半導体装置の製造方法。 - 【請求項１２】 前記窒素化合物ガスはアンモニアガス
である請求項１０に記載の半導体装置の製造方法。 - 【請求項１３】 第１の導電型の半導体基板（１）上に
ゲート絶縁層（２）を形成する工程と、 該ゲート絶縁層上にゲート電極（４）を形成する工程
と、 該ゲート電極をマスクとして前記半導体基板に前記第１
の導電型の反対型の第２の導電型の不純物を導入する工
程と、 前記ゲート電極及び前記半導体基板上に窒素含有酸化層
（１６、１７）を形成する工程と、 を具備する半導体装置の製造方法。 - 【請求項１４】 前記窒素含有酸化層形成工程は窒素化
合物ガスを含む混合気体を用いて前記窒素含有酸化層を
形成する請求項１３に記載の半導体装置の製造方法。 - 【請求項１５】 前記窒素化合物ガスは亜酸化窒素ガス
である請求項１４に記載の半導体装置の製造方法。 - 【請求項１６】 前記窒素化合物ガスはアンモニアガス
である請求項１４に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8278665A JPH10107281A (ja) | 1996-09-30 | 1996-09-30 | 半導体装置及びその製造方法 |
| US09/365,017 US6143592A (en) | 1996-09-30 | 1999-08-02 | MOS semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8278665A JPH10107281A (ja) | 1996-09-30 | 1996-09-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107281A true JPH10107281A (ja) | 1998-04-24 |
Family
ID=17600460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8278665A Pending JPH10107281A (ja) | 1996-09-30 | 1996-09-30 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6143592A (ja) |
| JP (1) | JPH10107281A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210893A (ja) * | 2007-02-23 | 2008-09-11 | Fujitsu Ltd | 半導体装置とその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110973A (ja) * | 2000-09-29 | 2002-04-12 | Seiko Instruments Inc | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525550A (en) * | 1991-05-21 | 1996-06-11 | Fujitsu Limited | Process for forming thin films by plasma CVD for use in the production of semiconductor devices |
| JPH08139315A (ja) * | 1994-11-09 | 1996-05-31 | Mitsubishi Electric Corp | Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法 |
| JP2797994B2 (ja) * | 1995-02-17 | 1998-09-17 | ヤマハ株式会社 | 半導体装置 |
| JPH11245563A (ja) * | 1998-03-02 | 1999-09-14 | Nakabayashi Co Ltd | 画像を印刷した証書類の作成方法 |
-
1996
- 1996-09-30 JP JP8278665A patent/JPH10107281A/ja active Pending
-
1999
- 1999-08-02 US US09/365,017 patent/US6143592A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210893A (ja) * | 2007-02-23 | 2008-09-11 | Fujitsu Ltd | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6143592A (en) | 2000-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6475888B1 (en) | Method for forming ultra-shallow junctions using laser annealing | |
| US6171889B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7344948B2 (en) | Methods of forming transistors | |
| US6743704B2 (en) | Method of manufacturing a semiconductor device | |
| US5747371A (en) | Method of manufacturing vertical MOSFET | |
| JPH10107281A (ja) | 半導体装置及びその製造方法 | |
| JP3371875B2 (ja) | 半導体装置の製造方法 | |
| JP2900698B2 (ja) | 絶縁形電界効果トランジスタの製造方法 | |
| JPH06216151A (ja) | 半導体装置及びその製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH03209834A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2925868B2 (ja) | 半導体装置の製造方法 | |
| JPH1074848A (ja) | 半導体記憶装置の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JP2001250945A (ja) | 半導体装置及びその製造方法 | |
| JPH113935A (ja) | 半導体装置およびその製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| KR100273323B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100204014B1 (ko) | 모스트랜지스터 및 그 제조방법 | |
| JP3030569B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JP2961388B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JP3108927B2 (ja) | 半導体装置の製造方法 | |
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| KR100400781B1 (ko) | 피모스 반도체 소자의 제조방법 | |
| JPH0529450A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990309 |