KR100400781B1 - 피모스 반도체 소자의 제조방법 - Google Patents

피모스 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100400781B1
KR100400781B1 KR10-2001-0085286A KR20010085286A KR100400781B1 KR 100400781 B1 KR100400781 B1 KR 100400781B1 KR 20010085286 A KR20010085286 A KR 20010085286A KR 100400781 B1 KR100400781 B1 KR 100400781B1
Authority
KR
South Korea
Prior art keywords
gate electrode
polysilicon film
pmos
semiconductor device
film
Prior art date
Application number
KR10-2001-0085286A
Other languages
English (en)
Other versions
KR20030054855A (ko
Inventor
차한섭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0085286A priority Critical patent/KR100400781B1/ko
Publication of KR20030054855A publication Critical patent/KR20030054855A/ko
Application granted granted Critical
Publication of KR100400781B1 publication Critical patent/KR100400781B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Abstract

본 발명은 게이트 하부로의 보론(Boron) 침투를 방지하고 게이트의 살리사이드(Salicide)의 열적 안정성을 향상시키기 위한 피모스 반도체 소자의 제조방법에 관한 것으로, 반도체 기판상에 게이트 산화막과 폴리 실리콘막을 차례로 형성하는 단계와, 상기 폴리 실리콘막에 아르곤 이온을 주입하고 열처리하여 상기 폴리 실리콘막의 상부를 재결정화하는 단계와, 상기 폴리 실리콘막을 선택적으로 제거하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극에 피모스 게이트용 이온을 주입하는 단계와, 상기 게이트 전극 상부에 살리사이드막을 형성하는 단계를 포함하여 형성한다.

Description

피모스 반도체 소자의 제조방법{Method for fabricating of PMOS Semiconductor Device}
본 발명은 반도체 소자에 관한 것으로 특히, 게이트 전극의 보론(Boron) 침투 문제를 개선하고 게이트 살리사이드(Saliside)의 열 안정성을 향상시키기 위한 피모스 반도체 소자의 제조방법에 관한 것이다.
0.18㎛급 이하의 고집적 반도체 소자의 제조에서는 피모스 게이트 전극과 엔모스 게이트 전극에 각각 게이트 이온을 주입하는 듀얼 도프트 게이트(Dual Doped Gate) 구조를 이용하고 있다.
통상적으로, 상기 피모스 게이트 전극에 주입하는 이온으로는 보론(Boron) 이온이 대표적이며, 상기 엔모스 게이트 전극에 주입하는 이온으로는 인(P) 또는 아세닌(As)이 대표적이다.
이러한 구조는 소자에서 표면 채널(Surface Channel) 특성을 얻기 위해 시행되고 있으며, 소자의 숏채널 효과(Short Channel Effect)를 감소시키는 효과가 있다.
그러나, 상기와 같은 종래의 피모스 반도체 소자의 제조방법은 다음과 같은 문제점이 있다.
첫째, 피모스 게이트 전극에 주입하는 보론(Boron) 이온은 엔모스 게이트 전극에 주입하는 인(P), 아세닌(As)과 달리 확산 속도가 매우 빨라 게이트 전극을 지나 반도체 기판으로 침투해 들어가는 문제점이 있다.
둘째, 엔모스 게이트 전극에 주입되는 인(P), 아세닌(As)이 초기 증착된 칼럼너 폴리 실리콘(Columnar Poly Silicon)의 입자 크기를 증가시키어 엔모스 게이트 전극에 형성되는 살리사이드막의 열 안정성을 개선시키는 반면, 보론(B)은 칼럼너 구조의 폴리 실리콘의 입자 크기를 증가시키지 않기 때문에 피모스 게이트 전극에 형성되는 살리사이드막의 열 안정성이 저하되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 보론 이온이 반도체 기판으로 침투하는 형상을 방지하고, 피모스 게이트 살리사이드막의 열 안정성을 개선하기 위한 피모스 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도
도 2는 본 발명에 의해 제조된 게이트 전극의 단면 사진
도면의 주요 부분에 대한 부호 설명
11 : 반도체 기판 12 : 게이트 산화막
13 : 칼럼너 폴리 실리콘막 14 : 비정질 폴리 실리콘막
15 : 게이트 전극 16 : HLD막
17 : 질화막 18 : 절연막 측벽
19 : 살리사이드막
상기와 같은 목적을 달성하기 위한 본 발명에 따른 피모스 반도체 소자의 제조방법은 반도체 기판상에 게이트 산화막과 폴리 실리콘막을 차례로 형성하는 단계와, 상기 폴리 실리콘막에 아르곤 이온을 주입하고 열처리하여 상기 폴리 실리콘막의 상부를 재결정화하는 단계와, 상기 폴리 실리콘막을 선택적으로 제거하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극에 피모스 게이트용 이온을 주입하는 단계와, 상기 게이트 전극 상부에 살리사이드막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 피모스 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도이고, 도 2는 본 발명에 의해 제조된 게이트 전극의 단면 사진이다.
본 발명의 실시예에 따른 피모스 반도체 소자의 제조방법은 우선, 도 1a에 도시된 바와 같이, 반도체 기판(11)상에 게이트 산화막(12)을 형성하고 통상의 칼럼너 폴리 실리콘막(13)을 증착한다.
어, 도 1b에 도시된 바와 같이 상기 칼럼너 폴리 실리콘막(13)에 1014∼1016의 농도의 아르곤(Ar) 이온을 주입하여 상기 칼럼너 폴리 실리콘막(13)의 상부를 비정질 폴리 실리콘막(14)으로 형성한다.
이때, 상기 아르곤(Ar) 이온 주입 공정의 이온 주입 에너지는 30∼10Kev이 되도록 하며, 상기 아르곤 이온이 칼럼너 폴리 실리콘막(13) 내부로 100∼700Å으로 침투하도록 한다.
이어, 급속열처리공정(RTP : Rapid Thermal Annealing) 또는 노(Furnace)를 이용한 열처리 공정을 실시한다.
상기 급속열처리공정은 질소(N2) 가스 분위기에서 800∼1100℃로 10∼60초간 실시하며, 상기 노(Furnace)를 이용한 열처리 공정은 질소(N2) 가스 분위기에서 700∼950℃로 10∼60분간 실시한다.
이와 같이 열처리 공정을 실시하면, 도 1c 및 도 2에 도시된 바와 같이 상기 비정질 폴리 실리콘막(14)은 재결정화되어 입자 크기가 증가된다.
이어, 도 1d에 도시된 바와 같이 포토 및 식각 공정으로 상기 비정질 폴리 실리콘막(14)과 칼럼너 폴리 실리콘막(13)과 게이트 산화막(12)을 선택적으로 제거하여 상기 비정질 폴리 실리콘막(14)과 칼럼너 폴리 실리콘막(13)으로 게이트 전극(15)을 형성한다.
이어, 상기 게이트 전극(15)에 보론(B) 이온을 주입한다.
이어, 상기 게이트 전극(15)을 포함한 전면에 HLD막(16)과 질화막(17)을 차례로 형성하고, 상기 질화막(17)과 HLD막(16)을 에치백(Etch-back)하여 상기 게이트 전극(15)의 양측면에 절연막 측벽(18)을 형성한다.
이어, 도면에는 도시하지 않았지만, 상기 게이트 전극(15) 및 절연막 측벽(18)을 마스크로 불순물 이온을 주입하여 상기 게이트 전극(15) 및 절연막 측벽(18) 양측의 반도체 기판(11)에 소오스/드레인 영역을 형성한다.
이어, 도 1e에 도시된 바와 같이 살리사이드(Salicide) 공정으로 상기 게이트 전극(15)과 소오스/드레인 영역의 표면에 살리사이드막(19)을 형성하여 본 발명에 따른 피모스 반도체 소자를 완성한다.
상기와 같은 본 발명의 피모스 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 폴리 실리콘막의 표면 입자를 재결정화하므로 보론 이온이 게이트 전극을 관통하여 반도체 기판으로 침투하는 불량을 방지할 수 있다.
둘째, 폴리 실리콘막의 표면 입자 크기를 크게 하여 피모스 게이트 전극에 형성되는 살리사이드막의 열 안정성을 향상시킬 수 있으므로 소자의 신뢰성을 향상시킬 수 있다.
셋째, 소자의 불량 및 신뢰성을 개선할 수 있으므로 생산 수율을 향상시킬 수 있다.

Claims (4)

  1. 반도체 기판상에 게이트 산화막과 폴리 실리콘막을 차례로 형성하는 단계;
    상기 폴리 실리콘막에 아르곤 이온을 주입하고 열처리하여 상기 폴리 실리콘막의 상부를 재결정화하는 단계;
    상기 폴리 실리콘막을 선택적으로 제거하여 게이트 전극을 형성하는 단계;
    상기 게이트 전극에 피모스 게이트용 이온을 주입하는 단계;
    상기 게이트 전극 상부에 살리사이드막을 형성하는 단계를 포함하여 형성함을 특징으로 하는 피모스 반도체 소자의 제조방법.
  2. 제 1항에 있어서, 상기 아르곤 이온은 그 농도가 1014∼1016이며, 30∼100Kev의 이온 주입 에너지를 가지고 폴리 실리콘막 내부로 100∼700Å 깊이로 주입하는 것을 특징으로 하는 피모스 반도체 소자의 제조방법.
  3. 제 1항에 있어서, 상기 열처리 공정은 급속열처리공정으로 800∼1100℃의 질소 가스 분위기에서 10∼60초간 실시함을 특징으로 하는 피모스 반도체 소자의 제조방법.
  4. 제 1항에 있어서, 상기 열처리 공정은 노(Furnace)를 이용한 열치리 공정으로 700∼950℃의 질소 가스 분위기에서 10∼60분간 실시함을 특징으로 하는 피모스 반도체 소자의 제조방법.
KR10-2001-0085286A 2001-12-26 2001-12-26 피모스 반도체 소자의 제조방법 KR100400781B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0085286A KR100400781B1 (ko) 2001-12-26 2001-12-26 피모스 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0085286A KR100400781B1 (ko) 2001-12-26 2001-12-26 피모스 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030054855A KR20030054855A (ko) 2003-07-02
KR100400781B1 true KR100400781B1 (ko) 2003-10-08

Family

ID=32213577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0085286A KR100400781B1 (ko) 2001-12-26 2001-12-26 피모스 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100400781B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240631A (ja) * 1985-04-18 1986-10-25 Nec Corp 半導体集積回路の製造方法
KR950026025A (ko) * 1994-02-08 1995-09-18 김주용 게이트 전극 형성방법
JPH07283229A (ja) * 1994-04-01 1995-10-27 Nippon Steel Corp 半導体装置の製造方法
US6156633A (en) * 1997-05-17 2000-12-05 United Microelectronics Corp. Process for forming high temperature stable self-aligned metal silicide layer
KR20010072876A (ko) * 1998-09-21 2001-07-31 마클 데이빗 에이. 집적장치의 실리사이드 영역 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240631A (ja) * 1985-04-18 1986-10-25 Nec Corp 半導体集積回路の製造方法
KR950026025A (ko) * 1994-02-08 1995-09-18 김주용 게이트 전극 형성방법
JPH07283229A (ja) * 1994-04-01 1995-10-27 Nippon Steel Corp 半導体装置の製造方法
US6156633A (en) * 1997-05-17 2000-12-05 United Microelectronics Corp. Process for forming high temperature stable self-aligned metal silicide layer
KR20010072876A (ko) * 1998-09-21 2001-07-31 마클 데이빗 에이. 집적장치의 실리사이드 영역 형성방법

Also Published As

Publication number Publication date
KR20030054855A (ko) 2003-07-02

Similar Documents

Publication Publication Date Title
JP2006059843A (ja) 半導体装置とその製造方法
KR100580796B1 (ko) 반도체 소자의 제조 방법
KR100400781B1 (ko) 피모스 반도체 소자의 제조방법
KR100541705B1 (ko) 반도체소자의 제조방법
KR101068135B1 (ko) 반도체소자의 제조방법
KR20040015898A (ko) 모스 트랜지스터의 제조 방법
KR100607793B1 (ko) 폴리 실리콘 게이트 전극의 이온 주입 방법
KR100526467B1 (ko) 트랜지스터 제조 방법
KR100431298B1 (ko) 반도체장치의 제조방법
KR100588784B1 (ko) 반도체 소자 제조방법
KR19980056177A (ko) 반도체 소자의 제조 방법
KR100588783B1 (ko) 반도체 소자 제조 방법
KR101099561B1 (ko) 미세 반도체 소자 및 그의 제조방법
KR100881410B1 (ko) 반도체소자의 제조 방법
KR100268865B1 (ko) 반도체 소자의 제조방법
KR100824661B1 (ko) 반도체 소자의 제조방법
KR100463955B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR20020058456A (ko) 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법
KR100819686B1 (ko) 트랜지스터의 제조 방법
KR101128699B1 (ko) 반도체 소자의 제조방법
KR100546812B1 (ko) 반도체 소자 제조방법
KR100871356B1 (ko) 반도체소자의 보론 침투 방지방법
KR20050049641A (ko) 반도체 소자의 제조 방법
KR20030050196A (ko) 반도체 소자의 제조 방법
KR20030044144A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee