KR100824661B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100824661B1
KR100824661B1 KR1020010087250A KR20010087250A KR100824661B1 KR 100824661 B1 KR100824661 B1 KR 100824661B1 KR 1020010087250 A KR1020010087250 A KR 1020010087250A KR 20010087250 A KR20010087250 A KR 20010087250A KR 100824661 B1 KR100824661 B1 KR 100824661B1
Authority
KR
South Korea
Prior art keywords
heat treatment
ion implantation
polysilicon film
semiconductor device
film
Prior art date
Application number
KR1020010087250A
Other languages
English (en)
Other versions
KR20030056909A (ko
Inventor
김진관
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010087250A priority Critical patent/KR100824661B1/ko
Publication of KR20030056909A publication Critical patent/KR20030056909A/ko
Application granted granted Critical
Publication of KR100824661B1 publication Critical patent/KR100824661B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

본 발명은 소자의 문턱전압을 안정화시키는 데 적당한 반도체 소자의 제조방법에 관한 것으로, 소자 격리막에 의해 액티브영역 및 필드영역이 정의된 반도체 기판 상에 게이트 산화막, 전극 형성용 폴리실리콘막을 차례로 형성하는 단계; 상기 폴리실리콘막의 표면에 질소를 이온주입한 후, 150℃/second의 승온속도로 승온시켜 1000℃의 온도에서 급속 열처리(RTP) 공정을 수행하는 단계; 상기 급속 열처리 공정 후 급냉각 공정을 수행하는 단계를 포함하여 이루어진다.
게이트 산화막, 급속 열처리

Description

반도체 소자의 제조방법{METHOD FOR MANUFACTURING OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 종래 반도체 소자의 제조방법을 나타낸 공정 단면도
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 소자 격리막
23 : 게이트 산화막 24 : 폴리실리콘막
24a,25a : 실리사이드층 25 : LDD 영역
26 : 할로 이온주입 영역 27 : 감광막 패턴
28 : 측벽 스페이서 29 : 소오스/드레인 영역
본 발명은 반도체 소자에 관한 것으로, 소자의 문턱전압을 안정화키는 데 적당한 반도체 소자의 제조방법에 관한 것이다.
이하에서 첨부된 도면을 참조하여 종래 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 반도체 소자의 제조방법을 나타낸 공정 단면도이다.
먼저, 도 1a에 나타낸 바와 같이, 소자 격리막(2)에 의해 액티브 영역 및 필드 영역이 정의된 반도체 기판(1)에 N형 또는 P형 불순물을 이온주입하고 어닐링(Annealing)하여 웰을 형성한다.
여기서, 상기 소자 격리막(2)은 국부산화(LOCOS) 공정 또는 얕은 트렌치 소자분리(STI : Shallow Trench Isolation) 공정을 통해 형성할 수 있다.
이후, 상기 소자 격리막(2)을 포함하는 반도체 기판(1)의 전면에 게이트 산화막(3)을 형성하고, 상기 게이트 산화막(3) 상에 게이트 전극 형성을 위한 폴리실리콘막(4)을 형성한다.
이어, 상기 폴리실리콘막(4) 상에 감광막(도시하지 않음)을 도포하고 노광 및 현상공정으로 패터닝하여 게이트 전극 영역을 정의한 후, 상기 패터닝된 감광막을 마스크로 이용하여 상기 폴리실리콘막(4), 게이트 산화막(3)을 선택적으로 제거하여 게이트 전극을 형성한다.
이어, 도 1b에 나타낸 바와 같이, 상기 게이트 전극을 마스크로 이용하여 상기 반도체 기판(1) 표면내에 저농도 불순물을 이온주입한다.
이후, 600∼900℃의 온도에서 N2, Ar 기체 등의 불활성 분위기나 O2, H2, NH3 등을 포함하는 활성분위기에서 열처리하여 주입된 이온의 활성화 및 확산을 일으킴 으로써 LDD(Lightly Doped Drain)(5) 영역을 형성한다.
도 1c에 나타낸 바와 같이, 상기 반도체 기판(1)의 전면에 절연물질을 증착한 후, 동일한 두께로 식각(etch)하여 상기 게이트 전극의 양측면에 측벽 절연막(6)을 형성한다.
도 1d에 나타낸 바와 같이, 상기 폴리실리콘막(4) 및 측벽 절연막(6)을 마스크로 이용하여 상기 반도체 기판(1)내에 고농도로 이온주입을 실시하여 상기 측벽 절연막(6) 양측의 상기 반도체 기판(1) 표면내에 소오스/드레인 영역(7)을 형성한다.
이후, 고농도로 주입된 불순물 이온의 활성화 및 확산을 위하여 600∼900℃의 온도에서 N2, Ar 기체 등의 불활성 분위기나 O2 등을 포함하는 산화성 분위기에서의 열처리를 실시한다.
이어, 전면에 코발트 또는 티탄늄 등의 금속을 증착하고, 열처리 공정을 통해 게이트 전극, 소오스/드레인 영역(7) 상에서 실리콘과의 반응을 유도한다.
이때, 상기 게이트 전극, 소오스/드레인 영역(7)을 제외한 영역상의 미반응된 잔유물을 제거하고, 다시 열처리하여 게이트 전극과 소오스/드레인 영역(7) 상에 안정화된 실리사이드층(도시하지 않음)을 형성한다.
상기와 같은 종래 반도체 소자의 제조방법은 소오스/드레인 영역(7) 형성을 위한 이온주입 후, 열처리 공정을 거치면서 불순물이 게이트 전극 하부의 반도체 기판 표면에 몰리게 되어 숏채널 효과와 같이 파생적으로 발생하는 문제점이 있다.
이를 해결하기 위해서 표면의 불순물 농도를 낮추며 기존의 문턱전압을 유지할 수 있는 개선 방법이 필요한데, 현재는 붕소(Boron) 대신 인듐(Indium)을, 인(P) 또는 비소(As) 대신 안티몬(Sb) 등을 사용하여 좀더 높은 질량과 낮은 확산율을 갖는 이온으로 대체하여 이를 해결하려고 노력하고 있다.
그러나, 이들 이온은 기존의 장비 사용 시 이온들 간의 오염 문제가 제기되어 이를 해결하기 위해서 추가적인 클리닝 공정을 진행하거나 상기 이온만의 단독 장비를 사용해야 하는 문제점을 안고 있다.
또한, 인듐의 경우에는 높은 활성화 에너지를 갖기 때문에 활성화 효율이 기존 불순물들에 비해 매우 떨어지는 문제점을 갖고 있어 불순물 사용 용도에 대한 한계를 갖고 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 소오스/드레인 영역 형성을 위한 불순물 이온주입 후 열처리 공정에서 게이트 전극 하부의 반도체 기판으로의 불순물 침투를 억제할 수 있는 게이트 산화막을 형성함으로써, 소자의 문턱전압을 안정화시키는 데 적당한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 소자 격리막에 의해 액티브영역 및 필드영역이 정의된 반도체 기판 상에 게이트 산화막, 전극 형성용 폴리실리콘막을 차례로 형성하는 단계; 상기 폴리실리콘막의 표면에 질소를 이온주입한 후, 150℃/second의 승온속도로 승온시켜 1000℃의 온도에서 급속 열처리(RTP) 공정을 수행하는 단계; 상기 급속 열처리 공정 후 급냉각 공정을 수행하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법을 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정 단면도이다.
도 2a에 나타낸 바와 같이, 소자 격리막(22)에 의해 액티브 영역 및 필드 영역이 정의된 반도체 기판(21)에 불순물을 이온주입하고 어닐링(Annealing)하여 웰(도시하지 않음)을 형성한다.
여기서, 상기 소자 격리막(22)은 3000Å의 깊이와 2100Å의 폭을 갖는다.
그리고, 소자의 문턱전압을 조절하기 위한 이온주입 공정을 진행한 후, 전면에 SiO2를 재료로 하여 20Å의 두께를 갖는 게이트 산화막(23)을 형성한다.
이어, 도 2b에 나타낸 바와 같이, 상기 게이트 산화막(23) 상에 고농도의 P형 불순물이 도핑된 폴리실리콘을 2000Å의 두께로 증착하여 폴리실리콘막(24)을 형성한다.
이후, 도 2c에 도시한 바와 같이, 상기 게이트 산화막(23)에 100∼150KeV의 에너지와 1E15∼3E15 atoms/cm2의 도즈량으로 N2를 이온주입 한다.
이때, N2의 농도는 상기 게이트 산화막(23)과 폴리실리콘막(24)의 계면에서 최대치를 갖도록 하기 위해서 바람직하게는 100KeV의 에너지와 1E15 atoms/cm2의 도 즈량으로 N2를 이온주입 한다.
그리고, 반도체 기판(21)으로의 N2 확산을 억제하기 위해 짧은 시간동안 급속 열처리(Rapid Thermal Processing : RTP)를 실시한 후, 급냉각한다.
이때, 상기 열처리 공정은 1000℃의 온도에서 진행하고 150℃/second의 승온속도로 급속 승온시킨다.
그리고, 도 2d에 도시한 바와 같이, 상기 폴리실리콘막(24) 상에 감광막(도시하지 않음)을 도포하고 노광 및 현상공정으로 패터닝하여 게이트 전극 영역을 정의한 후, 상기 패터닝된 감광막을 마스크로 이용하여 폴리실리콘막(24)을 선택적으로 제거하여 게이트 전극을 형성한다.
이어, 상기 소자 격리막(22) 상에 형성된 감광막 패턴(27) 및 게이트 전극을 마스크로 이용한 이온주입 공정으로 상기 게이트 전극의 양측 반도체 기판(21) 표면에 저농도의 P형 불순물을 이온주입하여 LDD 영역(25)을 형성한다.
그리고, N형 불순물을 이용한 할로(halo) 이온주입 공정을 실시한다.
이때, 인(P)을 이온주입하여 상기 LDD 영역(25)의 하부에 할로 이온주입 영역(26)을 형성한다. 상기 할로 이온주입 영역(26)은 틸트(tilt)각에 의해 상기 게이트 전극의 하부에까지 확산된다.
이후, 도 2e에 도시한 바와 같이, 상기 감광막 패턴(27)을 제거한 후, 상기 게이트 전극을 포함하는 반도체 기판(21)의 전면에 HLD(High temperature Low pressure Deposition)막(도시하지 않음)을 100Å의 두께로 형성하고, 상기 HLD막 상에 질화물질을 800Å의 두께로 증착한다.
그리고, 증착된 질화물질을 건식각으로 제거하여 상기 게이트 전극의 양측면에 측벽 스페이서(28)를 형성한다.
이어, 도 2f에 도시한 바와 같이, 상기 게이트 전극 및 측벽 스페이서(28)을 마스크로 이용하여 상기 반도체 기판(21)내에 고농도의 P형 불순물을 이온주입하여 소오스/드레인 영역(29)을 형성한다.
여기서, 이온주입 공정은 5KeV의 에너지와 3E15 atoms/cm2의 도즈량으로 붕소(B11)를 이온주입한 후, 다시 20KeV의 에너지와 2E13 atoms/cm2의 도즈량으로 붕소(B11)를 이온주입한다.
이후, 고농도로 주입된 불순물 이온의 활성화 및 확산을 위하여 열처리를 실시한다.
그리고, 전면에 코발트 등의 금속을 증착하고, 열처리 공정을 통해 게이트 전극, 소오스/드레인 영역(29) 상에서 실리콘과의 반응을 유도한다.
이때, 상기 게이트 전극, 소오스/드레인 영역(29)을 제외한 영역상의 미반응된 잔유물을 제거하고, 다시 열처리하여 게이트 전극과 소오스/드레인 영역(29) 상에 안정화된 실리사이드층(24a, 25a)을 형성한다.
상기와 같은 본 발명의 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
게이트 산화막에 낮은 에너지로 질소를 이온주입한 후 급속 열처리 및 급속 냉각을 실시하여 질소의 농도분포를 조절할 수 있다.
즉, 질소 이온의 농도가 게이트 전극 형성용 폴리실리콘막과 게이트 산화막의 계면에서 최대치를 갖도록 형성함으로써, 소오스/드레인 영역 형성을 위한 불순물 이온주입 후 열처리 공정에서 게이트 전극 하부의 반도체 기판으로의 불순물 침투를 억제하여 소자의 문턱전압을 안정화시킬 수 있는 효과가 있다.

Claims (5)

  1. 소자 격리막에 의해 액티브영역 및 필드영역이 정의된 반도체 기판 상에 게이트 산화막, 전극 형성용 폴리실리콘막을 차례로 형성하는 단계;
    상기 폴리실리콘막의 표면에 질소를 이온주입한 후, 150℃/second의 승온속도로 승온시켜 1000℃의 온도에서 급속 열처리(RTP) 공정을 수행하는 단계;
    상기 급속 열처리 공정 후 급냉각 공정을 수행하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 게이트 산화막은 20Å의 두께로 형성함을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 폴리실리콘막은 2000Å의 두께로 형성함을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 폴리실리콘막에 이온주입하는 단계는 1∼5KeV의 에너지와 1E15∼3E15 atoms/cm2의 도즈량으로 이온주입함을 특징으로 하는 반도체 소자의 제조방법.
  5. 삭제
KR1020010087250A 2001-12-28 2001-12-28 반도체 소자의 제조방법 KR100824661B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010087250A KR100824661B1 (ko) 2001-12-28 2001-12-28 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087250A KR100824661B1 (ko) 2001-12-28 2001-12-28 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030056909A KR20030056909A (ko) 2003-07-04
KR100824661B1 true KR100824661B1 (ko) 2008-04-25

Family

ID=32215057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087250A KR100824661B1 (ko) 2001-12-28 2001-12-28 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100824661B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064837A (ja) * 1996-08-19 1998-03-06 Nippon Steel Corp 半導体基板及びその製造方法
JPH10189949A (ja) * 1996-12-24 1998-07-21 Sony Corp Ｍｏｓ型半導体装置およびその製造方法
JPH11204793A (ja) * 1997-10-24 1999-07-30 Lsi Logic Corp 電子デバイスのゲート酸化物を硬化させる方法及び半導体デバイス
KR20000050488A (ko) * 1999-01-11 2000-08-05 윤종용 듀얼 게이트 구조를 갖는 반도체 장치의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064837A (ja) * 1996-08-19 1998-03-06 Nippon Steel Corp 半導体基板及びその製造方法
JPH10189949A (ja) * 1996-12-24 1998-07-21 Sony Corp Ｍｏｓ型半導体装置およびその製造方法
JPH11204793A (ja) * 1997-10-24 1999-07-30 Lsi Logic Corp 電子デバイスのゲート酸化物を硬化させる方法及び半導体デバイス
KR20000050488A (ko) * 1999-01-11 2000-08-05 윤종용 듀얼 게이트 구조를 갖는 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR20030056909A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
US7217627B2 (en) Semiconductor devices having diffusion barrier regions and halo implant regions and methods of fabricating the same
US6104063A (en) Multiple spacer formation/removal technique for forming a graded junction
US6797593B2 (en) Methods and apparatus for improved mosfet drain extension activation
US5874343A (en) CMOS integrated circuit and method for forming source/drain areas prior to forming lightly doped drains to optimize the thermal diffusivity thereof
KR100396709B1 (ko) 반도체 소자의 제조방법
US7235450B2 (en) Methods for fabricating semiconductor devices
KR100720405B1 (ko) 반도체 소자의 제조방법
KR100824661B1 (ko) 반도체 소자의 제조방법
KR100475538B1 (ko) 반도체 소자의 제조방법
KR100705233B1 (ko) 반도체 소자의 제조 방법
KR100549575B1 (ko) 반도체장치의 ｐｍｏｓ트랜지스터 제조 방법
KR101024639B1 (ko) 반도체 소자의 제조 방법
KR100908387B1 (ko) 반도체 소자의 제조 방법
JP4795759B2 (ja) 電界効果型トランジスタの製造方法
KR100940438B1 (ko) 반도체 소자의 제조 방법
KR100588784B1 (ko) 반도체 소자 제조방법
KR100881410B1 (ko) 반도체소자의 제조 방법
KR100855281B1 (ko) 반도체소자의 제조방법
KR100740780B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR101051954B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR101016337B1 (ko) 반도체 소자의 제조 방법
KR100604537B1 (ko) 반도체 소자의 제조 방법
KR20040037847A (ko) 반도체소자의 제조방법
KR100546812B1 (ko) 반도체 소자 제조방법
KR100400781B1 (ko) 피모스 반도체 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170316

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 12