JPH10189949A - Ｍｏｓ型半導体装置およびその製造方法 - Google Patents
Ｍｏｓ型半導体装置およびその製造方法Info
- Publication number
- JPH10189949A JPH10189949A JP34302596A JP34302596A JPH10189949A JP H10189949 A JPH10189949 A JP H10189949A JP 34302596 A JP34302596 A JP 34302596A JP 34302596 A JP34302596 A JP 34302596A JP H10189949 A JPH10189949 A JP H10189949A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- nitrogen
- oxide film
- gate oxide
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ゲート電極やシリコン基板には窒素を導入さ
せず、ゲート電極とゲート酸化膜の界面付近のみに窒素
を導入し、不純物がシリコン基板に拡散することを防止
する。 【解決手段】 シリコン基板１の熱酸化によってゲート
酸化膜２を形成し、窒化酸素（ＮＯ）雰囲気中でレーザ
ーアニールを行い、ポリシリコンのＣＶＤによりポリシ
リコン電極３を形成し、ゲート電極３０１に加工したあ
と、イオン注入し、ゲートとソースおよびドレインをド
ーピングし、熱処理を行うことにより活性化する。シリ
コン基板１を窒化酸素雰囲気中でレーザーアニール処理
するため、レーザー光のエネルギーは熱酸化膜に吸収さ
れ、レーザー光のエネルギーの集中しているゲート酸化
膜２の表面近傍は、窒化酸素の反応臨界点を越える温度
に到達して窒素が分布し、窒素導入層４が形成される。
せず、ゲート電極とゲート酸化膜の界面付近のみに窒素
を導入し、不純物がシリコン基板に拡散することを防止
する。 【解決手段】 シリコン基板１の熱酸化によってゲート
酸化膜２を形成し、窒化酸素（ＮＯ）雰囲気中でレーザ
ーアニールを行い、ポリシリコンのＣＶＤによりポリシ
リコン電極３を形成し、ゲート電極３０１に加工したあ
と、イオン注入し、ゲートとソースおよびドレインをド
ーピングし、熱処理を行うことにより活性化する。シリ
コン基板１を窒化酸素雰囲気中でレーザーアニール処理
するため、レーザー光のエネルギーは熱酸化膜に吸収さ
れ、レーザー光のエネルギーの集中しているゲート酸化
膜２の表面近傍は、窒化酸素の反応臨界点を越える温度
に到達して窒素が分布し、窒素導入層４が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳ型半導体装
置およびその製造方法に関し、詳しくは、ポリシリコン
電極とシリコン基板の界面にのみ窒素を導入して窒素導
入層を形成したＭＯＳ型半導体装置およびその製造方法
に関するものである。
置およびその製造方法に関し、詳しくは、ポリシリコン
電極とシリコン基板の界面にのみ窒素を導入して窒素導
入層を形成したＭＯＳ型半導体装置およびその製造方法
に関するものである。
【０００２】
【従来の技術】ＭＯＳ型半導体装置は、低電圧化や高速
化の要求を受けてそのゲート酸化膜は世代ごとに薄膜化
する傾向になっている。これにともなって、ポリシリコ
ン電極（ゲート電極）にドーピングされた不純物（ボロ
ン、リン、砒素等）がゲート酸化膜を通過してシリコン
基板中に拡散する現象が問題になっている。
化の要求を受けてそのゲート酸化膜は世代ごとに薄膜化
する傾向になっている。これにともなって、ポリシリコ
ン電極（ゲート電極）にドーピングされた不純物（ボロ
ン、リン、砒素等）がゲート酸化膜を通過してシリコン
基板中に拡散する現象が問題になっている。
【０００３】特に、Ｐ型半導体との仕事関数の差をなく
し、しきい（閾）値電圧の制御範囲のマージンを大きく
する目的で導入されたゲート電極へのボロンのドーピン
グは、その拡散定数の大きさのため、より制御を困難に
している。これを克服するため、図４に示すように、ゲ
ート酸化膜２やシリコン基板１あるいはゲート電極３に
窒素を導入し、窒素導入層４を形成する方法が用いられ
ている。このように、シリコン基板１あるいはゲート酸
化膜２に導入した窒素導入層４により不純物の拡散を止
めるようにしている。
し、しきい（閾）値電圧の制御範囲のマージンを大きく
する目的で導入されたゲート電極へのボロンのドーピン
グは、その拡散定数の大きさのため、より制御を困難に
している。これを克服するため、図４に示すように、ゲ
ート酸化膜２やシリコン基板１あるいはゲート電極３に
窒素を導入し、窒素導入層４を形成する方法が用いられ
ている。このように、シリコン基板１あるいはゲート酸
化膜２に導入した窒素導入層４により不純物の拡散を止
めるようにしている。
【０００４】窒素を導入する方法としては、酸化窒素中
での熱処理、あるいは窒素イオン注入等が一般に用いら
れている（特開平５−１２１６９９号公報、特開平６−
１０４２５２号公報公報参照）。図５に示す方法は、窒
素イオン注入方式であって、ポリシリコン電極の形成前
にゲート酸化膜２上から窒素イオンをシリコン基板１に
向けて注入する。窒素導入層４はシリコン基板１の中ま
で入り、シリコン基板１およびゲート酸化膜２中に分布
している。
での熱処理、あるいは窒素イオン注入等が一般に用いら
れている（特開平５−１２１６９９号公報、特開平６−
１０４２５２号公報公報参照）。図５に示す方法は、窒
素イオン注入方式であって、ポリシリコン電極の形成前
にゲート酸化膜２上から窒素イオンをシリコン基板１に
向けて注入する。窒素導入層４はシリコン基板１の中ま
で入り、シリコン基板１およびゲート酸化膜２中に分布
している。
【０００５】図６に示す方法も窒素イオン注入方式であ
って、ゲート電極３の形成後に、ゲート電極３上から窒
素イオンを注入する。窒素導入層４はゲート酸化膜２お
よびゲート電極３に入り、ゲート電極３およびゲート酸
化膜２中に分布している。
って、ゲート電極３の形成後に、ゲート電極３上から窒
素イオンを注入する。窒素導入層４はゲート酸化膜２お
よびゲート電極３に入り、ゲート電極３およびゲート酸
化膜２中に分布している。
【０００６】また、図７に示す方法は、酸化窒素中で熱
処理する方式であって、シリコン基板１上に熱酸化処理
で形成した熱酸化膜を窒化処理および再酸化処理して窒
化酸化膜を形成する工程において、再酸化処理を窒化酸
素中で行うようにしたものである。この方式における窒
素導入層４はシリコン基板１まで拡散している。
処理する方式であって、シリコン基板１上に熱酸化処理
で形成した熱酸化膜を窒化処理および再酸化処理して窒
化酸化膜を形成する工程において、再酸化処理を窒化酸
素中で行うようにしたものである。この方式における窒
素導入層４はシリコン基板１まで拡散している。
【０００７】
【発明が解決しようとする課題】従来における酸化窒素
中での熱処理、あるいは窒素イオン注入等の方法で窒素
を導入したとき生じる問題は、不純物の活性化率の低下
にある。シリコン中に導入された窒素は、ドーピングさ
れた不純物と結合し、ゲート電極内の自由電子を殺して
しまう効果がある。ゲート電極３に窒素が導入された場
合、活性化率の低下による自由電子数の現象によってゲ
ート電極３の空乏化を招く。これによって、ゲート電極
３とシリコン基板１間には新たな空乏層容量が発生し、
トランジスタの性能低下を引き起こす。
中での熱処理、あるいは窒素イオン注入等の方法で窒素
を導入したとき生じる問題は、不純物の活性化率の低下
にある。シリコン中に導入された窒素は、ドーピングさ
れた不純物と結合し、ゲート電極内の自由電子を殺して
しまう効果がある。ゲート電極３に窒素が導入された場
合、活性化率の低下による自由電子数の現象によってゲ
ート電極３の空乏化を招く。これによって、ゲート電極
３とシリコン基板１間には新たな空乏層容量が発生し、
トランジスタの性能低下を引き起こす。
【０００８】また、シリコン基板１に窒素が導入された
場合は、トランジスタのオン電流の低下もしくはＧｍの
劣化につながる。これらの問題を回避するためには、ゲ
ート電極３およびシリコン基板１には窒素を導入せず、
ゲート電極３とゲート酸化膜２の界面近傍の数ｎｍ内に
窒素を集中させる必要がある。ところが、窒化酸素中の
熱処理や窒素イオン注入の方式では、窒素の分布に１０
ｎｍ以上の拡がりができてしまうため、ゲート酸化膜２
の膜厚が５ｎｍを切るようなデバイスにおいては、ゲー
ト電極３もしくはシリコン基板１への窒素の混入を防ぐ
ことは不可能であった。本発明は上述の点に着目してな
されたもので、ゲート電極やシリコン基板には窒素を導
入させず、ゲート電極とゲート酸化膜の界面付近のみに
窒素を導入し、不純物がシリコン基板に拡散することを
防止したＭＯＳ型半導体およびその製造方法を提供する
ことを目的とする。
場合は、トランジスタのオン電流の低下もしくはＧｍの
劣化につながる。これらの問題を回避するためには、ゲ
ート電極３およびシリコン基板１には窒素を導入せず、
ゲート電極３とゲート酸化膜２の界面近傍の数ｎｍ内に
窒素を集中させる必要がある。ところが、窒化酸素中の
熱処理や窒素イオン注入の方式では、窒素の分布に１０
ｎｍ以上の拡がりができてしまうため、ゲート酸化膜２
の膜厚が５ｎｍを切るようなデバイスにおいては、ゲー
ト電極３もしくはシリコン基板１への窒素の混入を防ぐ
ことは不可能であった。本発明は上述の点に着目してな
されたもので、ゲート電極やシリコン基板には窒素を導
入させず、ゲート電極とゲート酸化膜の界面付近のみに
窒素を導入し、不純物がシリコン基板に拡散することを
防止したＭＯＳ型半導体およびその製造方法を提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、シリコン基板上のゲート酸化膜にポリシ
リコン電極が形成されたＭＯＳ型半導体装置において、
前記ポリシリコン電極と前記ゲート酸化膜の界面に窒素
導入層を形成したことを特徴としている。また、本発明
は、シリコン基板上のゲート酸化膜にポリシリコン電極
を形成し、イオン注入によりゲートとソース・ドレイン
をドーピングし、熱処理により活性化するＭＯＳ型半導
体装置の製造方法において、前記シリコン基板にゲート
酸化膜を形成した後、窒化酸素雰囲気中で前記シリコン
基板をレーザーアニールして前記ゲート酸化膜の表面に
窒素を導入することを特徴としている。
め、本発明は、シリコン基板上のゲート酸化膜にポリシ
リコン電極が形成されたＭＯＳ型半導体装置において、
前記ポリシリコン電極と前記ゲート酸化膜の界面に窒素
導入層を形成したことを特徴としている。また、本発明
は、シリコン基板上のゲート酸化膜にポリシリコン電極
を形成し、イオン注入によりゲートとソース・ドレイン
をドーピングし、熱処理により活性化するＭＯＳ型半導
体装置の製造方法において、前記シリコン基板にゲート
酸化膜を形成した後、窒化酸素雰囲気中で前記シリコン
基板をレーザーアニールして前記ゲート酸化膜の表面に
窒素を導入することを特徴としている。
【００１０】そして、本発明では、前記レーザーアニー
ルは、前記ゲート酸化膜の酸化シリコンに吸収されやす
く、かつ前記シリコン基板に吸収されにくい波長のレー
ザーを用いることが好ましい。レーザーアニールを用い
ると、レーザー光のエネルギーはゲート酸化膜の熱酸化
膜に吸収されるため、シリコン基板に達するまでに減衰
し、熱酸化膜の極表面のみが加熱される。
ルは、前記ゲート酸化膜の酸化シリコンに吸収されやす
く、かつ前記シリコン基板に吸収されにくい波長のレー
ザーを用いることが好ましい。レーザーアニールを用い
ると、レーザー光のエネルギーはゲート酸化膜の熱酸化
膜に吸収されるため、シリコン基板に達するまでに減衰
し、熱酸化膜の極表面のみが加熱される。
【００１１】レーザー光のエネルギーの集中している表
面近傍は、窒化酸素の反応臨界点を越える温度に到達
し、ゲート酸化膜の表面近傍のみに窒素が分布する。こ
の後にポリシリコン電極を形成すれば、ポリシリコン電
極とゲート酸化膜の界面に窒素導入層が分布し、ゲート
電極からの不純物の拡散は全てこの界面でブロックされ
る。従って、シリコン基板やゲート電極３中に窒素が混
入しないので、不純物の活性化率が低下することも防止
できる。
面近傍は、窒化酸素の反応臨界点を越える温度に到達
し、ゲート酸化膜の表面近傍のみに窒素が分布する。こ
の後にポリシリコン電極を形成すれば、ポリシリコン電
極とゲート酸化膜の界面に窒素導入層が分布し、ゲート
電極からの不純物の拡散は全てこの界面でブロックされ
る。従って、シリコン基板やゲート電極３中に窒素が混
入しないので、不純物の活性化率が低下することも防止
できる。
【００１２】
【発明の実施の形態】以下、本発明を図面に示す実施の
形態に基づいて説明する。なお、図５ないし図７と同一
部材または同一機能のものは同一符号で示している。本
発明の製造方法は、ゲート酸化したシリコン基板１を窒
化酸素雰囲気中でレーザーアニール処理する方法を用い
たものである。前記した従来技術のように、窒化酸素雰
囲気中で熱処理した場合、熱処理方法（ＦＡ、ＲＴＡ）
のいかんに関係なくシリコン基板１もゲート酸化膜２も
同様に加熱される。この場合、シリコン基板１の表面か
ら導入された窒素はそのままゲート酸化膜２中を拡散
し、シリコン基板１に到達する。
形態に基づいて説明する。なお、図５ないし図７と同一
部材または同一機能のものは同一符号で示している。本
発明の製造方法は、ゲート酸化したシリコン基板１を窒
化酸素雰囲気中でレーザーアニール処理する方法を用い
たものである。前記した従来技術のように、窒化酸素雰
囲気中で熱処理した場合、熱処理方法（ＦＡ、ＲＴＡ）
のいかんに関係なくシリコン基板１もゲート酸化膜２も
同様に加熱される。この場合、シリコン基板１の表面か
ら導入された窒素はそのままゲート酸化膜２中を拡散
し、シリコン基板１に到達する。
【００１３】本発明では、レーザーアニールを用いるた
め、図２に示すように、レーザー光のエネルギーは熱酸
化膜に吸収され、シリコン基板１に達するまでに減衰
し、熱酸化膜の極表面のみが加熱される。レーザー光の
エネルギーの集中している表面近傍は、窒化酸素の反応
臨界点を越える温度に到達し、図２に示すように、ゲー
ト酸化膜２の表面近傍のみに窒素が分布する。
め、図２に示すように、レーザー光のエネルギーは熱酸
化膜に吸収され、シリコン基板１に達するまでに減衰
し、熱酸化膜の極表面のみが加熱される。レーザー光の
エネルギーの集中している表面近傍は、窒化酸素の反応
臨界点を越える温度に到達し、図２に示すように、ゲー
ト酸化膜２の表面近傍のみに窒素が分布する。
【００１４】この後にポリシリコン電極３を形成すれ
ば、図１に示すように、ポリシリコン電極（ゲート電
極）３とゲート酸化膜２の界面に窒素導入層４が分布
し、ポリシリコン電極３からの不純物の拡散は全てこの
界面でブロックされる。また、シリコン基板１やポリシ
リコン電極３中に窒素が混入しないので、不純物の活性
化率が低下することも防止できる。
ば、図１に示すように、ポリシリコン電極（ゲート電
極）３とゲート酸化膜２の界面に窒素導入層４が分布
し、ポリシリコン電極３からの不純物の拡散は全てこの
界面でブロックされる。また、シリコン基板１やポリシ
リコン電極３中に窒素が混入しないので、不純物の活性
化率が低下することも防止できる。
【００１５】〔実施例〕以下、図３を参照して実施例に
より本発明を具体的に説明する。先ず、図３（Ａ）に示
すように、シリコン基板１の熱酸化によって４ｎｍ厚の
酸化シリコン膜（ＳｉＯ2 ）のゲート酸化膜２を形成す
る。次いで、図３（Ｂ）に示すように、窒化酸素（Ｎ
Ｏ）雰囲気中でレーザーアニール（波長＝９．３５μ
ｍ）を行う。
より本発明を具体的に説明する。先ず、図３（Ａ）に示
すように、シリコン基板１の熱酸化によって４ｎｍ厚の
酸化シリコン膜（ＳｉＯ2 ）のゲート酸化膜２を形成す
る。次いで、図３（Ｂ）に示すように、窒化酸素（Ｎ
Ｏ）雰囲気中でレーザーアニール（波長＝９．３５μ
ｍ）を行う。
【００１６】酸化シリコンに吸収されやすいレーザーの
波長は、酸化シリコンの吸収波長のピークである波長＝
９．３５μｍである。このようなレーザーは、例えばＣ
Ｏ2 −Ｎ2 系のガスレーザーで９．３５μｍの波長に近
い、例えば１０７０カイザーのものを選択すれば、最適
なものが得られる。また、シリコン基板１に深く入りこ
みにくい波長であれば同様の効果が得られるので、例え
ばエキシマレーザーで波長２００ｎｍ〜３００ｎｍ程度
のもの（Ｘｅｃｌ，ＡｉＦ，ＫｒＦ）等も用いることが
可能である。レーザーの照射エネルギーは、およそ数１
０〜数１００ｍＪ／ｃｍ2 が必要である。
波長は、酸化シリコンの吸収波長のピークである波長＝
９．３５μｍである。このようなレーザーは、例えばＣ
Ｏ2 −Ｎ2 系のガスレーザーで９．３５μｍの波長に近
い、例えば１０７０カイザーのものを選択すれば、最適
なものが得られる。また、シリコン基板１に深く入りこ
みにくい波長であれば同様の効果が得られるので、例え
ばエキシマレーザーで波長２００ｎｍ〜３００ｎｍ程度
のもの（Ｘｅｃｌ，ＡｉＦ，ＫｒＦ）等も用いることが
可能である。レーザーの照射エネルギーは、およそ数１
０〜数１００ｍＪ／ｃｍ2 が必要である。
【００１７】次いで、図３（Ｃ）に示すように、ポリシ
リコンのＣＶＤにより２００ｎｍ厚のポリシリコン電極
３を形成する。次いで、図３（Ｄ）に示すように、ホト
リソグラフィによってパターニングを行い、ドライエッ
チングによりポリシリコンのゲート電極３に加工する。
次いで、図３（Ｅ）に示すように、イオン化したボロン
を、１０ＫｅＶの加速エネルギー、３×１０15の濃度で
注入することにより、ゲートとソースおよびドレイン５
をドーピングする。最後に急速高温加熱（ＲＴＡ）によ
り、１０５０°Ｃで１０秒間熱処理を行うことにより、
図３（Ｆ）に示すように活性化する。
リコンのＣＶＤにより２００ｎｍ厚のポリシリコン電極
３を形成する。次いで、図３（Ｄ）に示すように、ホト
リソグラフィによってパターニングを行い、ドライエッ
チングによりポリシリコンのゲート電極３に加工する。
次いで、図３（Ｅ）に示すように、イオン化したボロン
を、１０ＫｅＶの加速エネルギー、３×１０15の濃度で
注入することにより、ゲートとソースおよびドレイン５
をドーピングする。最後に急速高温加熱（ＲＴＡ）によ
り、１０５０°Ｃで１０秒間熱処理を行うことにより、
図３（Ｆ）に示すように活性化する。
【００１８】以上のように、本実施の形態では、ゲート
酸化膜２の形成後に窒化酸素雰囲気中でレーザーアニー
ルするようにしたため、レーザー光のエネルギーは熱酸
化膜に吸収され、シリコン基板１に達するまでに減衰
し、熱酸化膜の極表面のみが加熱され、ゲート酸化膜２
の表面近傍のみに窒素が分布する。したがって、ポリシ
リコン電極からの不純物の拡散は全てこの窒素導入層４
の界面でブロックされると共に、シリコン基板１やポリ
シリコン電極３中に窒素が混入しないので、不純物の活
性化率が低下することも防止できる。
酸化膜２の形成後に窒化酸素雰囲気中でレーザーアニー
ルするようにしたため、レーザー光のエネルギーは熱酸
化膜に吸収され、シリコン基板１に達するまでに減衰
し、熱酸化膜の極表面のみが加熱され、ゲート酸化膜２
の表面近傍のみに窒素が分布する。したがって、ポリシ
リコン電極からの不純物の拡散は全てこの窒素導入層４
の界面でブロックされると共に、シリコン基板１やポリ
シリコン電極３中に窒素が混入しないので、不純物の活
性化率が低下することも防止できる。
【００１９】
【発明の効果】以上、詳述したように、本発明のＭＯＳ
型半導体装置によれば、ポリシリコン電極と前記ゲート
酸化膜の界面に窒素導入層を形成したので、ポリシリコ
ン電極からの不純物の拡散は全て窒素導入層の界面でブ
ロックされシリコン基板に拡散すること防止されると共
に、シリコン基板やポリシリコン電極中に窒素が混入し
ないので、不純物の活性化率が低下することも防止でき
る。
型半導体装置によれば、ポリシリコン電極と前記ゲート
酸化膜の界面に窒素導入層を形成したので、ポリシリコ
ン電極からの不純物の拡散は全て窒素導入層の界面でブ
ロックされシリコン基板に拡散すること防止されると共
に、シリコン基板やポリシリコン電極中に窒素が混入し
ないので、不純物の活性化率が低下することも防止でき
る。
【００２０】また、本発明のＭＯＳ型半導体装置の製造
方法によれば、シリコン基板にゲート酸化膜を形成した
後、窒化酸素雰囲気中で前記シリコン基板をレーザーア
ニールして前記ゲート酸化膜の表面に窒素を導入するよ
うにしたので、シリコン基板やゲート電極に窒素が入り
込むことなく、ゲート電極とゲート酸化膜の界面付近に
窒素を導入することが可能となり、特にゲート酸化膜の
膜厚が５ｎｍ以下の薄膜でもシリコン基板やゲート電極
への窒素の混入を防止できる。
方法によれば、シリコン基板にゲート酸化膜を形成した
後、窒化酸素雰囲気中で前記シリコン基板をレーザーア
ニールして前記ゲート酸化膜の表面に窒素を導入するよ
うにしたので、シリコン基板やゲート電極に窒素が入り
込むことなく、ゲート電極とゲート酸化膜の界面付近に
窒素を導入することが可能となり、特にゲート酸化膜の
膜厚が５ｎｍ以下の薄膜でもシリコン基板やゲート電極
への窒素の混入を防止できる。
【図１】本発明のＭＯＳ型半導体装置の実施の形態を示
すゲート部の断面図である。
すゲート部の断面図である。
【図２】本発明方法による酸化膜表面への窒素拡散の原
理を示す説明用断面図である。
理を示す説明用断面図である。
【図３】（Ａ）〜（Ｆ）は本発明方法の処理工程を示す
説明用断面図である。
説明用断面図である。
【図４】従来のＭＯＳ型半導体装置におけるゲート部の
断面図である。
断面図である。
【図５】従来の窒素イオン注入方式の処理工程を示す説
明用断面図である。
明用断面図である。
【図６】他の従来の窒素イオン注入方式の処理工程を示
す説明用断面図である。
す説明用断面図である。
【図７】従来の熱処理方式の処理工程を示す説明用断面
図である。
図である。
１……シリコン基板、２……ゲート酸化膜、３……ポリ
シリコン電極（ゲート電極）、４……窒素導入層。
シリコン電極（ゲート電極）、４……窒素導入層。
Claims (3)
- 【請求項１】 シリコン基板上のゲート酸化膜にポリシ
リコン電極が形成されたＭＯＳ型半導体装置において、 前記ポリシリコン電極と前記ゲート酸化膜の界面に窒素
導入層を形成した、 ことを特徴とするＭＯＳ型半導体装置。 - 【請求項２】 シリコン基板上のゲート酸化膜にポリシ
リコン電極を形成し、イオン注入によりゲートとソース
・ドレインをドーピングし、熱処理により活性化するＭ
ＯＳ型半導体装置の製造方法において、 前記シリコン基板にゲート酸化膜を形成した後、窒化酸
素雰囲気中で前記シリコン基板をレーザーアニールして
前記ゲート酸化膜の表面に窒素を導入する、 ことを特徴とするＭＯＳ型半導体装置の製造方法。 - 【請求項３】 前記レーザーアニールは、前記ゲート酸
化膜の酸化シリコンに吸収されやすい波長のレーザーを
用いることを特徴とする請求項２記載のＭＯＳ型半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34302596A JPH10189949A (ja) | 1996-12-24 | 1996-12-24 | Ｍｏｓ型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34302596A JPH10189949A (ja) | 1996-12-24 | 1996-12-24 | Ｍｏｓ型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189949A true JPH10189949A (ja) | 1998-07-21 |
Family
ID=18358365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34302596A Pending JPH10189949A (ja) | 1996-12-24 | 1996-12-24 | Ｍｏｓ型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189949A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100293524B1 (ko) * | 1999-05-28 | 2001-06-15 | 구본준 | 비진공 공정을 이용한 결정화장치 및 방법 |
| US6979658B2 (en) * | 1997-03-06 | 2005-12-27 | Fujitsu Limited | Method of fabricating a semiconductor device containing nitrogen in a gate oxide film |
| KR100824661B1 (ko) * | 2001-12-28 | 2008-04-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
-
1996
- 1996-12-24 JP JP34302596A patent/JPH10189949A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979658B2 (en) * | 1997-03-06 | 2005-12-27 | Fujitsu Limited | Method of fabricating a semiconductor device containing nitrogen in a gate oxide film |
| US7005393B2 (en) | 1997-03-06 | 2006-02-28 | Fujitsu Limited | Method of fabricating a semiconductor device containing nitrogen in an oxide film |
| KR100293524B1 (ko) * | 1999-05-28 | 2001-06-15 | 구본준 | 비진공 공정을 이용한 결정화장치 및 방법 |
| KR100824661B1 (ko) * | 2001-12-28 | 2008-04-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5552332A (en) | Process for fabricating a MOSFET device having reduced reverse short channel effects | |
| JPH04157766A (ja) | シリコンゲートｐチャンネルＭＯＳ半導体装置の製造方法 | |
| US4409726A (en) | Method of making well regions for CMOS devices | |
| JP3293567B2 (ja) | 半導体装置の製造方法 | |
| JPH10189949A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JP2001291679A (ja) | 半導体装置の製造方法 | |
| JP3145929B2 (ja) | 半導体装置の製造方法 | |
| JPH04287332A (ja) | 半導体素子の製造方法 | |
| US6979658B2 (en) | Method of fabricating a semiconductor device containing nitrogen in a gate oxide film | |
| JPH05299434A (ja) | 半導体装置の製造方法 | |
| JPH05102067A (ja) | 半導体装置の製造方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| KR100549941B1 (ko) | 반도체소자의 게이트전극 구조 | |
| JP2926897B2 (ja) | 半導体装置の製造方法 | |
| JPH09306862A (ja) | 半導体装置の製造方法 | |
| JPH0244717A (ja) | 半導体装置の製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JP3244066B2 (ja) | 半導体装置の製造方法 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH01110762A (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| US7670936B1 (en) | Nitridation of gate oxide by laser processing | |
| JPH05211328A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JPH05335564A (ja) | 半導体装置の製造方法 |