JPH0595000A

JPH0595000A - 半導体装置の製造方法

Info

Publication number: JPH0595000A
Application number: JP25554191A
Authority: JP
Inventors: Yoshiko Kunishima; 由子國島; Yoshitaka Tsunashima; 祥隆綱島; Takako Okada; 多佳子岡田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-10-02
Filing date: 1991-10-02
Publication date: 1993-04-16

Abstract

(57)【要約】【目的】本発明は、半導体層への不純物の拡散に際
し、容易に制御性よく、ダメージフリーで低濃度拡散層
を形成し、特性が良好で信頼性の高い半導体装置を提供
することを目的とする。【構成】本発明では、一導電型の半導体層に所定の深
さの高濃度の第２導電型の不純物領域を形成するととも
に、この第２導電型の不純物領域に隣接する領域に格子
欠陥を形成し、熱工程を行うことにより、この高濃度の
第２導電型の不純物領域から横方向への第２導電型不純
物の拡散を制御し、前記高濃度の第２導電型の不純物領
域に隣接した領域に低濃度の第２導電型の不純物領域を
形成するようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に低濃度不純物領域の形成方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路の高集積化・高密
度化は目覚ましく、これに伴い導電性不純物の拡散の精
密制御の重要性が増してきている。

【０００３】とりわけ極微細ＭＯＳではパンチスルー防
止、ショートチャネル効果の防止、バイポーラでは極浅
ベースのパンチスルー防止等、不純物分布の精密な制御
が大きくクローズアップされている。

【０００４】ところで、シリコン基板中におけるリン、
ヒ素、ボロン等の導電性不純物の拡散制御は、従来、熱
処理温度と熱処理時間を変化させることによって行われ
ている。例えば、ＭＯＳトランジスタの製造においてソ
ース領域やドレイン領域を浅く形成するためには、同じ
導電型の不純物の中から拡散係数の小さな不純物を選択
し、所定の領域にイオン注入などの手法を用いて導入し
た後、低温で短時間の不純物活性化熱処理を行い、深さ
方向および横方向への不純物の拡散長を小さく抑えると
いう方法がとられている。

【０００５】このようにして浅い拡散層が形成される
が、一度形成された導電層もその濃度勾配と素子形成工
程中の熱処理により拡散が進行するため、全工程が完了
した後で特性が満されることが必要である。

【０００６】しかしながら、さらに集積化が進み、デザ
インルールが小さくなると高濃度で浅い導電層を形成す
る必要がある。このためサブミクロンの素子に要求され
る高濃度の導電層では、数十あるいは数nmレベルで制御
することが必要な場合もあり、不純物の濃度勾配と素子
形成工程中の熱処理による拡散が特性上無視できない量
となる。そこで、熱処理の低温化が進められているが、
不純物原子自体の拡散距離が問題にならない温度まで熱
処理温度を下げると、高ドーズ量のイオン注入により生
じるダメージの回復が難しいという問題が発生する。

【０００７】例えば図６に示すようなシリコンバイポー
ラトランジスタの場合、ｎ+ シリコン基板１からなるコ
レクタ内にｐ型拡散層からなるベース層２を形成すると
共に、さらにこのベース層２内に高濃度のｎ+ 型拡散層
からなるエミッタ層３が形成される。そして基板１の裏
面にコレクタ電極４、表面にベース電極５およびエミッ
タ電極６が形成される。ここでベース電極５はベースコ
ンタクト層としての高濃度のｐ+ 拡散層７を介してベー
ス電極にコンタクトするように構成されている。とこ
ろで、バイポーラトランジスタは大きな負荷駆動力を有
するため高速動作可能な集積回路素子として重要な役割
を担っており、バイポ−ラトランジスタを高速でかつ低
電力で動作させるためには、遮断周波数を向上させ、素
子内の蓄積電荷量を減らすことが有効である。このた
め、電子の走行時間を縮めるべく、ベース層を薄くする
必要がある。また、エミッタ注入効率を上げるため、エ
ミッタ濃度はベース濃度より高いことが必要である。

【０００８】しかしながら、イオン注入法によってベー
ス層を形成すると、欠陥（ダメージ）が形成され易く、
また空乏層は低濃度側であるベース側に延びるため、ベ
ース層が薄いとパンチスルー耐圧が劣化するという問題
がある。

【０００９】このようにベース層はダメージフリーでか
つ薄くかつ低濃度に形成される必要がある。一方ベース
電極とのコンタクトのためのｐ+ 拡散層７は高濃度でか
つ深く形成する必要がある。

【００１０】従ってまた、深さや濃度の異なる導電層を
同時に形成するのは不可能であり、工程数が増大すると
いう問題もある。

【００１１】さらにまた、ソース・ドレイン拡散層に隣
接して低濃度層を形成したＬＤＤ構造のトランジスタを
形成するような場合にも、濃度および深さの異なる領域
を形成するために複数回のリソグラフィとイオン注入を
繰り返す必要があり、工程数が増大するとともにそれに
伴う合わせずれも、素子が小さくなるほど深刻な問題と
なっていた。

【００１２】

【発明が解決しようとする課題】このように、不純物拡
散を制御するのは極めて困難であり、素子の微細化に際
して不純物拡散層の深さを浅くしなければならないが、
比較的高濃度に、浅く打ち込むことは極めて困難であ
り、ダメージが残ったりするなど、不純物層を浅くする
には限界がある等種々の問題があった。

【００１３】本発明は、前記実情に鑑みてなされたもの
で、半導体層への不純物の拡散に際し、容易に制御性よ
く、ダメージフリーで低濃度拡散層を形成し、特性が良
好で信頼性の高い半導体装置を提供することを目的とす
る。

【００１４】

【課題を解決するための手段】そこで本発明では、第１
の導電型の半導体層に所定の深さを有する高濃度の第２
導電型の不純物領域を形成するとともに、この第２導電
型の不純物領域に隣接する領域に格子欠陥を形成し、活
性化熱処理を行うことにより、この高濃度の第２導電型
の不純物領域から横方向への第２導電型不純物の拡散を
制御しながら、前記高濃度の第２導電型の不純物領域に
隣接した領域に低濃度の第２導電型の不純物領域を形成
するようにしている。

【００１５】すなわち、熱平衡状態における濃度よりも
大きい所望の格子欠陥濃度をもつような格子欠陥を深い
高濃度領域に隣接して形成し、この高濃度領域から不純
物を横方向に拡散させるようにしたことを特徴とする。

【００１６】

【作用】本発明は、不純物の拡散現象は格子欠陥の型や
濃度に依存している点に着目し、比較的深く形成された
高濃度領域に隣接して格子欠陥を形成し、この高濃度領
域からこの格子欠陥に向かうように、すなわち基板表面
に向かって平行な方向に不純物拡散を制御するようにし
たものである。

【００１７】上記構成によれば、熱平衡状態における濃
度よりも大きい所望の格子欠陥濃度をもつような格子欠
陥を発生せしめ、拡散のための熱工程においてこの格子
欠陥が拡散を支援し、隣接領域からの横方向の拡散によ
って浅い半導体層を形成するようにしているため、極め
て制御性よく浅い半導体層を形成することができ、深さ
方向の制御性が高く、所望の拡散深さを得る事が可能と
なる。

【００１８】また、この浅い半導体層をイオン注入で形
成した場合のようにダメージが残らず、信頼性の高いも
のとなる。

【００１９】ところで、不純物の拡散を制御する格子欠
陥には、前述したように空格子と格子間シリコン原子と
があるが、大きくわけて２つの方法がある。その１つ
は、空格子または格子間シリコン原子を直接発生せしめ
て不純物拡散を制御する方法であり、もう１つは、逆の
型すなわち空格子に対しては格子間原子、格子間原子に
対しては空格子を発生し、再結合によって不純物拡散に
寄与する当該型の格子欠陥の濃度を低下せしめるように
制御する方法である。

【００２０】いずれによっても高精度に不純物拡散を制
御することができる。

【００２１】また、このような格子欠陥の発生方法にも
大きく分けて２つの方法がある。

【００２２】その第１は、高濃度にリンを含有するガラ
スからシリコン基板にリンを拡散する方法、イオンビー
ム照射工程など高濃度にリンをイオン注入する方法等、
高濃度のリンの導入であり、これによって格子間シリコ
ン原子が生起される。

【００２３】第２は、チタンやニッケル等の金属をシリ
コン基板表面に接触せしめ、シリサイデーションを生起
せしめることにより、界面に空格子を発生せしめる方法
である。

【００２４】さらに、格子欠陥の濃度は、欠陥源の形成
密度によって制御することができる。例えば、所望の密
度で窓を形成したマスクを介して基板上に欠陥源を形成
することにより、制御可能である。また、シリコン基板
の表面の凹凸を形成しこの凹凸の上に欠陥源を形成する
ことにより欠陥濃度の実効値を増大させることができ
る。すなわち格子欠陥濃度をどの程度変化させるかは、
欠陥を生成させるにあたり欠陥導入面積を変化させるこ
とにより調整する。例えば欠陥を導入する方法としてシ
リコンと各種金属との化学反応を利用する場合には金属
をシリコン表面に張り付けるに当たり欠陥発生源面積で
ある金属を張り付ける面積を変化させる。また例えば高
濃度リン拡散層の面積を変化させる。

【００２５】このように、本発明では、半導体層への不
純物の導入後の拡散のための熱工程に先立ち、熱平衡状
態における濃度よりも大きい所望の格子欠陥濃度をもつ
ような格子欠陥を発生せしめ、格子欠陥により横方向へ
の不純物の拡散を促進することができ拡散深さを高精度
に制御することができる。

【００２６】

【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。

【００２７】図１は本発明実施例の方法を用いてＬＤＤ
構造のＭＯＳトランジスタを製造する工程断面図であ
る。

【００２８】すなわちこの方法ではゲート電極１４の近
傍に薄い窒化膜を形成して窒化により空格子が多量に注
入された空格子注入領域１７を形成したのちソースドレ
イン領域としてｎ+ 拡散層１９を形成し、この後熱処理
によりｎ+ 拡散層１９から空格子注入領域１７にむかう
拡散を促進し、ソースドレイン領域としてのｎ+ 拡散層
１９から横方向に低濃度のｎ型拡散層１７Ｓを形成しＬ
ＤＤ構造としたことを特徴とする。

【００２９】まず、図１(a) に示すように、比抵抗６Ω
・cmのｐ型シリコン基板１１にＬＯＣＯＳ法により素子
分離絶縁膜１２を形成する。

【００３０】次いで、図１(b) に示すように、ゲート絶
縁膜１３として１０〜２０nmの酸化シリコン膜を形成し
た後、ゲート電極となるｎ+ 多結晶シリコン膜１４を形
成する。ここで不純物としてはリンを用いた。

【００３１】そして、ｎ+ 多結晶シリコン膜１４を反応
性イオンエッチングによりパターニングして、ゲート電
極を形成する。この後、酸化性雰囲気で短時間酸化し非
常に薄い酸化シリコン膜１５を形成した後、アンモニア
雰囲気で加熱することによって、基板表面を直接窒化
し、薄い窒化シリコン膜１６を形成する（図１(c) ）。
この窒化により基板表面近傍には空格子が多量注入され
た領域１７が同時に形成される。

【００３２】この後窒化シリコン膜を堆積し、反応性イ
オンエッチングにより全面をエッチバックしゲート電極
の側壁にサイドウオールとしての窒化シリコン膜１８を
残留させる。

【００３３】そして図１(d) に示すようにＡｓイオンを
イオン注入しｎ+ 拡散層１９からなるソースドレイン領
域を形成する。このときのイオン注入条件は、５０ｋｅ
Ｖ、５×１０¹⁵cm^-2とし、約１×１０²⁰cm^-3程度の高濃
度層が形成される。このときこのｎ+ 拡散層１９に隣接
して基板表面近傍には空格子が多量注入された領域１７
が存在する。

【００３４】引き続き、活性化のための熱処理を９００
℃で３０分間行うことにより、ソースドレイン領域を形
成しているヒ素が空格子が多量注入された領域１７に向
けて早く拡散し、図１(e) に示すように高濃度のｎ+ 拡
散層１９に隣接して浅い低濃度層１７Ｓが形成されＬＤ
Ｄ構造のＭＯＳＦＥＴが完成する。

【００３５】このようにして形成されたＬＤＤ構造の不
純物濃度のプロファイルは図２に示すようになだらかで
かつ極めて高精度であった。

【００３６】このように空格子によって高濃度拡散層か
らの横方向の拡散を支援し、極めて容易にＬＤＤ構造を
形成することができる。

【００３７】このようにして、空格子によって局所的に
拡散長を制御することができる。さらにこの方法では不
純物の低温での活性化率を向上させることができる。

【００３８】また、本発明の第２の実施例として、バイ
ポーラトランジスタのベース層の形成に本発明を適用し
た方法について説明する。

【００３９】この方法では、図３に示すように、ｎ+ シ
リコン基板２１をコレクタとし、ベース層、エミッタ層
を順次形成したバイポーラトランジスタにおいて、高濃
度のリンを注入したｎ+ 拡散層２３からなるエミッタ層
およびベースコンタクト層としての高濃度のボロンを注
入したｐ+ 拡散層２４を形成した後、リンイオンのイオ
ン注入によりエミッタ領域に形成された格子間シリコン
原子によって側方の高濃度のｐ+ 拡散層２４から横方向
のボロン拡散を支援し、エミッタ層すなわちｎ+ 拡散層
２３の下層に薄いｐ型拡散層２２を形成し、これをベー
ス層としたことを特徴とする。

【００４０】すなわちまず、図４(a) に示すように、比
抵抗０．１Ω・cm^-2のｎ+ 型Ｓｉ基板２１表面をＬＯＣ
ＯＳ法により形成した素子分離絶縁膜によって複数の素
子領域に分割する。

【００４１】そして図４(b) に示すように、フォトリソ
グラフィで形成した酸化シリコン膜２５をマスクとして
高濃度のボロンイオンを注入しベースコンタクトとして
の高濃度のｐ+ 拡散層２４を形成する。

【００４２】この後図４(c) に示すように、さらにフォ
トリソグラフィによってレジストマスク２６を形成しエ
ミッタ形成領域の酸化シリコン膜２５をエッチング除去
するとともにベースコンタクト領域を被覆し、これをマ
スクとして高濃度のリンイオンを注入しｎ+ 拡散層２３
からなるエミッタ層を形成する。このときこのｎ+ 拡散
層２３の下面側表面には高濃度のリンイオン注入により
エミッタ領域に格子間シリコン原子が多量に形成されて
いる。

【００４３】そして引き続き９００℃で３０分間、活性
化のための熱処理を行うことにより、ｎ+ 拡散層２３の
下面側表面の格子間シリコン原子が、ベースコンタクト
層２４からのボロンの拡散を支援し、格子間シリコン原
子が多量に形成された領域に向けてボロンが早く拡散
し、図４(d) に示すように高濃度のｐ+ ベースコンタク
ト層２４に隣接してエミッタ層２３の下に薄い低濃度ｐ
型拡散層からなるベース層２２が自己整合的に形成され
る。

【００４４】こののち酸化シリコン膜２７を膜厚５００
nm堆積し、この酸化シリコン膜に対し、エミッタへの窓
開け、ベースコンタクト層への開口を行ない、TiN/Al層
によるエミッタ電極２８およびベース電極２９を形成し
さらにシリコン基板２１の裏面にコレクタ電極３０を形
成し図３に示したようなバイポーラトランジスタが完成
される。

【００４５】このようにして形成されたバイポーラトラ
ンジスタはベース濃度および幅を高精度にコントロール
し、高速動作が可能で増幅率の高いものとなる。

【００４６】ここで、コレクタは不純物濃度１×１０¹⁷
cm^-3厚さ５０nmであり、ベース層は不純物濃度１×１０
¹⁸cm^-3、厚さ５０nmであり、エミッタ層は不純物濃度１
×１０²⁰〜１×１０²¹cm^-3、厚さ１００nm、ベースコン
タクト層は不純物濃度１×１０²¹cm^-3であった。

【００４７】これは高濃度リンの導入によって発生した
格子間シリコン原子がボロンの拡散を支援し、横方向へ
の拡散長を大きくしたものと思われる。特にリンの場合
は拡散温度を低温化するほどこの格子欠陥の影響は顕著
となる。

【００４８】前記第１および第２の実施例では単結晶シ
リコンへの拡散制御について説明したが、多結晶シリコ
ン膜の場合にも適用可能である。

【００４９】本発明の第３の実施例として、多結晶シリ
コン膜を用いた薄膜トランジスタについて説明する。

【００５０】この例では図５に示すようにゲート・ドレ
イン間の電界集中部に存在する粒界や欠陥に起因して発
生するリークを防止するためのオフセット構造を形成す
るに際し、前記第１の実施例と同様、表面に点欠陥を形
成しておくことにより、ソースドレイン領域３９から横
方向への不純物拡散を支援し、低濃度領域３７を形成す
るようにしたものである。

【００５１】まず、図５(a) に示すように基板３０表面
に形成された絶縁膜３２上にＣＶＤ法により膜厚１００
μm の真性アモルファスシリコン膜を堆積し、再結晶化
熱処理により多結晶シリコン膜３１を形成する。

【００５２】次いで、この多結晶シリコン膜３１をパタ
ーニングして島状の素子領域を形成したのち、図５(b)
に示すように、ゲート絶縁膜３３として１０〜２０nmの
酸化シリコン膜を形成した後、ゲート電極となるｎ+ 多
結晶シリコン膜３４を形成する。ここで不純物としては
リンを用いた。

【００５３】そして、ｎ+ 多結晶シリコン膜３４を反応
性イオンエッチングによりパターニングして、ゲート電
極を形成する。このときゲート絶縁膜３３もパターニン
グする。この後、酸化性雰囲気で短時間酸化し非常に薄
い酸化シリコン膜３５を形成した後、アンモニア雰囲気
で加熱することによって、基板表面を直接窒化し、薄い
窒化シリコン膜３６を形成する（図５(c) ）。この窒化
により基板表面近傍には空格子が多量注入された領域３
７が同時にセルフアラインで形成される。

【００５４】この後窒化シリコン膜を堆積し、反応性イ
オンエッチングにより全面をエッチバックしゲート電極
の側壁にサイドウオールとしての窒化シリコン膜３８を
残留させる。

【００５５】そして図５(d) に示すようにＡｓイオンを
イオン注入しｎ+ 拡散層３９からなるソースドレイン領
域を形成する。このときのイオン注入条件は、５０ｋｅ
Ｖ、１×１０¹⁵cm^-2とし、約１×１０²⁰cm^-3程度の高濃
度層が形成される。このときこのｎ+ 拡散層３９に隣接
して基板表面近傍には空格子が多量注入された領域３７
が存在する。

【００５６】引き続き活性化のための熱処理を９００℃
で３０分間行うことにより、ソースドレイン領域を形成
しているヒ素が空格子が多量注入された領域３７に向け
て早く拡散し、図５(e) に示すように高濃度のｎ+ 拡散
層３９に隣接して低濃度層３７Ｓが形成されオフセット
構造のＴＦＴが完成する。

【００５７】このようにして形成されたオフセット構造
のＴＦＴでは、サブミクロン幅のオフセット構造を、ダ
メージフリーで容易かつ極めて高精度に得ることができ
る。なお、ここで低濃度層３７Ｓは膜厚方向全体にわた
って全て同じ濃度に形成される必要はなく、電界集中が
起こる領域をカバーできればよい。

【００５８】また、ここで述べた構造以外のもの、例え
ばゲートを下にしたＴＦＴの場合、各プロセス条件に違
いは生じるものの、本質的な効果に差はなく本発明が適
用可能であることはいうまでもない。

【００５９】

【発明の効果】以上説明してきたように、本発明の方法
によれば、高濃度領域に隣接して点欠陥を形成し、この
点欠陥によって高濃度領域から横方向への拡散を制御
し、低濃度不純物領域を高精度に形成するようにしてい
るため、極めて高精度の薄い拡散領域を制御性よく形成
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の半導体装置の製造工程
図。

【図２】同半導体装置の不純物濃度プロファイルを示す
図。

【図３】本発明の第２の実施例の方法で形成された半導
体装置を示す図。

【図４】本発明の第２の実施例の半導体装置の製造工程
図。

【図５】本発明の第３の実施例の半導体装置の製造工程
図。

【図６】バイポーラトランジスタの構造を示す図。

【符号の説明】

１ｎ+ シリコン基板２ベース層３エミッタ層４コレクタ電極５ベース電極６エミッタ電極７ベースコンタクト層１１ｐ型シリコン基板１２素子分離絶縁膜１３ゲート絶縁膜１４ゲート電極（ｎ+ 多結晶シリコン膜）１５酸化シリコン膜１６薄い窒化シリコン膜１７空格子が多量注入された領域１７Ｓ低濃度領域１８窒化シリコン膜１９ソースドレイン領域２１ｎ+ 型Ｓｉ基板２２ベース層２３エミッタ層２４ベースコンタクト２５酸化シリコン膜２６レジストマスク３０基板３１多結晶シリコン膜３２絶縁膜３３ゲート絶縁膜３４ゲート電極（ｎ+ 多結晶シリコン膜）３５酸化シリコン膜３６窒化シリコン膜３７空格子が多量注入された領域３７ｓ低濃度領域３８窒化シリコン膜３９ソースドレイン領域（ｎ+ 拡散層）

Claims

【特許請求の範囲】

【請求項１】第１の導電型の半導体層に所定の深さを
有する第２の導電型の不純物領域を形成し、かつこの不
純物領域に隣接する領域に熱平衡状態における濃度より
も大きい格子欠陥濃度をもつ格子欠陥を発生せしめる格
子欠陥生成工程と、熱処理を行うことにより、前記不純物領域から横方向へ
の第２導電型不純物の拡散を制御しながら、前記不純物
領域に隣接した領域に、この不純物領域よりも低濃度の
第２導電型の不純物領域を形成する熱処理工程とを含む
ことを特徴とする半導体装置の製造方法。