JP3052428B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関するもので、特に、バイポーラ型あるいは電界効果型
集積回路のトランジスタなどに用いられる多結晶半導体
薄膜と単結晶半導体基板中に形成された高濃度の不純物
を含んだ半導体領域との接続における電気的特性を改良
する製造方法に係るものである。

【０００２】

【従来の技術】バイポーラ型あるいは電界効果型等の半
導体集積回路において、構成素子の微細化の達成のた
め、多結晶半導体を用いることの有用性が認められてき
ている。例えば、シリコン半導体バイポーラ技術の分野
においては、多結晶シリコンを微細な配線材あるいは浅
い接合の拡散源として用いることが一般的手法となって
きており、特に、高速化に適した微細な平面寸法のエミ
ッタ領域を形成する手段としてポリシリコンの電極引出
しが、必須の技術となってきている。

【０００３】多結晶シリコンからヒ素を拡散したエミッ
ターの例として、本出願人等が開示した方式であるセル
フアラインド ダブルディヒュージョン ポリシリコン
テクノロジー（Self-aligned Double Diffusion pol
ysilicon technology;SDD)〔菊池他、１９８６年インタ
ーナショナル エレクトロン デバイス ミーティング
テクニカルダイジェスト オブ ペーパーズ ４２０
頁ー４２３頁（ Kikuchi etal.、International Elect
ron Device Meeting Technical Digest of Papers pp.4
20-423、1986）〕がある。この場合、約300ナノ・メー
タの厚さのポリシリコンに打ち込まれた１×１０¹⁶／ｃ
ｍ²のヒ素（Ａｓ）を900℃30分にて熱拡散させることに
より、接合の深さが約50ナノ・メータの浅いエミッター
が形成された。さらには、本出願人等の他の実験データ
ーによると、図１９に示されているように、同様のポリ
シリコン薄膜を用いて、ヒ素を比較的高い温度（1000℃
20分）の熱処理にて拡散させ、接合の深さが約180ナノ
・メータのエミッタを形成した。一方、さらに深いエミ
ッタを形成する時には、さらに高温と長時間の拡散を必
要とするため、通常、先行する工程ですでに形成されて
いるベース等の半導体領域が深く拡散されすぎ高速性に
適したトランジスタの構造が実現されにくくなることが
知られている。すなわち、この様に高速性に優れた180
ナノ・メータの深さのエミッタを形成する比較的高い温
度（1000℃20分）の過程において、予めボロン等のイオ
ン注入により形成されていたベース領域の深さが、400
〜500ナノ・メータ以上と大きくなる。例えば、現状の
市販のイオン注入機において、最も安定でバラツキの少
ない最小の注入加速エネルギーで（例えば、２５Ｋｅ
Ｖ）、Ｐ型のベース領域を形成した場合、ベースの接合
深さは、約500ナノ・メータとなり、この時、エミッタ
の深さを180ナノ・メータとすると、ベース幅が、約320
ナノ・メータのトランジスタが形成される。ベース幅32
0ナノ・メータのトランジスタの典型的なコレクタ遮断
周波数（ｆ_T）は、約５ＧＨｚとなるが、さらに高性能
なｆ_Tが１０ＧＨｚのトランジスタを容易に製造するに
は、ベース幅を100〜200ナノ・メータにする必要があ
る。この場合、ポリシリコンからの拡散により形成され
るエミッタの目標の深さは、約300ナノ・メータとな
り、非常に高温で長時間の熱処理が必要となり、実際に
は、意に反してベースの深さが、かなり深くなってしま
う。この方式では、ベース幅100〜200ナノ・メータのト
ランジスタの実現性がない。

【０００４】一方、バイポーラトランジスタで採用され
ているエミッタ・ベース接合の形成方法として、ヒ素
（Ａｓ）等の不純物をＰ型のベース中に、直接にイオン
注入する方式がある。例えば、図２０に示されているよ
うに、１×１０¹⁶／ｃｍ²のヒ素を注入加速エネルギー
５０ＫｅＶにて、シリコン中に直接イオン注入し、1000
℃にて熱処理をした。拡散時間60分（ｔ＝60分）の熱処
理後のエミッタの深さは約430ナノ・メータ、同じく、2
0分（ｔ＝20分）の深さは約260ナノ・メータ、熱処理を
しない時、すなわち、注入直後（ｔ＝0分）の深さは約1
00ナノ・メータであった。図１９に示されているよう
に、ヒ素を1000℃の20分の熱処理にてポリシリコンから
拡散させたエミッタの深さは約180ナノ・メータであっ
たが、図２０のように、ヒ素をシリコン中に直接イオン
注入し、図１９と同じ条件、1000℃20分の熱処理をした
エミッタの深さは約260ナノ・メータでポリシリコンか
ら拡散させたエミッタの深さよりも、80ナノ・メータ深
くできた。この場合、シリコン中の不純物ヒ素の量は、
直接にイオン注入した方が多くなるので、エミッタ抵抗
を小さくできて好ましい。また、直接のイオン注入にて
エミッタを形成した場合、Ａｌ等の電極の取り出し方に
ついては、エミッタの表面からポリシリコン等の多結晶
半導体の電極を中間層に用いず、直接に金属電極を取り
出すことが一般的になっている。

【０００５】

【発明が解決しようとする課題】図１９に示されたよう
なポリシリコンからの拡散にてエミッタを形成する時の
問題点として、ポリシリコンと単結晶シリコン基板の間
に、自然に存在する薄いシリコン酸化膜（残留絶縁膜）
の影響があげられる。この自然酸化膜は、ポリシリコ
ン、非晶質シリコン等の非単結晶半導体薄膜の堆積時
に、約2ナノ・メータ以下の厚さで成長し、この厚みが
変動することより、エミッタの拡散される深さが変動し
て不安定となり、さらには、この酸化膜が厚くなった場
合エミッタの直列抵抗が増大し、トランジスタ特性の悪
化やバラツキが生じる。

【０００６】まず、この自然酸化膜による不安定性を除
去することが、本発明の第１の課題である。この問題
は、図２０のようなイオン注入にて深いエミツタを先に
形成してからポリシリコン、非晶質シリコン等の非単結
晶性の電極をこのエミッタから引き出す時に、さらに困
難さを増大させる。すなわち、ヒ素等の高濃度の表面不
純物を含んだシリコン表面にポリシリコンを堆積させる
時、自然酸化膜が、低濃度の表面不純物を含んだシリコ
ン表面の時よりも厚く成長し、これにより、エミッタと
堆積したポリシリコンとのオーミック接触をさらに悪化
させ、急激にエミッタ抵抗を増大させるためである。

【０００７】本発明の第２の課題は、比較的深いあるい
は比較的浅い所定の深さの接合を、比較的低い拡散温度
あるいは比較的高温で短い時間の熱処理で形成する点に
ある。エミッタ等の所望の深さの均質な接合を、比較的
低い拡散温度あるいは比較的高温で短い時間の熱処理で
形成できれば、ベース等の不純物のプロファイルを変化
させずに高速性に優れた狭いベース幅のトランジスタの
構造を実現できる。例えば、図１９のような方法にて、
約250ナノ・メータの深さのエミッタを形成するために
は、1000℃約20分の高温の熱処理を必要とし、この時、
同時に形成されるベース領域は、深く拡散されてしまい
高速性に適したトランジスタの構造が実現できない。

【０００８】本発明の第３の課題は、オオゾノ・セイコ
等の１７７回 エレクトロケミカルササエティ ミーテ
ィングのアブストラクト番号３７８（Seiko Ozono, Hiz
uru Uda, and Nobuo Owada, "Redistribution of heavi
ly dopedArsenic in Poly-Si Film on Single Silicon
Substrate during its Solid Phase Epitaxial Growt
h", 177th Electrochenical Society Meeting,Abstruct
No.378,1990,pp.569-570.）に記載されているように、
９００℃でポリシリコンからのエミッタ拡散をおこなっ
た時、ポリシリコン膜中でシリコン基板からシリコンが
固相エピタキシャル成長するという問題である。ポリシ
リコン電極におけるシリコン基板との界面において、シ
リコン酸化膜、工程汚染、プラズマによるエッチングダ
メージ等などの影響が少ない場合、ポリシリコン中のＡ
ｓを熱拡散させた時に、ポリシリコン膜中において シ
リコン基板側の面方位に整合したシリコンの固相エピタ
キシャル成長がおこり、約２００ナノ・メータのエピタ
キシャル層が形成されていることが知られている。エピ
タキシャル層が形成されたことにより、エミッタの拡散
層の深さが、エピタキシャル成長しない場合よりも浅く
なり、かつエミッタの電流増幅率の低下がみられた。固
相エピ層が形成された場合、エミッタ面積が大きくなる
ほど信頼性の低下がみられた。

【０００９】また、0.5μmBi-CMOS用のＮＰＮトランジ
スタに関する試作を行なう場合、微細化をめざすＣＭＯ
Ｓプロセスの低温化に伴い、 ８００〜８５０℃の拡散
炉熱処理と１０００〜１１００℃のＲＴＡ（Rapid Ther
mal Annealing）によるエミッタの熱処理が想定されて
いる。８００〜８５０℃の熱処理では、ポリシリコンと
シリコン単結晶基板との間に残留絶縁膜（自然シリコン
酸化膜）が存在するため、エミッタを形成するＡｓの不
純物がポリシリコンから拡散されず、このため、ＲＴＡ
等の高温短時間熱処理にて、Ａｓをポリシリコンから拡
散させることが必要である。このような条件で試作され
たＮＰＮトランジスタは、コレクタ-エミッタ耐圧（BVc
eo）６Ｖ、エミッタ-ベース耐圧（BVebo）３Ｖに対し
て、ｆ_Tが１５ＧＨｚと高い性能が実現されている。プ
ロセス上の問題点としては、再現性の悪いＲＴＡによる
エミッタ拡散を安定化すること、信頼性を保証するため
に電源電圧よりも十分に大きいエミッタ-ベース耐圧を
確保することなどが今後の課題となってきている。

【００１０】本出願人等は、上記の課題に対して、すで
に特願昭６３−１７５７０５号において、基本的な発明
の構成を提示したが、さらに詳細な実験による発見によ
り、さらに改善、明確化した本発明の新しい方法を提示
するにいたった。すなわち、本発明の方法は、半導体装
置における単結晶シリコン等の半導体基板中に、エミッ
タ等の半導体領域を形成し、かつ、このエミッタ領域の
表面からポリシリコン等の非単結晶半導体の電極を引き
出す時に、自然酸化膜の影響を少なくしながら、比較的
低い拡散温度あるいは比較的高温で短い時間の熱処理で
再現性よく所望の深さの均質なエミッタを形成すること
を課題とし、これ等を解決する新しく、改良された半導
体装置の製造方法を提供するものである。

【００１１】

【課題を解決するための手段】この課題を解決するため
に本発明は、第１導電型の単結晶性の半導体層中に第２
導電型の第１の半導体領域を形成する工程と、前記半導
体層の表面に、第１の残留絶縁膜をはさんで非単結晶性
の第１の半導体薄膜を形成する工程と、前記第１の半導
体薄膜を介して、第１導電型の不純物をイオン注入する
ことにより、前記第１の半導体領域中に第１導電型の第
２の半導体領域を形成し、かつ、このイオン注入により
前記第１の残留絶縁膜を破壊し、同時にこの第２の半導
体領域内と前記第１の半導体薄膜内とに非晶質の領域を
形成する工程と、前記第１の半導体薄膜上に第２の残留
絶縁膜をはさんで非単結晶性の第２の半導体薄膜を形成
する工程と、第１の熱処理をすることにより前記第２の
半導体領域内と第１の半導体薄膜内とに形成された非晶
質の領域を単結晶化させる工程と、前記第１の熱処理よ
りも高温かつより短時間の第２の熱処理にて、前記第２
の残留絶縁膜を破壊する工程とを含むことを特徴とす
る、半導体装置の製造方法を提供する。

【００１２】

【作用】本発明の方法による各手段により、次のような
作用が得られた。

【００１３】（１）非単結晶たとえば非晶質のシリコン
等の薄い膜厚の第１の半導体薄膜を介して、第１導電型
の不純物を注入することにより、ベース等の第１の半導
体領域中にエミッタ等の第１導電型の第２の半導体領域
を深く形成するので、薄い第１の残留絶縁膜（自然シリ
コン酸化膜）の影響をなくしながら、比較的低い拡散温
度あるいは比較的高温で短時間の熱処理で均質な深さの
エミッタを再現性よく形成することができた。

【００１４】（２）非晶質シリコン等の薄い膜厚の第１
の半導体薄膜を介して、第１導電型の不純物を注入する
ことにより、この第１の半導体薄膜とベース等の単結晶
性の第１の半導体領域との間に生じた薄い第１の残留絶
縁膜（自然シリコン酸化膜）を破砕できたので、エミッ
タとなる単結晶化された第１の半導体薄膜と第２の半導
体領域との間のオーミック接触を改善でき、これにより
エミッタの直列抵抗を下げることができた。

【００１５】

【００１６】（３）本発明の方法によりデバイスの高速
性を達成することができ、そのポイントとなる接合容量
の低減について説明する。本発明によるコレクタ−ベー
ス容量（Ccb）は、通常のポリシリコンエミッタ法によ
る値とほぼ同じであるが、エミッタ−ベース容量（Ｃe
b）に関しては、通常のポリシリコンエミッタ法に比べ
て低容量化されていて、高速化に向いている。これは、
本発明の方法の場合ベースを比較的深く形成できるの
で、エミッタ−ベース容量を決めているエミッタ周辺の
ベースの表面濃度を低くすることができることにその理
由がある。すなわち、エミッタ周辺のベースの表面濃度
を小さくできるので、エミッタ・ベース接合の空乏層の
幅を大きくすることができ、これにより接合容量を小さ
くできる。また、エミッタ周辺のベースの表面濃度を低
くできるため、エミッタ・ベース耐圧（ＢＶebo）も簡
単に大きくすることができ、バイポーラトランジスタの
信頼性低下の防止にも役だっている。

【００１７】

【実施例】（実施例１） 本発明の方法をバイポーラＮＰＮトランジスタの主要部
の製造方法に適用した第１の実施例を図１〜図４を用い
て説明する。

【００１８】図１のごとく、Ｐ型の単結晶シリコン半導
体基体100上にＮ型の埋め込み層102を形成し、Ｎ型のエ
ピタキシャル半導体層104を形成した。この半導体層104
上に絶縁膜となる約120ナノ・メータのシリコン酸化膜1
08を形成し、低エネルギーのイオン注入にて半導体層10
4にドーズ量1〜3×10¹³ｃｍ^-2のボロン注入をし、さら
に、約850℃の熱処理にてベース（第１の半導体領域）
となるＰ型の半導体領域106を形成した。

【００１９】図２のごとく、通常のホトマスク工程によ
りエミッタ形成予定部の酸化膜108をエッチングして開
口を形成した後、第１の半導体薄膜となる約35ナノ・メ
ータの非晶質シリコン薄膜110を堆積させ、非晶質シリ
コン110を介して、1×10¹⁵〜1×10¹⁶ｃｍ^-2のヒ素（Ａ
ｓ）を加速エネルギー60〜100ＫｅＶにてイオン注入
し、エミッタとなるＮ型の半導体領域112（第２の半導
体領域）を形成した。この時、半導体領域106と第１の
半導体薄膜となる非晶質シリコン薄膜110との間に形成
された約1ナノ・メータの自然酸化膜（第１の残留絶縁
膜；図示せず）は、イオン注入により破壊され、また同
時にエミッタ（第２の半導体領域）となるＮ型の半導体
領域112の大部分が非晶質化された。

【００２０】図３のごとく、非晶質シリコン半導体薄膜
110の上に、第２の半導体薄膜である約250ナノ・メータ
のポリシリコン薄膜114を堆積させた。この時、非晶質
シリコン薄膜110とポリシリコン薄膜114との間に約1ナ
ノ・メータの自然酸化膜（第２の残留絶縁膜；図示せ
ず）が形成された。このポリシリコン薄膜114中に、8×
10¹⁵ｃｍ^-2のヒ素を加速エネルギー５０ＫｅＶにてイオ
ン注入した後、約850℃30分の熱処理にて、深さが約180
ナノ・メータのエミッタとなるＮ型の半導体領域116を
形成した。また、ベースとなるＰ型の半導体領域106の
接合の深さは、約300ナノ・メータとなった。この時、
Ｎ型の半導体領域116の非晶質部分とこれに接した非晶
質シリコン薄膜110が固相エピタキシャル成長により変
性して、単結晶の半導体領域116と単結晶のシリコン薄
膜110Ａとポリ状のシリコン薄膜110Ｂへと変化した。

【００２１】図４のごとく、ホトマスク工程によりポリ
シリコン膜パターンの電極114Aを形成した後、通常の製
造方法にしたがって、アルミニウム電極118A等を形成し
た。

【００２２】最終の熱処理がおこなわれたエミッタ部の
状態を透過電子顕微鏡にて観察して得られた様子を図２
１に示す。Ａｓをイオン注入したエミッタとなるＮ型の
第２の半導体領域116と３５ナノ・メータの薄い第１の
シリコン半導体薄膜110Aとの界面には、"ball up" 形状
に変形したシリコン酸化物（破砕された第１の残留絶縁
膜）200がみられた。さらに、ほぼ単結晶化した第１の
シリコン半導体膜110の上には第２の残留絶縁膜201を介
してポリ状のままの第２のシリコン半導体薄膜114がみ
られた。３５ナノ・メータの薄い第１のシリコン半導体
薄膜110は堆積時には、非晶質型であったが最終の状態
では、シリコン基板（ベースが形成された半導体層10
4）に配向して単結晶化している。

【００２３】この再結晶化は、エミッタのＡｓのイオン
注入により、界面のシリコン酸化膜（第１の残留絶縁
膜）が破砕され、同時にシリコン基板中に形成されたエ
ミッタ領域（第２の半導体領域）112の大部分が非晶質
状態になり、後続の熱処理により単結晶のシリコン基板
側から次第に固相エピ成長が生じ、シリコン基板中の非
晶質状の第２の半導体領域116と非晶質状の薄い第１の
シリコン半導体薄膜110とが、順次、単結晶に変化する
ことにより達成された。

【００２４】本発明の各手段の作用として、次のような
ものがあげられる。第１に、非単結晶（たとえば非晶質
のシリコン、多結晶シリコン）等の薄い膜厚の第１の半
導体薄膜110を介して、第１導電型の不純物を注入する
ことにより、ベース等の第１の半導体領域106中にエミ
ッタ等の第１導電型の第２の半導体領域116を深く形成
するので、薄い第１の残留絶縁膜（自然シリコン酸化
膜）の影響をなくしながら、比較的低い拡散温度あるい
は比較的高温で短時間の熱処理で均質な深さのエミッタ
を再現性よく形成することができた。

【００２５】第２に、非晶質シリコン等の薄い膜厚の第
１の半導体薄膜110を介して、第１導電型の不純物を注
入することにより、この第１の半導体薄膜110とベース
等の単結晶性の第１の半導体領域106との間に生じた薄
い第１の残留絶縁膜（自然シリコン酸化膜）を破砕でき
たので、エミッタとなる単結晶化された第１の半導体薄
膜110と第２の半導体領域116との間のオーミック接触を
改善でき、これによりエミッタの直列抵抗を下げること
ができた。

【００２６】第３に、固相エピタキシャル成長により単
結晶化された第１の半導体薄膜110上にポリシリコン等
の非単結晶性の第２の半導体薄膜114を形成できるの
で、引出し電極となる第２の半導体薄膜の厚みを、任意
に所望の厚みで形成できた。

【００２７】第４に、少数キャリアを阻止するバリアハ
イト機能は、単結晶化した第１のシリコン半導体薄膜11
0とポリ状の第２のシリコン膜114の界面にある "ball u
p" 形状になっていないシリコン酸化膜（第２の残留絶
縁膜）によって実現されている。このシリコン酸化膜に
よりベース電流が低減され、電流増幅率の改善がなされ
ている。結晶性の良い深いエミッタは、エミッタ部の活
性化あるいはイオン化された不純物原子（Ａｓ）の総量
（ガンメル数）が大きいので、ベース電流を減少させや
すく、かつ第１のシリコン半導体薄膜110とポリ状の第
２のシリコン膜114の界面にあるシリコン酸化膜のバリ
アハイト機能によって、さらにベース電流を小さくして
いるので、通常のポリシリコンエミッタに比較して大き
な電流増幅率が得られている。

【００２８】第５に、本発明の方法により、デバイスの
高速性を達成するために必要なポイントの一つとなる接
合容量の低減が実現できる。本発明によるコレクタ-ベ
ース容量（Ｃcb）は、通常のポリシリコンエミッタ法に
よる値とほぼ同じであるが、エミッタ-ベース容量（Ｃe
b）に関しては、通常のポリシリコンエミッタ法に比べ
て低容量化されていて、高速化に向いている。これは、
本発明の方法の場合ベースを比較的深く形成できるの
で、エミッタ-ベース容量を決めているエミッタ周辺の
ベースの表面濃度を低くすることができることにその理
由がある。すなわち、エミッタ周辺のベースの表面濃度
を小さくできるので、エミッタ・ベース接合の空乏層の
幅を大きくすることができ、これにより接合容量を小さ
くできる。またエミッタ周辺のベースの表面濃度を低く
できるため、エミッタ・ベース耐圧（BVebo）も簡単に
大きくすることができ、バイポーラトランジスタの信頼
性低下の防止にも役だっている。

【００２９】さらに、本発明の製造上における注意すべ
き特徴について述べる。第１のシリコン半導体薄膜110
として非晶質膜を用いれば、エミッタのイオン注入時に
Ａｓイオンのチャネリング現象をポリ膜の場合よりも抑
えることができ、これにより注入されるエミッタ領域の
深さを均質化できるので、電気特性のバラツキを改善し
ている。

【００３０】第１の半導体薄膜として非晶質膜を堆積す
れば、堆積時の膜の成長レートがポリ膜に比べて小さい
ため、試作バッチ間の膜厚バラツキの少ない良好な再現
性が得られる。ただし、試作バッチ間の膜厚に変動が出
た場合でも、堆積膜厚をモニターしておけば、エミッタ
のＡｓのイオン注入の加速エネルギーを変えることによ
り特性の変動を抑えることができる。

【００３１】また、９００℃の熱処理にて、通常のポリ
シリコン・エミッタ法によるＮＰＮトランジスタを同時
に試作したが、本発明による９００℃の熱処理によるト
ランジスタの方が良好な電流増幅率の再現性を示した。
通常のポリシリコンエミッタ法によるエミッタ形成は、
９００℃未満の熱処理では、特に、第１の残留絶縁膜に
相当する自然酸化膜の膜厚が不安定なため、再現性よく
形成することが困難である。

【００３２】本発明の工程において、トランジスタ特性
の一層の高性能化をめざす時に改善されるべき点があ
る。たとえば、第１導電型の単結晶性の半導体層中に第
１の半導体領域を形成する工程において、非単結晶性の
第１の半導体薄膜を介して、第２導電型の不純物をイオ
ン注入することにより、前記半導体層中にベースとなる
第２導電型の第１の半導体領域を形成する方法を採用す
ることができる。この場合、同じ第１の半導体薄膜を介
して、Ａｓとボロンの不純物をイオン注入することによ
り、ベースとエミッタを自己整合的に形成できるため、
ベース幅（ベース深さとエミッタの深さの差）の再現
性、制御性が改善される。

【００３３】以上の様に、本発明の方法によって、電流
増幅率が増大できた縦型のＮＰＮトランジスタが形成さ
れ、そのベース幅が約120ナノ・メータと高速性に優れ
た狭いベースの構造が得られた。ヒ素のイオン注入の加
速エネルギーをさらに大きくすることにより、エミッタ
をより深くでき、ベース幅を約100ナノ・メータと高速
な構造を実現できる。このように、エミッタとなる薄い
膜厚の第１の半導体薄膜を介してヒ素を注入することに
より、自然酸化膜の接続抵抗の影響をなくしながら、比
較的低い拡散温度で所望の深さのエミッタを形成するこ
とができた。

【００３４】（実施例２） 次に、本発明の方法をバイポーラＮＰＮトランジスタの
製造方法に適用した第２の実施例を図５〜図９を用いて
説明する。図５について説明する。Ｐ型の単結晶シリコ
ン半導体基体100上にＮ型の埋め込み層102を形成した
後、Ｎ型のエピタキシャル半導体層104を形成した。Ｐ
型の素子分離領域105を形成し、絶縁膜である約120ナノ
・メータのシリコン酸化膜108を形成した後、イオン注
入法にて半導体層104にドーズ量1〜3×10¹³ｃｍ^-2のボ
ロンを選択的に注入しベース（第１の半導体領域）とな
るＰ型の半導体領域106を形成し、さらに同様に、イオ
ン注入にて半導体層104にドーズ量5×10¹⁵ｃｍ^-2のリン
を選択的に注入し、コレクタ引出し領域となるＮ型の半
導体領域107を形成し、約900℃の熱処理にて半導体領域
106、半導体領域107を拡散させた。ここで、Ｐ型の半導
体領域106上の酸化膜108にベース用の開口とエミッタ用
の開口を形成し、同時に、コレクタ引出し領域となるＮ
型の半導体領域107上にコレクタ用の開口を形成した
後、全面に、約35ナノ・メータの非晶質シリコン薄膜11
0（第１の半導体薄膜）を堆積させ、ホトレジスト130を
マスクとして、非晶質シリコン薄膜110を介して、1×10
¹⁵〜1×10¹⁶ｃｍ^-2のヒ素を加速エネルギー60〜100Ｋｅ
Ｖにてイオン注入し、エミッタとなるＮ型の半導体領域
112Ａ（第２の半導体領域）、コレクタ引出し領域とな
るＮ型の半導体領域112Ｂを形成した。この時、エピタ
キシャル半導体層104と第１の半導体薄膜となる非晶質
シリコン薄膜110との間に形成された約1ナノ・メータの
自然酸化膜（第１の残留絶縁膜；図示せず）は、イオン
注入により破壊され、また同時にエミッタとなるＮ型の
半導体領域112Aの大部分が非晶質化された。

【００３５】図６のごとく、非晶質ポリシリコン110の
上に、約250ナノ・メータのポリシリコン薄膜114（第２
の半導体薄膜）を堆積させた後、ベース用の開口とエミ
ッタ用の開口、コレクタ用の開口の上に形成されたポリ
シリコン薄膜114上に、それぞれ、レジストパターン132
Ａ、132Ｂ、132Ｃを形成した。この時、非晶質シリコン
薄膜110とポリシリコン薄膜114との間に約1ナノ・メー
タの自然酸化膜（第２の残留絶縁膜；図示せず）が形成
された。

【００３６】図７のごとく、レジストパターン132Ａ、1
32Ｂ、132Ｃ（図示せず）をマスクとして、ポリシリコ
ン薄膜114等をパターンニングした後、レジストパター
ン132Ａ、132Ｂ、132Ｃを除去してから、ホトマスク工
程によりレジスト・パターン134を形成し、これをマス
クにしてポリシリコン薄膜114Ａ、114Ｂ中に、8×10¹⁵ｃ
ｍ^-2のヒ素を加速エネルギー５０ＫｅＶにてイオン注入
した。

【００３７】図８のごとく、ホトマスク工程によりレジ
スト・パターン136を形成し、これをマスクにしてポリ
シリコン薄膜114Ｃを介して、8×10¹⁵ｃｍ^-2のボロンを
深く注入するために１００ＫｅＶ以上の加速エネルギー
にてイオン注入した。

【００３８】図９のごとく、約850℃30分の拡散炉熱処
理とさらに約1000℃１０秒のＲＴＡ熱処理にて、約200
ナノ・メータの深さのＰ型の半導体領域120を形成し、
同時に、深さが約200ナノ・メータのエミッタとなるＮ
型の半導体領域112Ａ、コレクタ引出し領域となるＮ型
の半導体領域112Ｂを拡散させた。この時、Ｎ型の半導
体領域112Ａの非晶質部分とこれに接した非晶質シリコ
ン薄膜110Ａが固相エピタキシャル成長により変性し
て、単結晶の半導体領域116Ａと単結晶のシリコン薄膜1
10Ａ、110BＣへと変化した。最後に通常の製造方法に従
って、アルミニウム電極118Ａ,118Ｂ,118Ｃ等を形成し
た。

【００３９】以上の様に、本発明の方法によって、第１
の実施例と同様の効果が得られた。たとえば、エミッタ
の引出し電極用の非晶質シリコン等の薄膜である第１の
半導体薄膜110を介してヒ素等を注入することにより、
自然酸化膜の影響をなくしながら、第１の熱処理である
比較的低い拡散温度（700〜890^OＣ）および、第２の熱
処理である比較的高温（920〜1100^OＣ）で短時間（５秒
〜数分）の熱処理で、所望の深さの均質なエミッタを低
い直列抵抗にて形成することができ、また、ベースの引
出し用のポリシリコン電極も、同時に、均質で低い直列
抵抗にて形成することができた。

【００４０】ＲＴＡの熱処理の特徴は、短時間の熱処理
であるため、イオン注入された不純物原子からなるエミ
ッタ等の半導体領域の拡散が抑制され、非常に浅い接合
を形成するために好適であることと、高温の熱処理がな
されるため、エミッタ等の半導体領域の不純物原子の電
気的な活性化が向上され、この半導体領域の電気的抵抗
を小さくすることができ、エミッタ抵抗を良好に低下さ
せるという利点がある。さらには、エミッタの半導体領
域の不純物原子の電気的な活性化の向上は、エミッタの
ガンメル数の増大を意味するので、ベース電流の低減に
なり、電流増幅率を大きくでき、トランジスタの性能が
改善される。同様に、ＲＴＡは、第２の半導体薄膜114
の電気的抵抗（シート抵抗）を良好に低下させ、エミッ
タ電極の抵抗の低減に寄与する。

【００４１】しかしながら、本発明人らのＲＴＡに関す
る実験では、ＲＴＡの熱処理温度が１１００℃を越える
と、エミッタ、ベース等の半導体領域の拡散が大きくな
って接合が深くなりすぎるという不都合を見いだした。
したがって、第２の熱処理であるＲＴＡは、９００℃を
越える温度（たとえば、９２０℃）で、かつ、１１００
℃を越えないことが必要であることを見いだした。この
時、第１の熱処理は、エミッタ等の半導体領域を浅く形
成するために、第２の熱処理温度よりも低温で、固相エ
ピタキシャル成長が生じる程度の温度であることが好ま
しい。

【００４２】約１０５０〜１１００℃のＲＴＡの熱処理
がおこなわれたエミッタ部の状態を透過電子顕微鏡にて
観察して得られた様子を図２２に示す。Ａｓをイオン注
入したエミッタとなるＮ型の第２の半導体領域116と３
５ナノ・メータの薄い第１のシリコン半導体薄膜110と
の界面には、"ball up" 形状に変形したシリコン酸化物
（破砕された第１の残留絶縁膜）200がみられた。さら
に、ほぼ単結晶化した第１のシリコン半導体膜110Aの上
にはポリ状のままの第２のシリコン半導体薄膜114がみ
られ、また、堆積時には非晶質型であった３５ナノ・メ
ータの薄い第１のシリコン半導体薄膜110は、ＲＡＴ処
理後の状態では、第１の半導体薄膜のシリコン基板（ベ
ースが形成された半導体層104）側は、シリコン基板に
配向して単結晶化しているが、第１の半導体薄膜の第２
の半導体薄膜114側は第２の半導体薄膜から連続したポ
リシリコン状の部分が観察された。

【００４３】また、従来から知られているように、単結
晶性の半導体（本実施例の場合、単結晶化された第１の
半導体薄膜110）とその上に形成されたポリシリコン薄
膜（本実施例の場合、第２の半導体薄膜）との界面に存
在する自然酸化膜（本実施例の場合、第２の残留絶縁
膜）は、比較的高温のＲＴＡ熱処理により、破砕され
て、場所によっては、明確な痕跡を認めることが困難で
あった。

【００４４】一般に知られているエミッタ部の固相エピ
タキシャル成長の一つの事例は、次のような現象として
理解されている。単結晶基板（ベース領域）とエミッタ
用のポリシリコン薄膜との間に生じる固相エピタキシャ
ル成長は、単結晶基板から成長した突起状の単結晶領域
が、界面の残留絶縁膜を一部突き破り、たとえば、数十
〜数百ナノ・メータの高さの柱状の単結晶領域が多数生
成される。これによる問題点は、ポリシコン薄膜から本
来の単結晶基板へのＡｓ等の拡散が阻害され、エミッタ
の接合深さが不均一に浅くなり、かつエミッタのガンメ
ル数が減少することと、界面の残留絶縁膜が破壊されバ
リアハイトの機能が低下することにある。ガンメル数が
小さな浅いエミッタの場合、ガンメル数が大きな深いエ
ミッタよりバリアハイトの効果が大きく、電流増幅率の
増加度への寄与が大きい。このため、通常のポリシリコ
ン・エミッタにおいて、固相エピタキシャル成長が生じ
た場合、ガンメル数の減少とバリアハイト機能の低下に
よる相乗効果により、大きく電流増幅率が減少する。

【００４５】しかしながら、本発明の方法において、固
相エピタキシャル成長のための通常の低温の熱処理をし
た後にＲＴＡの熱処理をおこなった場合、一般に知られ
ている事例とは状況が異なり、一旦、単結晶化された第
１の半導体薄膜110中へ、逆に第２の半導体薄膜114であ
るポリシリコン薄膜からポリシリコン化（ポリシリコン
膜の成長）する現象が生じている。しかも、このポリシ
リコン化は、ぼぼ第１の半導体薄膜110の中で停止して
いることか確認されている。これは、"ball up" 形状に
変形したシリコン酸化物（破砕された第１の残留絶縁
膜）200が、ポリシリコン化を阻止しているためと考え
られる。

【００４６】このように本発明の方法において、ＲＴＡ
等の高温で短時間の熱処理をした場合、第２の残留絶縁
膜はほぼ破砕され、バリアハイトの機能がなくなるが、
予め半導体層中に深くイオン注入されたエミッタ部のＡ
ｓ不純物原子の電気的活性化が向上し、エミッタのガン
メル数が増大する。このガンメル数の増大がバリアハイ
トの機能の低下を補償するために、電流増幅率の低下は
生じにくいことが、本発明の特徴の一つである。また、
薄い第１の半導体薄膜110中に、ほぼ、ポリシリコン化
が停止されているために、通常のポリシリコン・エミッ
タに比較して、エミッタ部の均質性も良く、電流増幅率
のバラツキも小さい。電流増幅率のウエハ面内バラツキ
を（表１）に示す。本発明の方法によって形成されたＮ
ＰＮトランジスタの熱処理の違い（８００℃、８５０
℃、９００℃）による、電流増幅率（ｈ_FE）のバラツキ
（３σ／ｈ_FE）は、それぞれ、４５％、３６％、２９％
であったが、８００℃と８５０℃のトランジスタにＲＴ
Ａ（１０５０℃１０秒）を追加した時の、バラツキは、
それぞれ、３８％、１４％と良好に減少した。

【００４７】

【表１】

【００４８】またエミッタ抵抗（Ｒｅ）のエミッタ窓面
積依存性を示す図２３によれば、８００℃３０分の熱処
理では、エミッタ抵抗は大きいが、８５０℃３０分で実
用レベルの値までエミッタ抵抗が減少する。さらに、９
００℃の熱処理では、十分にエミッタ抵抗が小さく、Ｒ
ＴＡを追加した場合も９００℃と同程度にエミッタ抵抗
は小さいことを見いだした。

【００４９】なお、本発明の目的が達成されるならば、
ＲＴＡ等の熱処理の順序を適当に入れ換えたり、また、
多数回の熱処理を追加しても良いことはいうまでもな
い。

【００５０】（実施例３） 本発明の方法をバイポーラＮＰＮトランジスタの主要部
の製造方法に適用した第３の実施例を図１０〜図１３を
用いて説明する。

【００５１】図１０のごとく、Ｐ型の単結晶シリコン半
導体基体100上にＮ型の埋め込み層102を形成し、Ｎ型の
エピタキシャル半導体層104を形成した。この単結晶性
の半導体層104上に、絶縁膜となる約120ナノ・メータの
厚いシリコン酸化膜108を形成し、低エネルギーのイオ
ン注入にて半導体層104にドーズ量1〜3×10¹³ｃｍ^-2の
ボロン注入をし、さらに、約900℃の熱処理にてベース
（第１の半導体領域）となるＰ型の半導体領域106を形
成した。

【００５２】図１１のごとく、通常のホトマスク工程に
よりエミッタ形成予定部の酸化膜108をエッチングして
開口を形成した後、この開口を通じて、1×10¹⁵〜1×10
¹⁶ｃｍ^-2のヒ素（Ａｓ）を加速エネルギー20〜40ＫｅＶ
にてイオン注入し、第３の半導体領域（エミッタ）とな
るＮ型の半導体領域109を形成した。そして第１の半導
体薄膜となる約35ナノ・メータの非晶質シリコン薄膜11
0を堆積させ、非晶質シリコン110を介して、1×10¹⁵〜1
×10¹⁶ｃｍ^-2のヒ素（Ａｓ）を加速エネルギー40〜80Ｋ
ｅＶにてイオン注入し、エミッタ一部となるＮ型の半導
体領域116（第２の半導体領域）をＮ型の半導体領域109
（第３の半導体領域）の中に形成した。この時、エピタ
キシャル半導体層104と第１の半導体薄膜となる非晶質
シリコン薄膜110との間に形成された1.5〜2ナノ・メー
タの自然酸化膜（第１の残留絶縁膜；図示せず）は、イ
オン注入により破壊され、また同時にエミッタの一部と
なるＮ型の半導体領域116（第２の半導体領域）の大部
分が非晶質化された。

【００５３】図１２のごとく、非晶質シリコン半導体薄
膜110の上に、第２の半導体薄膜である約250ナノ・メー
タのポリシリコン薄膜114を堆積させた。この時、非晶
質シリコン薄膜110とポリシリコン薄膜114との間に約1
ナノ・メータの自然酸化膜（第２の残留絶縁膜；図示せ
ず）が形成された。このポリシリコン薄膜114中に、8×
10¹⁵ｃｍ^-2のヒ素を加速エネルギー５０ＫｅＶにてイオ
ン注入した後、約900℃30分の熱処理にて、深さが約200
ナノ・メータのエミッタとなるＮ型の半導体領域109を
形成した。この時、ベースとなるＰ型の半導体領域106
の接合の深さは、約350ナノ・メータとなった。この熱
処理により、Ｎ型の半導体領域116の非晶質部分とこれ
に接した非晶質シリコン薄膜110が固相エピタキシャル
成長により変性して、単結晶の半導体領域116と単結晶
のシリコン薄膜110Ａとポリ状のシリコン薄膜110Ｂへと
変化した。

【００５４】図１３のごとく、ホトマスク工程によりポ
リシリコン膜パターンの電極114を形成した後、通常の
製造方法に従って、アルミニウム電極118A等を形成し
た。

【００５５】最終の熱処理がおこなわれたエミッタ部の
状態を透過電子顕微鏡にて観察したところ、Ａｓをイオ
ン注入したエミッタとなるＮ型の第２の半導体領域116
と３５ナノ・メータの薄い第１のシリコン半導体薄膜11
0Aとの界面には、"ball up" 形状に変形したシリコン酸
化物（破砕された第１の残留絶縁膜）がみられた。さら
に、ほぼ単結晶化した第１のシリコン半導体膜110Aの上
にはポリ状のままの第２のシリコン半導体薄膜114がみ
られた。３５ナノ・メータの薄い第１のシリコン半導体
薄膜110は堆積時には、非晶質型であったが最終の状態
では、シリコン基板（ベースが形成された半導体層10
4）に整合して単結晶化している。

【００５６】この再結晶化は、エミッタのＡｓのイオン
注入により、界面のシリコン酸化膜（第１の残留絶縁
膜）が破砕され、同時にシリコン基板中に形成されたエ
ミッタの一部となる領域（第２の半導体領域）116の大
部分が非晶質状態になり、後続の熱処理により単結晶の
シリコン基板側から次第に固相エピ成長が生じ、シリコ
ン基板中の非晶質状の第２の半導体領域116と非晶質状
の薄い第１のシリコン半導体薄膜110とが、順次、単結
晶に変化することにより達成された。

【００５７】本発明の方法による少数キャリアを阻止す
るバリアハイト機能は、単結晶化した第１のシリコン半
導体薄膜110Aとポリ状の第２のシリコン膜114の界面に
ある "ball up" 形状になっていないシリコン酸化膜
（第２の残留絶縁膜）によって実現されている。このシ
リコン酸化膜によりベース電流が低減され、電流増幅率
の改善がなされている。結晶性の良い深いエミッタは、
エミッタ部の活性化あるいはイオン化された不純物原子
（Ａｓ）の総量（ガンメル数）が大きいので、ベース電
流を減少させやすく、かつ第１のシリコン半導体薄膜と
ポリ状の第２のシリコン半導体薄膜の界面にあるシリコ
ン酸化膜（残留絶縁膜）のバリアハイト機能によって、
さらにベース電流を小さくしているので、通常のポリシ
リコンエミッタに比較して大きな電流増幅率が得られて
いる。

【００５８】さらに本発明の方法によれば、バイポーラ
ＮＰＮトランジスタの性能を決めるベースの深さとエミ
ッタの深さの差であるベース幅を制御しやすい。ベース
となる第１の半導体領域は、イオン注入にて形成される
ことが多い。この場合、本発明の方法によればエミッタ
の深さを決めている第３の半導体領域109もイオン注入
で形成する。イオン注入法は、エミッタをポリシリコン
等の半導体薄膜から拡散にて形成する方法よりも深さの
制御性が良いので、本発明の方法はベース幅（ベースの
深さとエミッタの深さの差）を制御しやすい。

【００５９】また、エミッタのガンメル数が充分に大き
い場合、薄い第２の残留絶縁膜（自然シリコン酸化膜）
が有するバリアハイト機能によりベース電流を阻止する
必要がなくなるので、第２の半導体薄膜のかわりに高融
点金属（タングステン、モリブデン、タングステンシリ
サイド等）等の導電体薄膜を用いることができ、エミッ
タの抵抗を充分に低下させることができることになり好
ましい改善例となる。

【００６０】さらに、本発明の製造上における注意すべ
き特徴について述べる。まず、固相エピタキシャル成長
の工程に関して改善すべき方法として、次のような方法
がある。たとえば、第１のシリコン半導体薄膜110を介
してＡｓイオンを注入して非晶質の領域を形成している
が、このＡｓイオンの注入の前後の時点でシリコン、ゲ
ルマニューム、アルゴン等の半導体領域の導電型をきめ
ないイオンを注入して非晶質の領域を形成する方法も採
用できる。さらには、Ａｓイオンの注入の直前に導電型
をきめないイオンを注入して非晶質の領域を形成してお
けば、直後に注入されるＡｓイオンのチャネリングを防
止できる利点がある。

【００６１】また、第１の半導体薄膜として非晶質膜を
用いれば、堆積時の膜の成長レートがポリ膜に比べて小
さいため、試作バッチ間の膜厚バラツキの少ない良好な
再現性が得られる。また、膜厚のバラツキの問題がなけ
れば、第１の半導体薄膜として、ポリシリコン等のポリ
状の半導体薄膜を採用しても良い。ポリシリコン薄膜を
用いると、エミッタを形成するためにヒ素等を注入する
際に、注入したイオンによる損傷によって非晶質化され
たシリコン半導体薄膜が得られるので、固相エピタキシ
ャル成長を阻害することはない。

【００６２】以上の様に、本発明の方法によって、電流
増幅率が増大できた縦型のＮＰＮトランジスタが形成さ
れ、そのベース幅が約150ナノ・メータと高速性に優れ
た狭いベースの構造が得られた。ヒ素のイオン注入の加
速エネルギーをさらに大きくすることにより、エミッタ
をより深くでき、ベース幅を約100ナノ・メータと高速
な構造を実現できる。

【００６３】このように、エミッタの一部となる薄い膜
厚の第１の半導体薄膜110を介してヒ素を注入すること
により、自然酸化膜の接続抵抗の影響をなくしながら、
第１の絶縁膜の開口を通じて第１導電型の不純物を注入
することにより、再現性良く比較的低い拡散温度（ある
いは高温で短時間の熱処理）で所望の深さのエミッタを
形成することができた。さらには、本発明の方法は、本
発明の第２の実施例におけるように、ベースのコンタク
ト用の開口でのポリシリコン電極の形成にも適用でき
る。すなわち、図５において、選択的にベース用の開口
上の第１の半導体薄膜110を介して、Ｐ型のベースとな
る半導体領域106中に、ボロン等のイオン注入を予め行
う工程を追加すれば、このコンタクト部の接触抵抗を均
質化しながら低減することができる。

【００６４】（実施例４） 次に、本発明の方法をバイポーラＮＰＮトランジスタの
製造方法に適用した第４の実施例を図１４〜１８を用い
て説明する。

【００６５】図１４について説明する。Ｐ型の単結晶シ
リコン半導体基体100上にＮ型の埋め込み層102を形成し
た後、Ｎ型のエピタキシャル半導体層104を形成した。
Ｐ型の素子分離領域105を形成し、約120ナノ・メータの
シリコン酸化膜108を形成した後、イオン注入法にて半
導体層104にドーズ量1〜3×10¹³ｃｍ^-2のボロンを選択
的に注入し、ベース（第１の半導体領域）となるＰ型の
半導体領域106を形成し、さらに同様に、イオン注入に
て半導体層104にドーズ量5×10¹⁵ｃｍ^-2のリンを選択的
に注入してコレクタ引出し領域となるＮ型の半導体領域
107を形成し、約900℃の熱処理にて半導体領域106、半
導体領域107を拡散させた。ここで、Ｐ型の半導体領域1
06上の酸化膜にベース用の開口とエミッタ用の開口を形
成し、同時に、コレクタ引出し領域となるＮ型の半導体
領域107上にコレクタ用の開口を形成した後、この開口
を通じて、1×10¹⁵〜1×10¹⁶ｃｍ^-2のヒ素（Ａｓ）を加
速エネルギー20〜40ＫｅＶにてイオン注入し、エミッタ
の一部となるＮ型の半導体領域109A（第３の半導体領
域）とコレクタ引出し部となるＮ型の半導体領域109Bを
形成した。そして全面に、約35ナノ・メータの非晶質シ
リコン薄膜110を堆積させ、ホトレジスト130をマスクと
して、非晶質シリコン薄膜110を介して、1×10¹⁵〜1×1
0¹⁶ｃｍ^-2のヒ素を加速エネルギー20〜40ＫｅＶにてイ
オン注入し、エミッタの一部となるＮ型の半導体領域11
6Ａ（第２の半導体領域）、コレクタ引出し領域となる
Ｎ型の半導体領域116Ｂを形成した。この時、エピタキ
シャル半導体層104と第１の半導体薄膜となる非晶質シ
リコン薄膜110との間に形成された1.5〜2ナノ・メータ
の自然酸化膜（第１の残留絶縁膜；図示せず）は、イオ
ン注入により破壊され、また同時にエミッタとなるＮ型
の半導体領域116A、116Bの表面側の大部分が非晶質化さ
れた。

【００６６】図１５のごとく、ポリシリコン膜110の上
に、約250ナノ・メータのポリシリコン薄膜114を堆積さ
せた後、ベース用の開口とエミッタ用の開口、コレクタ
用の開口の上に形成されたポリシリコン薄膜114（第２
の半導体薄膜）上に、それぞれ、レジストパターン132
Ａ、132Ｂ、132Ｃを形成した。この時、非晶質シリコン
薄膜110とポリシリコン薄膜114との間に約1ナノ・メー
タの自然酸化膜（第２の残留絶縁膜；図示せず）が形成
された。

【００６７】図１６のごとく、レジストパターン132
Ａ、132Ｂ、132Ｃ（図示せず）をマスクとして、ポリシ
リコン薄膜114等をパターンニングした後、レジストパ
ターン132Ａ、132Ｂ、132Ｃを除去してから、ホトマス
ク工程によりレジスト・パターン134を形成し、これを
マスクにしてポリシリコン薄膜114Ａ、114Ｂ中に、8×10
¹⁵ｃｍ^-2のヒ素を加速エネルギー５０ＫｅＶにてイオン
注入した。

【００６８】図１７のごとく、ホトマスク工程によりレ
ジスト・パターン136を形成し、これをマスクにしてポ
リシリコン薄膜114Ｃを介して、8×10¹⁵ｃｍ^-2のボロン
を深く注入するために１００ＫｅＶ以上の加速エネルギ
ーにてイオン注入した。

【００６９】図１８のごとく、約900^OＣ30分の熱処理に
て約200ナノ・メータの深さのＰ型の半導体領域120を形
成し、同時に、深さが約200ナノ・メータのエミッタと
なるＮ型の半導体領域109Ａ、コレクタ引出し領域とな
るＮ型の半導体領域109Ｂを拡散させた。この時、Ｎ型
の半導体領域116Ａ、116Bの非晶質部分とこれに接した
非晶質シリコン薄膜110Ａ、110Cが固相エピタキシャル
成長により変性して、単結晶の半導体領域116Ａと単結
晶のシリコン薄膜110Ａ、110Ｂへと変化した。最後に通
常の製造方法に 従って、アルミニウム電極118Ａ、118
Ｂ,118Ｃ等を形成した。以上の様に、本発明の方法によ
って、第３の実施例と同様の効果が得られた。エミッタ
の引出し電極用のポリシリコン等による第１の半導体薄
膜110を介してヒ素等を注入することにより、自然酸化
膜の影響をなくしながらエミッタを低い直列抵抗にて形
成することができ、また、コレクタの引出し用のポリシ
リコン電極も、同時に、低い直列抵抗にて形成すること
ができた。一方第１の絶縁膜の開口を通じて第１導電型
の不純物を注入することにより、再現性良く比較的低い
拡散温度と短い時間で、所望の深さの均質なエミッタを
形成することができた。

【００７０】以上の様に、バイポーラＮＰＮトランジス
タに適用した実施例について説明したが、本発明の方法
はＭＯＳ等のトランジスタのソースあるいはドレイン等
の引出し電極としてポリシリコン等の半導体薄膜を用い
る場合にも適用できる。すなわち、第１の半導体領域と
なるウエル領域、第２の半導体領域となるソース、ドレ
イン等をイオン注入で形成した後、ソース等の開口上に
堆積された第１の薄い半導体薄膜を介して、ソース等の
一部を形成するために不純物をイオン注入することによ
り、残留絶縁膜（自然酸化膜）を破壊し、さらには、Ｒ
ＴＡ等の熱処理により、第１、第２の残留絶縁膜を破壊
して、この絶縁膜による接続抵抗の影響をなくしなが
ら、微細なソース等の領域を均質に低抵抗で形成するこ
とができる。

【００７１】また、バイポーラトランジスタにおける一
般的な製造方法においては、ベース上に形成された絶縁
膜にエミッタ用の開口を形成してから、エミッタ用のポ
リシリコン半導体薄膜を堆積する方式とは異なり、ベー
ス上に絶縁膜を形成せずに、エミッタ用のポリシリコン
半導体薄膜をベース表面に直接に堆積してから、このポ
リシリコン半導体薄膜を選択的に配線形状に加工してエ
ミッタを形成する方式等があるが、この方式にも本発明
の方法を適用できる。さらには、本発明の方法は、Ｓｉ
−Ｇｅ等を用いたヘテロバイポーラ、接合形電界効果素
子等の種々の半導体装置にも適用することも可能であ
る。

【００７２】また、実施例１〜４において第２の半導体
薄膜のかわりにポリシリコン等の半導体薄膜と金属珪化
物（タングステンシリサイド、モリブデンシリサイド）
等の高融点導電体薄膜との２層構成の薄膜を採用すれ
ば、エミッタ電極の抵抗を小さくすることができ好まし
い。

【００７３】さらに、実施例１、実施例３、実施例４に
おいてはエミッタ領域を拡散させる熱処理を拡散温度
（８５０℃〜９００℃）、３０分で行なったが、実施例
２と同様の熱処理条件を用いてもよい。実施例１、実施
例２、実施例４においては第１のシリコン半導体薄膜11
0を介してＡｓイオンを注入して非晶質の領域を形成し
ているが、実施例２と同様これらの実施例においてもこ
のＡｓイオンの注入の前後の時点でシリコン、ゲルマニ
ューム、アルゴン等の半導体領域の導電型をきめないイ
オンを注入して非晶質の領域を形成する方法も採用でき
る。さらには、Ａｓイオンの注入の直前に導電型をきめ
ないイオンを注入して非晶質の領域を形成しておけば、
直後に注入されるＡｓイオンのチャネリングを防止でき
る利点がある。

【００７４】

【発明の効果】本発明の方法により、バイポーラ型ある
いは電界効果型集積回路のトランジスタなどに用いられ
る非単結晶性半導体材と単結晶半導体基板中に形成され
た高濃度の不純物を含んだ半導体領域との接続における
電気的特性を改良し、高速化と高集積化に優れた構造を
有する半導体装置の製造方法を提供することができた。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるバイポーラＮＰ
Ｎトランジスタの主要部の製造方法を示す第１の工程断
面図である。

【図２】本発明の第１の実施例におけるバイポーラＮＰ
Ｎトランジスタの主要部の製造方法を示す第２の工程断
面図である。

【図３】本発明の第１の実施例におけるバイポーラＮＰ
Ｎトランジスタの主要部の製造方法を示す第３の工程断
面図である。

【図４】本発明の第１の実施例におけるバイポーラＮＰ
Ｎトランジスタの主要部の製造方法を示す第４の工程断
面図である。

【図５】本発明の第２の実施例におけるバイポーラＮＰ
Ｎトランジスタの製造方法を示す第１の工程断面図であ
る。

【図６】本発明の第２の実施例におけるバイポーラＮＰ
Ｎトランジスタの製造方法を示す第２の工程断面図であ
る。

【図７】本発明の第２の実施例におけるバイポーラＮＰ
Ｎトランジスタの製造方法を示す第３の工程断面図であ
る。

【図８】本発明の第２の実施例におけるバイポーラＮＰ
Ｎトランジスタの製造方法を示す第４の工程断面図であ
る。

【図９】本発明の第２の実施例におけるバイポーラＮＰ
Ｎトランジスタの製造方法を示す第５の工程断面図であ
る。

【図１０】本発明の第３の実施例におけるバイポーラＮ
ＰＮトランジスタの主要部の製造方法を示す第１の工程
断面図である。

【図１１】本発明の第３の実施例におけるバイポーラＮ
ＰＮトランジスタの主要部の製造方法を示す第２の工程
断面図である。

【図１２】本発明の第３の実施例におけるバイポーラＮ
ＰＮトランジスタの主要部の製造方法を示す第３の工程
断面図である。

【図１３】本発明の第３の実施例におけるバイポーラＮ
ＰＮトランジスタの主要部の製造方法を示す第４の工程
断面図である。

【図１４】本発明の第４の実施例におけるバイポーラＮ
ＰＮトランジスタの製造方法を示す第１の工程断面図で
ある。

【図１５】本発明の第４の実施例におけるバイポーラＮ
ＰＮトランジスタの製造方法を示す第２の工程断面図で
ある。

【図１６】本発明の第４の実施例におけるバイポーラＮ
ＰＮトランジスタの製造方法を示す第３の工程断面図で
ある。

【図１７】本発明の第４の実施例におけるバイポーラＮ
ＰＮトランジスタの製造方法を示す第４の工程断面図で
ある。

【図１８】本発明の第４の実施例におけるバイポーラＮ
ＰＮトランジスタの製造方法を示す第５の工程断面図で
ある。

【図１９】従来の技術であるポリシリコンからシリコン
基板に拡散されたヒ素の不純物プロファイルを示す図で
ある。

【図２０】従来の技術であるイオン注入にてシリコン基
板に形成されたヒ素の不純物プロファイルを示す図であ
る。

【図２１】本発明の第１の実施例における最終の熱処理
が行なわれたエミッタ部の状態を示す模式図である。

【図２２】本発明の第２の実施例におけるＲＴＡの熱処
理が行なわれたエミッタ部の状態を示す模式図である。

【図２３】本発明の第２の実施例におけるエミッタ抵抗
のエミッタ窓面積依存性を示す特性図である。

【符号の説明】

100 Ｐ型半導体基体 102 Ｎ型埋め込み層 104 Ｎ型半導体 105 Ｐ半導体領域 106 Ｐ半導体領域 120 Ｐ半導体領域 116 Ｎ型半導体領域 108 シリコン酸化膜 110 シリコン薄膜 114 シリコン薄膜 118 アルミニウム電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀬川 瑞樹 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平２−26032（ＪＰ，Ａ) 特開 昭63−79376（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/28 H01L 21/265

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 第１導電型の単結晶性の半導体層中に第
   ２導電型の第１の半導体領域を形成する工程と、前記半
   導体層の表面に、第１の残留絶縁膜をはさんで非単結晶
   性の第１の半導体薄膜を形成する工程と、前記第１の半
   導体薄膜を介して、第１導電型の不純物をイオン注入す
   ることにより、前記第１の半導体領域中に第１導電型の
   第２の半導体領域を形成し、かつ、このイオン注入によ
   り前記第１の残留絶縁膜を破壊し、同時にこの第２の半
   導体領域内と前記第１の半導体薄膜内とに非晶質の領域
   を形成する工程と、前記第１の半導体薄膜上に第２の残
   留絶縁膜をはさんで非単結晶性の第２の半導体薄膜を形
   成する工程と、第１の熱処理をすることにより前記第２
   の半導体領域内と第１の半導体薄膜内とに形成された非
   晶質の領域を単結晶化させる工程と、前記第１の熱処理
   よりも高温かつより短時間の第２の熱処理にて、前記第
   ２の残留絶縁膜を破壊する工程とを含むことを特徴とす
   る、半導体装置の製造方法。
2. 【請求項２】 前記第１導電型の半導体層がバイポーラ
   型半導体装置のコレクタ、前記第２導電型の第１の半導
   体領域がバイポーラ型半導体装置のベース、前記第１導
   電型の第２の半導体領域と前記第１の半導体薄膜がバイ
   ポーラ型半導体装置のエミッタを構成することを特徴と
   する、請求項１記載の半導体装置の製造方法。