JP2974442B2 - バイポーラ型半導体集積回路装置の製造方法 - Google Patents
バイポーラ型半導体集積回路装置の製造方法Info
- Publication number
- JP2974442B2 JP2974442B2 JP3082563A JP8256391A JP2974442B2 JP 2974442 B2 JP2974442 B2 JP 2974442B2 JP 3082563 A JP3082563 A JP 3082563A JP 8256391 A JP8256391 A JP 8256391A JP 2974442 B2 JP2974442 B2 JP 2974442B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- polycrystalline silicon
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、超高速のバイポーラ型
半導体集積回路装置の製造方法に関するものである。
半導体集積回路装置の製造方法に関するものである。
【０００２】
【従来技術】半導体集積回路の装置の用途として特に高
速動作を必要とする分野では、一般にＥＣＬ／ＣＭＬ系
のバイポーラ型半導体集積回路装置が用いられている。
ＥＣＬ／ＣＭＬ系において論理振幅を一定とした場合に
は、回路を構成する素子、配線の寄生容量およびトラン
ジスタのベース抵抗、電流利得帯域幅積によって動作速
度が決定される。このうち寄生容量の低減には、特に動
作速度への寄与の大きいトランジスタのベース、コレク
タ間接合容量を低減するために多結晶シリコンを用いて
ベース電極を素子領域の外部に引き出してベース面積を
縮小するとともに、多結晶シリコン抵抗および金属配線
を厚い分離酸化膜上に形成する方法が一般に採用されて
いる。
速動作を必要とする分野では、一般にＥＣＬ／ＣＭＬ系
のバイポーラ型半導体集積回路装置が用いられている。
ＥＣＬ／ＣＭＬ系において論理振幅を一定とした場合に
は、回路を構成する素子、配線の寄生容量およびトラン
ジスタのベース抵抗、電流利得帯域幅積によって動作速
度が決定される。このうち寄生容量の低減には、特に動
作速度への寄与の大きいトランジスタのベース、コレク
タ間接合容量を低減するために多結晶シリコンを用いて
ベース電極を素子領域の外部に引き出してベース面積を
縮小するとともに、多結晶シリコン抵抗および金属配線
を厚い分離酸化膜上に形成する方法が一般に採用されて
いる。
【０００３】また、電流利得帯域幅積の向上には、エミ
ッタおよびベース接合を浅接合化するとともに、コレク
タのエピタキシャル層を薄くすることが有効である。さ
らに電流利得帯域幅積は、コレクタ電流の高電流側でよ
り高い値が得られるが、ある臨界電流以上ではベースの
広がりによる効果、いわゆるカーク効果により電流利得
帯域幅積が急激に減少する。このためカーク効果抑制に
は、活性ベース直下のコレクタ不純物濃度を増大させる
ことが有効である。
ッタおよびベース接合を浅接合化するとともに、コレク
タのエピタキシャル層を薄くすることが有効である。さ
らに電流利得帯域幅積は、コレクタ電流の高電流側でよ
り高い値が得られるが、ある臨界電流以上ではベースの
広がりによる効果、いわゆるカーク効果により電流利得
帯域幅積が急激に減少する。このためカーク効果抑制に
は、活性ベース直下のコレクタ不純物濃度を増大させる
ことが有効である。
【０００４】この具体的な手段として、ＳＩＣ（Ｓｅｌ
ｅｃｔｉｖｅｌｙ Ｉｏｎ Ｉｍｐｌａｎｔｅｄ Ｃｏ
ｌｌｅｃｔｏｒ）が提案され、報告されている。
ｅｃｔｉｖｅｌｙ Ｉｏｎ Ｉｍｐｌａｎｔｅｄ Ｃｏ
ｌｌｅｃｔｏｒ）が提案され、報告されている。
【０００５】以下、前述の目的達成のために従来技術と
して特開昭６３−１０７１６７号公報記載のＳＩＣ構造
を取り入れた製造方法を図４，５に示し、以下に説明す
る。まず、図４（Ａ）のように、Ｐ型シリコン基板（３
０１）上にＮ+ 型埋め込み拡散層（３０２）、Ｎ- 型エ
ピタキシャル層（３０３）を形成後、素子分離を行な
い、分離酸化膜（３０４）を形成し、さらに全面に多結
晶シリコン（３０６）を形成した後、シリコン窒化膜
（３０７ａ，３０７ｂ，３０７ｃ）をマスクとして選択
酸化を行ない多結晶シリコン酸化膜（３０８ａ，３０８
ｂ，３０８ｃ，３０８ｄ）を得る。（図４（Ｂ））続い
てベース電極となるべき多結晶シリコン（３０６）中に
ホウ素をイオン注入し、活性領域となる基板表面を露出
させ、さらにシリコン酸化膜（３０９ａ，３０９ｂ）を
形成する。
して特開昭６３−１０７１６７号公報記載のＳＩＣ構造
を取り入れた製造方法を図４，５に示し、以下に説明す
る。まず、図４（Ａ）のように、Ｐ型シリコン基板（３
０１）上にＮ+ 型埋め込み拡散層（３０２）、Ｎ- 型エ
ピタキシャル層（３０３）を形成後、素子分離を行な
い、分離酸化膜（３０４）を形成し、さらに全面に多結
晶シリコン（３０６）を形成した後、シリコン窒化膜
（３０７ａ，３０７ｂ，３０７ｃ）をマスクとして選択
酸化を行ない多結晶シリコン酸化膜（３０８ａ，３０８
ｂ，３０８ｃ，３０８ｄ）を得る。（図４（Ｂ））続い
てベース電極となるべき多結晶シリコン（３０６）中に
ホウ素をイオン注入し、活性領域となる基板表面を露出
させ、さらにシリコン酸化膜（３０９ａ，３０９ｂ）を
形成する。
【０００６】このとき多結晶シリコン（３０６）からホ
ウ素が拡散し、高濃度不活性ベース（３１１）も形成さ
れる。この後、活性領域としてのコレクタ形成領域に選
択的に２００keV 以上の加速エネルギーでリンのイオン
注入を行ない、活性領域の不純物濃度を局部的に増大さ
せたＳＩＣ構造（３１０）を形成する。（図４（ｃ））
次に、１０keV 程度で硼素をイオン注入して高濃度不活
性ベース（３１１）に延在する活性ベース（３１２）を
形成し、続いてＣＶＤ膜（３１３）を全面に被着する。
（図５（Ｄ））続いて反応性イオンエッチングを用い
て、エミッタおよびコレクタの電極取り出し部を開口
し、図５（Ｅ）となる。
ウ素が拡散し、高濃度不活性ベース（３１１）も形成さ
れる。この後、活性領域としてのコレクタ形成領域に選
択的に２００keV 以上の加速エネルギーでリンのイオン
注入を行ない、活性領域の不純物濃度を局部的に増大さ
せたＳＩＣ構造（３１０）を形成する。（図４（ｃ））
次に、１０keV 程度で硼素をイオン注入して高濃度不活
性ベース（３１１）に延在する活性ベース（３１２）を
形成し、続いてＣＶＤ膜（３１３）を全面に被着する。
（図５（Ｄ））続いて反応性イオンエッチングを用い
て、エミッタおよびコレクタの電極取り出し部を開口
し、図５（Ｅ）となる。
【０００７】次に砒素ドープ多結晶シリコン（３１４）
を形成し、ここからの拡散によりエミッタ（３１５）を
形成する。最後にコンタクトホールを開口し、金属電極
（３１７ａ，３１７ｂ，３１７ｃ，３１７ｄ）の形成を
行なう。（図５（Ｆ））以上の方法により、活性ベース
（３１２）およびエミッタ（３１５）の浅接合化、エミ
ッタ幅の微細化並びに高電流状態でのカーク効果の抑止
が可能となった。これによりトランジスタの高速動作が
大きく改善された。
を形成し、ここからの拡散によりエミッタ（３１５）を
形成する。最後にコンタクトホールを開口し、金属電極
（３１７ａ，３１７ｂ，３１７ｃ，３１７ｄ）の形成を
行なう。（図５（Ｆ））以上の方法により、活性ベース
（３１２）およびエミッタ（３１５）の浅接合化、エミ
ッタ幅の微細化並びに高電流状態でのカーク効果の抑止
が可能となった。これによりトランジスタの高速動作が
大きく改善された。
【０００８】
【発明が解決しようとする課題】しかしながら、前述の
製造方法においては、高速動作が可能である良好で安定
な特性を持ったトランジスタを得るには重大な問題点が
あった。それは、図５（Ｆ）で示されたようなＳＩＣ構
造を形成するためには、現状ではイオン注入をエネルギ
ーが２００〜３００keV 程度のダブルチャージイオン
（例えばＰ+t）で行なう必要が生じることである。この
ような方法では以下に示すような問題点が発生する。
製造方法においては、高速動作が可能である良好で安定
な特性を持ったトランジスタを得るには重大な問題点が
あった。それは、図５（Ｆ）で示されたようなＳＩＣ構
造を形成するためには、現状ではイオン注入をエネルギ
ーが２００〜３００keV 程度のダブルチャージイオン
（例えばＰ+t）で行なう必要が生じることである。この
ような方法では以下に示すような問題点が発生する。
【０００９】まず、第一の問題点はこのような高エネル
ギーのイオン注入により真性ベースが形成される領域の
結晶性が著しく劣化し、このような欠陥は高温アニール
等によっても十分に回復しないことである。第二の問題
点は装置の技術的な部分に起因し、現状では前記のダブ
ルチャージにシングルチャージ（例えばＰ+ ）が混入し
再現性が極めて悪い点である。
ギーのイオン注入により真性ベースが形成される領域の
結晶性が著しく劣化し、このような欠陥は高温アニール
等によっても十分に回復しないことである。第二の問題
点は装置の技術的な部分に起因し、現状では前記のダブ
ルチャージにシングルチャージ（例えばＰ+ ）が混入し
再現性が極めて悪い点である。
【００１０】このような問題点は、ＳＩＣを形成するた
めに０．３μm 以上の深い領域にイオン注入プロファイ
ルの濃度ピークを形成しなければならないことによる。
そしてまた、このＳＩＣ構造を有する従来技術では、Ｓ
ＩＣ構造の形成後、同じくイオン注入法により真性ベー
スを形成するわけであるが、この方法によるベース幅の
縮小には限界が見えている。なぜなら、このベース幅の
縮小のために行なわれるイオン注入エネルギーの低エネ
ルギー化により、逆にチャネリングの臨界角が増大して
最大投影飛程が効果的に縮小しなくなるからである。こ
れらの理由により、従来どうりのＳＩＣ形成プロセスで
は、カーク効果を抑えたより高速度のバイポーラデバイ
スを安定に供給することは困難である。
めに０．３μm 以上の深い領域にイオン注入プロファイ
ルの濃度ピークを形成しなければならないことによる。
そしてまた、このＳＩＣ構造を有する従来技術では、Ｓ
ＩＣ構造の形成後、同じくイオン注入法により真性ベー
スを形成するわけであるが、この方法によるベース幅の
縮小には限界が見えている。なぜなら、このベース幅の
縮小のために行なわれるイオン注入エネルギーの低エネ
ルギー化により、逆にチャネリングの臨界角が増大して
最大投影飛程が効果的に縮小しなくなるからである。こ
れらの理由により、従来どうりのＳＩＣ形成プロセスで
は、カーク効果を抑えたより高速度のバイポーラデバイ
スを安定に供給することは困難である。
【００１１】本発明は、ＳＩＣ構造を従来の高速バイポ
ーラトランジスタに取り入れることによって生じる問題
点を除去し、同時に下記の利点をもたらす半導体集積回
路の製造方法を提示することを目的としている。
ーラトランジスタに取り入れることによって生じる問題
点を除去し、同時に下記の利点をもたらす半導体集積回
路の製造方法を提示することを目的としている。
【００１２】ＳＩＣ構造形成のためのイオン注入の加
速エネルギーの低減が可能であることにより、結晶中に
発生するダメージの大幅低減。
速エネルギーの低減が可能であることにより、結晶中に
発生するダメージの大幅低減。
【００１３】イオン注入時のイオンのダブルチャージ
の必要性をなくし、再現性を向上させる。
の必要性をなくし、再現性を向上させる。
【００１４】ベース形成にイオン注入法を使用せず、
チャネリング等の問題点を除去し、ベース幅の大幅な縮
小を可能とする。
チャネリング等の問題点を除去し、ベース幅の大幅な縮
小を可能とする。
【００１５】
【課題を解決するための手段】本発明は、バイポーラ型
集積回路において、素子分離が完了した基板上表面に、
多結晶シリコンの選択酸化技術によりベース電極、コレ
クタ電極を形成し、ベース電極多結晶シリコンに高濃度
の硼素を導入し、エミッタ形成領域上の前記選択酸化膜
を除去した後、開口部にリンを選択的にイオン注入して
ＳＩＣ構造を形成する。その後、この開口部に硼素を高
濃度に含んだシリコンを選択的にエピタキシャル成長さ
せる。次いで、全面にＣＶＤ膜を形成し、これを異方性
エッチングにより、全面エッチバックして、前記選択酸
化膜除去領域内の側壁部のみにＣＶＤ膜を残存させる。
その後、多結晶シリコンを被着し、これに高濃度の砒素
を導入した後、熱処理により多結晶シリコン表面に金属
電極を形成するものである。
集積回路において、素子分離が完了した基板上表面に、
多結晶シリコンの選択酸化技術によりベース電極、コレ
クタ電極を形成し、ベース電極多結晶シリコンに高濃度
の硼素を導入し、エミッタ形成領域上の前記選択酸化膜
を除去した後、開口部にリンを選択的にイオン注入して
ＳＩＣ構造を形成する。その後、この開口部に硼素を高
濃度に含んだシリコンを選択的にエピタキシャル成長さ
せる。次いで、全面にＣＶＤ膜を形成し、これを異方性
エッチングにより、全面エッチバックして、前記選択酸
化膜除去領域内の側壁部のみにＣＶＤ膜を残存させる。
その後、多結晶シリコンを被着し、これに高濃度の砒素
を導入した後、熱処理により多結晶シリコン表面に金属
電極を形成するものである。
【００１６】
【作用】前述したように本発明では、真性ベースをエピ
タキシャル成長により選択的に形成するようにし、コレ
クタ形成を中エネルギーの選択的なイオン注入法（ＳＩ
Ｃ構造）としたので従来の問題点が緩和できた。
タキシャル成長により選択的に形成するようにし、コレ
クタ形成を中エネルギーの選択的なイオン注入法（ＳＩ
Ｃ構造）としたので従来の問題点が緩和できた。
【００１７】具体的には、ＳＩＣ形成時に従来のような
高エネルギーイオン注入の必要性がなくなったので、良
好な結晶性を持った真性ベースの形成のみならず、問題
となっていたダブルチャージ法等による再現性の不良の
問題も回避できることになる。さらにまた、本方法では
エピタキシャルによる真性ベース形成を行なうので低エ
ネルギーのイオン注入法で問題となった濃度勾配が、深
さ方向に裾を引く現象、いわゆるテール発生も抑えられ
ることが同時に可能となり、ベース幅の極めて狭いトラ
ンジスタの形成が可能になる。
高エネルギーイオン注入の必要性がなくなったので、良
好な結晶性を持った真性ベースの形成のみならず、問題
となっていたダブルチャージ法等による再現性の不良の
問題も回避できることになる。さらにまた、本方法では
エピタキシャルによる真性ベース形成を行なうので低エ
ネルギーのイオン注入法で問題となった濃度勾配が、深
さ方向に裾を引く現象、いわゆるテール発生も抑えられ
ることが同時に可能となり、ベース幅の極めて狭いトラ
ンジスタの形成が可能になる。
【００１８】
【実施例】以下、本発明の２種類の実施例を図面を参照
しながら詳細に説明する。図１ないし図２（Ａ）〜
（Ｆ）は、本発明の第一の実施例を示す製造工程断面図
である。
しながら詳細に説明する。図１ないし図２（Ａ）〜
（Ｆ）は、本発明の第一の実施例を示す製造工程断面図
である。
【００１９】図１（Ａ）は、アンチモンの埋め込み拡散
層にリンを１０16／cm3 程度含んだ単結晶シリコンを約
０．８μm エピタキシャル成長させた後、素子分離酸化
膜（１０７）を形成し、その後約３０００Åの多結晶シ
リコンを形成し、その後１０００〜２０００Åのシリコ
ン窒化膜をベース電極、コレクタ電極を形成する部分に
選択的に形成した状態を示している。ここでは、（１０
６）は、Ｐ- 型シリコン基板、（１０１）は、Ｎ+ 型領
域、（１０２）は、多結晶シリコン、（１０３）はシリ
コン窒化膜を各々示している。
層にリンを１０16／cm3 程度含んだ単結晶シリコンを約
０．８μm エピタキシャル成長させた後、素子分離酸化
膜（１０７）を形成し、その後約３０００Åの多結晶シ
リコンを形成し、その後１０００〜２０００Åのシリコ
ン窒化膜をベース電極、コレクタ電極を形成する部分に
選択的に形成した状態を示している。ここでは、（１０
６）は、Ｐ- 型シリコン基板、（１０１）は、Ｎ+ 型領
域、（１０２）は、多結晶シリコン、（１０３）はシリ
コン窒化膜を各々示している。
【００２０】続いて、シリコン窒化膜（１０３ａ，ｂ，
ｃ）をマスクとして用いて多結晶シリコン（１０２）を
選択的に酸化する。これにより、多結晶シリコン酸化膜
（１０４ａ，ｂ，ｃ，ｄ）によって多結晶シリコン（１
０２ａ，ｂ，ｃ）は、それぞれ分離される。（図１
（Ｂ））続いて、多結晶シリコン（１０２ｃ）上のシリ
コン窒化膜（１０３ｃ）のみを選択的に除去した後で、
多結晶シリコン（１０２ｃ）に１０16／cm2 程度のリン
をイオン注入し、熱処理をおこなってＮ+ 型コレクタ電
極引き出し領域を形成する。
ｃ）をマスクとして用いて多結晶シリコン（１０２）を
選択的に酸化する。これにより、多結晶シリコン酸化膜
（１０４ａ，ｂ，ｃ，ｄ）によって多結晶シリコン（１
０２ａ，ｂ，ｃ）は、それぞれ分離される。（図１
（Ｂ））続いて、多結晶シリコン（１０２ｃ）上のシリ
コン窒化膜（１０３ｃ）のみを選択的に除去した後で、
多結晶シリコン（１０２ｃ）に１０16／cm2 程度のリン
をイオン注入し、熱処理をおこなってＮ+ 型コレクタ電
極引き出し領域を形成する。
【００２１】さらに、シリコン窒化膜（１０３ａ，ｂ）
を介して、多結晶シリコン（１０２ａ，ｂ）に１０15／
cm2 程度の硼素をイオン注入する。次に多結晶シリコン
酸化膜（１０４ｂ）のみを選択的に除去する。その後、
この開口部を１００Å程度酸化した後、砒素（あるいは
リン）を４０〜１００keV 程度で、ドーズ量が１０12／
cm2 程度のイオン注入を行なう。（ＳＩＣ１０５）次
に、このプロテクト酸化膜除去後、８００℃、２０Torr
程度でのジクロールシランの水素還元反応により、エミ
ッタ形成領域付近に選択的にシリコンを堆積させる。こ
のときエミッタ直上には、エピタキシャル成長により単
結晶が成長し、周辺の多結晶上には多結晶シリコンが生
成されこれらは連続的に結合する。なお、この気相成長
中には適量のジボランを混入させることにより、堆積膜
中に硼素を１０18〜１０19／cm3 の高濃度に混入させ
る。これによりＰ型のエピタキシャルベース（１０６）
を形成する。（図１（Ｃ））この、ベースは、８００℃
程度の低温で選択成長させるため、Ｎ- 型エピタキシャ
ル層中へ硼素はほとんど拡散せず、イオン注入で問題と
なる硼素濃度のコレクタ領域への裾の広がり、すなわち
テールは発生しない。
を介して、多結晶シリコン（１０２ａ，ｂ）に１０15／
cm2 程度の硼素をイオン注入する。次に多結晶シリコン
酸化膜（１０４ｂ）のみを選択的に除去する。その後、
この開口部を１００Å程度酸化した後、砒素（あるいは
リン）を４０〜１００keV 程度で、ドーズ量が１０12／
cm2 程度のイオン注入を行なう。（ＳＩＣ１０５）次
に、このプロテクト酸化膜除去後、８００℃、２０Torr
程度でのジクロールシランの水素還元反応により、エミ
ッタ形成領域付近に選択的にシリコンを堆積させる。こ
のときエミッタ直上には、エピタキシャル成長により単
結晶が成長し、周辺の多結晶上には多結晶シリコンが生
成されこれらは連続的に結合する。なお、この気相成長
中には適量のジボランを混入させることにより、堆積膜
中に硼素を１０18〜１０19／cm3 の高濃度に混入させ
る。これによりＰ型のエピタキシャルベース（１０６）
を形成する。（図１（Ｃ））この、ベースは、８００℃
程度の低温で選択成長させるため、Ｎ- 型エピタキシャ
ル層中へ硼素はほとんど拡散せず、イオン注入で問題と
なる硼素濃度のコレクタ領域への裾の広がり、すなわち
テールは発生しない。
【００２２】その後、全面に低圧ＣＶＤ法により、シリ
コン酸化膜（ＣＶＤ膜）１０７を２０００〜３０００Å
程度生成する。（図２（Ｄ））その後、反応性イオンエ
ッチング法を用いて、前記ＣＶＤ膜（１０７）を全面エ
ッチバックし、窒化膜（１０３ａ，１０３ｂ）の廂を利
用して、多結晶シリコン酸化膜除去領域内側壁にサイド
ウォール酸化膜（１０７ａ，ｂ）を形成するとともに、
選択的に成長させた単結晶シリコン上に自己整合縮小に
より微細なエミッタ窓を開口する。（図２（Ｅ））次
に、砒素ドープ多結晶シリコン（１０８ａ，１０８ｂ）
を形成し、ここからの拡散によりエミッタ（１１０）を
形成する。
コン酸化膜（ＣＶＤ膜）１０７を２０００〜３０００Å
程度生成する。（図２（Ｄ））その後、反応性イオンエ
ッチング法を用いて、前記ＣＶＤ膜（１０７）を全面エ
ッチバックし、窒化膜（１０３ａ，１０３ｂ）の廂を利
用して、多結晶シリコン酸化膜除去領域内側壁にサイド
ウォール酸化膜（１０７ａ，ｂ）を形成するとともに、
選択的に成長させた単結晶シリコン上に自己整合縮小に
より微細なエミッタ窓を開口する。（図２（Ｅ））次
に、砒素ドープ多結晶シリコン（１０８ａ，１０８ｂ）
を形成し、ここからの拡散によりエミッタ（１１０）を
形成する。
【００２３】さらに、絶縁膜１０９を形成した後、コン
タクトを開口し、金属電極（１１０ａ，ｂ，ｃ，ｄ）の
形成を行なう。（図２（Ｆ））このように本実施例で
は、真性ベース直下の不純物濃度のみをイオン注入法で
選択的に高濃度にでき、その際、真性ベースの結晶性を
劣化させずまたベース幅も従来のイオン注入によるチャ
ネリングの問題に限定されずに狭く形成することが可能
となる。このため高電流領域でカーク効果を抑えたより
高速動作するバイポーラデバイスの構築が可能となる。
タクトを開口し、金属電極（１１０ａ，ｂ，ｃ，ｄ）の
形成を行なう。（図２（Ｆ））このように本実施例で
は、真性ベース直下の不純物濃度のみをイオン注入法で
選択的に高濃度にでき、その際、真性ベースの結晶性を
劣化させずまたベース幅も従来のイオン注入によるチャ
ネリングの問題に限定されずに狭く形成することが可能
となる。このため高電流領域でカーク効果を抑えたより
高速動作するバイポーラデバイスの構築が可能となる。
【００２４】第二の実施例は、第一の実施例と基本的な
工程フローは類似しているが、目的とするデバイス特性
が異なり工程に改良および変更が施されている。この構
造では、ベースコレクタ接合容量の低減およびカーク効
果の抑制の点でより優れている。ただし、エミッタ、コ
レクタ耐圧が第一の実施例より若干低めに設定されるこ
とになる。
工程フローは類似しているが、目的とするデバイス特性
が異なり工程に改良および変更が施されている。この構
造では、ベースコレクタ接合容量の低減およびカーク効
果の抑制の点でより優れている。ただし、エミッタ、コ
レクタ耐圧が第一の実施例より若干低めに設定されるこ
とになる。
【００２５】この実施例の工程フローを図３に示す。以
下では、実施例１と異なる点を中心に説明を行なう。
下では、実施例１と異なる点を中心に説明を行なう。
【００２６】まず、図３（Ａ）に示されているように、
埋め込み拡散層上へ形成するエピタキシャル成長を、ド
ーピングガスを混入させないで行ない真性の領域を形成
させる。また、成長膜厚を０．５μm 程度とする。
埋め込み拡散層上へ形成するエピタキシャル成長を、ド
ーピングガスを混入させないで行ない真性の領域を形成
させる。また、成長膜厚を０．５μm 程度とする。
【００２７】次に、図３（Ｂ）は、実施例１と同じであ
る。
る。
【００２８】次に、図３（Ｃ）に示されているように、
多結晶シリコン酸化膜（２０４）を除去した後、エミッ
タ開口部に選択的に加速エネルギーを段階的に変化させ
て複数回のリンイオン注入を行なう。これによってベー
ス直下から埋め込み拡散層までに必要とされるコレクタ
濃度を得る。ここでは、イオン注入のエネルギーとドー
ズ量の組み合わせをアレンジして最適化された濃度プロ
ファイルを形成することができる。
多結晶シリコン酸化膜（２０４）を除去した後、エミッ
タ開口部に選択的に加速エネルギーを段階的に変化させ
て複数回のリンイオン注入を行なう。これによってベー
ス直下から埋め込み拡散層までに必要とされるコレクタ
濃度を得る。ここでは、イオン注入のエネルギーとドー
ズ量の組み合わせをアレンジして最適化された濃度プロ
ファイルを形成することができる。
【００２９】以上の処理を行なうことにより、真性ベー
ス直下から埋め込み層までの不純物濃度を１０16〜１０
17／cm3 とし、また不活性ベース直下は埋め込み拡散層
からのオートドーピングによる１０14／cm3 以下の低濃
度となり接合容量を大幅に低減できることになる。
ス直下から埋め込み層までの不純物濃度を１０16〜１０
17／cm3 とし、また不活性ベース直下は埋め込み拡散層
からのオートドーピングによる１０14／cm3 以下の低濃
度となり接合容量を大幅に低減できることになる。
【００３０】以下の工程は、第一の実施例と同じである
ので説明を省略する。
ので説明を省略する。
【００３１】
【発明の効果】以上詳細に説明した通り、本発明によれ
ば真性ベースをエピタキシャル成長により選択的に形成
するようにし、コレクタ形成を中エネルギーの選択的な
イオン注入法（ＳＩＣ構造）としたので従来の問題点が
緩和できた。
ば真性ベースをエピタキシャル成長により選択的に形成
するようにし、コレクタ形成を中エネルギーの選択的な
イオン注入法（ＳＩＣ構造）としたので従来の問題点が
緩和できた。
【００３２】具体的には、ＳＩＣ形成時に従来のような
高エネルギーイオン注入の必要性がなくなったので、良
好な結晶性を持った真性ベースの形成のみならず、問題
となっていたダブルチャージ法等による再現性の不良の
問題も回避できることになる。さらにまた、本方法では
エピタキシャルによる真性ベース形成を行なうので低エ
ネルギーのイオン注入法で問題となった濃度勾配が、深
さ方向に裾を引く現象、いわゆるテール発生も抑えられ
ることが同時に可能となり、ベース幅の極めて狭いトラ
ンジスタの形成が可能になる。
高エネルギーイオン注入の必要性がなくなったので、良
好な結晶性を持った真性ベースの形成のみならず、問題
となっていたダブルチャージ法等による再現性の不良の
問題も回避できることになる。さらにまた、本方法では
エピタキシャルによる真性ベース形成を行なうので低エ
ネルギーのイオン注入法で問題となった濃度勾配が、深
さ方向に裾を引く現象、いわゆるテール発生も抑えられ
ることが同時に可能となり、ベース幅の極めて狭いトラ
ンジスタの形成が可能になる。
【００３３】上記の効果は、本発明の基本的効果であ
り、第一および第二の実施例の両方で得られる効果であ
る。
り、第一および第二の実施例の両方で得られる効果であ
る。
【００３４】次に、第二の実施例のもたらす特徴的効果
について説明する。この、第二の実施例はエミッタ・コ
レクタバイアス電圧がより低い条件で駆動させるトラン
ジスタか、もしくはエミッタ・コレクタ間耐圧を現状ほ
ど必要としない場合に、より高速性の優れたトランジス
タを構築することが可能となる。
について説明する。この、第二の実施例はエミッタ・コ
レクタバイアス電圧がより低い条件で駆動させるトラン
ジスタか、もしくはエミッタ・コレクタ間耐圧を現状ほ
ど必要としない場合に、より高速性の優れたトランジス
タを構築することが可能となる。
【００３５】本実施例では、エピタキシャル層の厚さを
第一の実施例の半分程度の０．５μm 程度で不純物を含
まない真性のエピタキシャル層とする。そして、コレク
タに必要となるキャリア濃度を得るために、ＳＩＣのみ
を用いる。このときイオン注入のエネルギーをかえて、
数回このＳＩＣを行ない、カーク効果を抑え、コレクタ
抵抗を低減し、そして耐圧も良好である理想的なコレク
タ濃度プロファイルを得ることができる。
第一の実施例の半分程度の０．５μm 程度で不純物を含
まない真性のエピタキシャル層とする。そして、コレク
タに必要となるキャリア濃度を得るために、ＳＩＣのみ
を用いる。このときイオン注入のエネルギーをかえて、
数回このＳＩＣを行ない、カーク効果を抑え、コレクタ
抵抗を低減し、そして耐圧も良好である理想的なコレク
タ濃度プロファイルを得ることができる。
【００３６】この方法は、不活性ベースとコレクタとの
接合容量ＣTCを大幅に削減できトランジスタの高速性を
さらに向上させることが可能となる。又、エピタキシャ
ル層の不純物濃度コントロールも不要となりエピタキシ
ャルプロセスに対する工程管理上の負担を軽減する利点
もある。
接合容量ＣTCを大幅に削減できトランジスタの高速性を
さらに向上させることが可能となる。又、エピタキシャ
ル層の不純物濃度コントロールも不要となりエピタキシ
ャルプロセスに対する工程管理上の負担を軽減する利点
もある。
【図１】本発明の第１の実施例の製造工程断面図（その
１）
１）
【図２】本発明の第１の実施例の製造工程断面図（その
２）
２）
【図３】本発明の第２の実施例の製造工程断面図
【図４】従来例の製造工程断面図（その１）
【図５】従来例の製造工程断面図（その２）
１０２ 多結晶シリコン １０３ シリコン窒化膜 １０４ 多結晶シリコン酸化膜 １０５ ＳＩＣ １０６ Ｐ型シリコン単結晶 １０７ ＣＶＤ膜
Claims (5)
- 【請求項１】 バイポーラ型半導体集積回路装置の製造
に当たって、（ａ）半導体基板の一主面に、第一の導電
型の島状に分割された第一の単結晶領域を有する基体
に、第一の多結晶シリコンを堆積し、該多結晶シリコン
の選択された表面に耐酸化性膜を形成する工程と、
（ｂ）前記第一の多結晶シリコンを選択酸化し、残存し
た多結晶シリコンの少なくとも一部に、第二導電型不純
物を導入する工程と、（ｃ）前記多結晶シリコン酸化膜
の一部を選択的に除去し、前記第一の単結晶領域の一部
を露出する工程と、（ｄ）前記露出領域にイオン注入す
ることにより、第一の単結晶領域よりも高濃度の第一導
電型領域を形成する工程と、（ｅ）前記露出領域に第二
導電型の第二の単結晶シリコンを選択的にエピタキシャ
ル成長法で形成する工程と、（ｆ）全面にＣＶＤシリコ
ン酸化膜を形成し、異方性エッチングにより前記多結晶
シリコン酸化膜除去領域の側壁部に前記ＣＶＤシリコン
酸化膜を残存させると共に、前記第二の単結晶シリコン
の一部を露出させる工程と、（ｇ）前記多結晶シリコン
酸化膜除去領域に第二の多結晶シリコンを形成し、該多
結晶シリコンに第一導電型の不純物を導入する工程とを
含むことを特徴とするバイポーラ型半導体集積回路装置
の製造方法。 - 【請求項２】 第一導電型をＮ型、第二導電型をＰ型、
第一導電型不純物を砒素、またはリン、第二導電型不純
物を硼素とする請求項１記載のバイポーラ型半導体集積
回路装置の製造方法。 - 【請求項３】 第二導電型単結晶シリコンの形成をＣＶ
Ｄ成長法を用いて形成することを特徴とする請求項１な
らびに２記載のバイポーラ型半導体集積回路装置の製造
方法。 - 【請求項４】 第二導電型単結晶シリコンの形成をＣＶ
Ｄエピタキシャル成長法を用いて形成することを特徴と
する請求項１ないし３記載のバイポーラ型半導体集積回
路装置の製造方法。 - 【請求項５】 埋めこみ拡散層上に形成するエピタキシ
ャル層をノンドープの真性とし、コレクタ形成は打込み
エネルギーを変えて複数回のイオン注入法で行ない、コ
レクタプロファイルの最適化を行なうことを特徴とする
請求項１ないし４記載のバイポーラ型半導体集積回路装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082563A JP2974442B2 (ja) | 1991-04-15 | 1991-04-15 | バイポーラ型半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082563A JP2974442B2 (ja) | 1991-04-15 | 1991-04-15 | バイポーラ型半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04315438A JPH04315438A (ja) | 1992-11-06 |
| JP2974442B2 true JP2974442B2 (ja) | 1999-11-10 |
Family
ID=13777959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082563A Expired - Fee Related JP2974442B2 (ja) | 1991-04-15 | 1991-04-15 | バイポーラ型半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2974442B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193075A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 半導体装置およびその製造方法 |
-
1991
- 1991-04-15 JP JP3082563A patent/JP2974442B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04315438A (ja) | 1992-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523370A (en) | Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction | |
| US5504018A (en) | Process of fabricating bipolar transistor having epitaxially grown base layer without deterioration of transistor characteristics | |
| KR0180325B1 (ko) | 얇은 베이스영역에 누설전류가 흐르지 않는 바이폴라 트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR100275540B1 (ko) | 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| JPH04264735A (ja) | 凹状のエピタキシャル成長固有ベース領域を有する垂直バイポーラ・トランジスタ及びその製造方法 | |
| JPS58201358A (ja) | 浅いエミツタ構造を持つトランジスタを製造する方法 | |
| KR100205024B1 (ko) | 초 자기 정렬 바이폴러 트랜지스터의 제조방법 | |
| EP0051534B1 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| US5374846A (en) | Bipolar transistor with a particular base and collector regions | |
| EP0166923A2 (en) | High performance bipolar transistor having a lightly doped guard ring disposed between the emitter and the extrinsic base region | |
| JP2974442B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| US20020042178A1 (en) | Bipolar transistor manufacturing | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| JP3062065B2 (ja) | 半導体装置の製造方法 | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JP3125789B2 (ja) | 半導体装置の製造方法 | |
| JP3145694B2 (ja) | 半導体装置 | |
| KR940007657B1 (ko) | 고속 쌍극자 트랜지스터 장치의 제조방법 | |
| JPH07142505A (ja) | 半導体装置の製造方法 | |
| JP3229026B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH04258132A (ja) | 半導体装置およびその製造方法 | |
| KR100216510B1 (ko) | 트렌치를 이용한 바이폴라 트랜지스터의 컬렉터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |