JPH04264735A - 凹状のエピタキシャル成長固有ベース領域を有する垂直バイポーラ・トランジスタ及びその製造方法 - Google Patents
凹状のエピタキシャル成長固有ベース領域を有する垂直バイポーラ・トランジスタ及びその製造方法Info
- Publication number
- JPH04264735A JPH04264735A JP3301337A JP30133791A JPH04264735A JP H04264735 A JPH04264735 A JP H04264735A JP 3301337 A JP3301337 A JP 3301337A JP 30133791 A JP30133791 A JP 30133791A JP H04264735 A JPH04264735 A JP H04264735A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- forming
- base region
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 45
- 239000002019 doping agent Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 238000001020 plasma etching Methods 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000007547 defect Effects 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 150000002291 germanium compounds Chemical class 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000002955 isolation Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- -1 boron ion Chemical class 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- AFYPFACVUDMOHA-UHFFFAOYSA-N chlorotrifluoromethane Chemical compound FC(F)(F)Cl AFYPFACVUDMOHA-UHFFFAOYSA-N 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、一般に、半導体デバイ
スに関するものであり、とりわけ、凹状のエピタキシャ
ル成長を施された固有のベース領域を含む垂直方向バイ
ポーラ・トランジスタに関するものである。
スに関するものであり、とりわけ、凹状のエピタキシャ
ル成長を施された固有のベース領域を含む垂直方向バイ
ポーラ・トランジスタに関するものである。
【０００２】
【従来の技術】垂直高性能バイポーラ・トランジスタの
製造時には、一般に、極めて浅い固有のベース領域を設
けることが望ましい。サブ・ミクロンの寸法範囲が望ま
しい、こうした浅い固有のベース領域によって、極めて
周波数の高い、すなわち、スイッチング速度がギガヘル
ツの範囲のトランジスタを製造することが可能になる。
製造時には、一般に、極めて浅い固有のベース領域を設
けることが望ましい。サブ・ミクロンの寸法範囲が望ま
しい、こうした浅い固有のベース領域によって、極めて
周波数の高い、すなわち、スイッチング速度がギガヘル
ツの範囲のトランジスタを製造することが可能になる。
【０００３】上述のトランジスタにおける固有のベース
領域は、気体拡散源または固体拡散源による拡散によっ
て、あるいは、イオン注入（Ｉ／Ｉ）によって形成され
るのが普通である。拡散は、制御を困難にしがちであり
、望ましくない厚いベース領域を形成することになる可
能性がある。イオン注入は、拡散よりも制御しやすいが
、やはり、固有の限界を有している。とりわけ、ホウ素
（Ｂ）原子のイオン注入に関連し、注入領域の厚さは、
２次チャネリング効果によって制限される。さらに、拡
散とイオン注入の両方とも、特に、浅いヘテロ接合ベー
ス領域、例えば、シリコン・ゲルマニウム（ＳｉＧｅ）
・ベース領域を備えたトランジスタに利用するのが困難
である。
領域は、気体拡散源または固体拡散源による拡散によっ
て、あるいは、イオン注入（Ｉ／Ｉ）によって形成され
るのが普通である。拡散は、制御を困難にしがちであり
、望ましくない厚いベース領域を形成することになる可
能性がある。イオン注入は、拡散よりも制御しやすいが
、やはり、固有の限界を有している。とりわけ、ホウ素
（Ｂ）原子のイオン注入に関連し、注入領域の厚さは、
２次チャネリング効果によって制限される。さらに、拡
散とイオン注入の両方とも、特に、浅いヘテロ接合ベー
ス領域、例えば、シリコン・ゲルマニウム（ＳｉＧｅ）
・ベース領域を備えたトランジスタに利用するのが困難
である。
【０００４】狭い固有のベース領域にトランジスタを製
造する場合に直面するもう１つの問題は、固有のベース
領域に対して信頼できる電気接続を可能にするという問
題である。こうした接続は、外因性ベース領域、すなわ
ち、固有の（すなわち、薄い活性）ベース領域のエッジ
と接触して配置された厚い多量にドープされた領域を用
いて行われるのが普通である。固有のベース領域の厚さ
が減少するにつれて、外因性ベース領域と固有のベース
領域との信頼できる結合が困難になる。こうした結合の
実施時に出くわす典型的な障害の１つは、外因性ベース
領域及びエミッタ領域が接合して、許容できないほど低
いベース・エミッタ降伏電圧を生じさせることになると
いう点である。
造する場合に直面するもう１つの問題は、固有のベース
領域に対して信頼できる電気接続を可能にするという問
題である。こうした接続は、外因性ベース領域、すなわ
ち、固有の（すなわち、薄い活性）ベース領域のエッジ
と接触して配置された厚い多量にドープされた領域を用
いて行われるのが普通である。固有のベース領域の厚さ
が減少するにつれて、外因性ベース領域と固有のベース
領域との信頼できる結合が困難になる。こうした結合の
実施時に出くわす典型的な障害の１つは、外因性ベース
領域及びエミッタ領域が接合して、許容できないほど低
いベース・エミッタ降伏電圧を生じさせることになると
いう点である。
【０００５】薄い固有のベース領域の形成に関連し、離
散的ドーピングを施した薄いエピタキシャルシリコン層
を形成する技術においては、低温で、超高真空の化学蒸
着（ＵＨＶ／ＣＶＤ）プロセスが周知のところである。 １９８６年３月２４日の Ａｐｐｌｅ Ｐｈｙｓ． Ｌ
ｅｔｔ． ４８（１２）、７９７〜７９９頁における
Ｍｅｙｅｒｓｏｎ， Ｂ． による ”ＬｏｗＴｅｍｐ
ｅｒａｔｕｒｅ Ｓｉｌｉｃｏｎ Ｅｐｉｔａｘｙ ｂ
ｙ ＵｌｔｒａｈｉｇｈＶａｃｕｕｍ／Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ” 参照のこと
。このプロセスは、ＳｉＧｅ層だけでなく、いくつかの
限定された構成におけるトランジスタのベース領域を含
む、各種デバイス領域の形成にも利用されてきた。該プ
ロセスは、比較的欠陥のない薄い層をもたらすので、こ
うした目的に有効である。しかし、このプロセスを用い
て形成される固有のベース領域は、外因性ベースとの接
続がとりわけ困難である。
散的ドーピングを施した薄いエピタキシャルシリコン層
を形成する技術においては、低温で、超高真空の化学蒸
着（ＵＨＶ／ＣＶＤ）プロセスが周知のところである。 １９８６年３月２４日の Ａｐｐｌｅ Ｐｈｙｓ． Ｌ
ｅｔｔ． ４８（１２）、７９７〜７９９頁における
Ｍｅｙｅｒｓｏｎ， Ｂ． による ”ＬｏｗＴｅｍｐ
ｅｒａｔｕｒｅ Ｓｉｌｉｃｏｎ Ｅｐｉｔａｘｙ ｂ
ｙ ＵｌｔｒａｈｉｇｈＶａｃｕｕｍ／Ｃｈｅｍｉｃａ
ｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ” 参照のこと
。このプロセスは、ＳｉＧｅ層だけでなく、いくつかの
限定された構成におけるトランジスタのベース領域を含
む、各種デバイス領域の形成にも利用されてきた。該プ
ロセスは、比較的欠陥のない薄い層をもたらすので、こ
うした目的に有効である。しかし、このプロセスを用い
て形成される固有のベース領域は、外因性ベースとの接
続がとりわけ困難である。
【０００６】さらに、当該技術においては、固有のベー
ス領域を外因性ベース領域に電気的に結合するためのリ
ンク領域の利用が知られている。外因性ベース領域に比
べて通常ドーピング量の少ない領域であるリンク領域が
、外因性ベース領域と固有のベース領域の間の接合部に
隣接して形成される。リンク領域の目的は、２つの領域
の良好な電気接続を保証することにある。リンク領域は
、例えば、固有のベース領域と外因性ベース領域との間
隔を設けるために、側壁スペーサが用いられる場合のよ
うに、固有のベース領域と外因性ベース領域との間隔が
可変の場合に、とりわけ有効である。
ス領域を外因性ベース領域に電気的に結合するためのリ
ンク領域の利用が知られている。外因性ベース領域に比
べて通常ドーピング量の少ない領域であるリンク領域が
、外因性ベース領域と固有のベース領域の間の接合部に
隣接して形成される。リンク領域の目的は、２つの領域
の良好な電気接続を保証することにある。リンク領域は
、例えば、固有のベース領域と外因性ベース領域との間
隔を設けるために、側壁スペーサが用いられる場合のよ
うに、固有のベース領域と外因性ベース領域との間隔が
可変の場合に、とりわけ有効である。
【０００７】リンク領域に関連して、ＩＥＤＭ８９ ２
２１〜２２４頁のＳｕｇｉｙａｍａ， Ｍ 他による
”Ａ ４０ ＧＨｚ ｆＴ Ｂｉｐｏｌａｒ Ｔｒａｎ
ｓｉｓｔｏｒ ＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ” には
、引き続き絶縁体として働くことになるホウケイ酸ガラ
ス（ＢＳＧ）の側壁スペーサから外方拡散されるリンク
領域が示されている。拡散源としてＢＳＧを用いるのは
、特に制御が困難であり、従って、このプロセスでは、
高性能なトランジスタが得られそうもない。
２１〜２２４頁のＳｕｇｉｙａｍａ， Ｍ 他による
”Ａ ４０ ＧＨｚ ｆＴ Ｂｉｐｏｌａｒ Ｔｒａｎ
ｓｉｓｔｏｒ ＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ” には
、引き続き絶縁体として働くことになるホウケイ酸ガラ
ス（ＢＳＧ）の側壁スペーサから外方拡散されるリンク
領域が示されている。拡散源としてＢＳＧを用いるのは
、特に制御が困難であり、従って、このプロセスでは、
高性能なトランジスタが得られそうもない。
【０００８】松下電器産業（株）による特許公開昭６２
ー２９３、６７４号（１９８７年）には、リンク領域は
示されていないが、固有のベース領域が、境界を接する
多量にドープされた外因性ベース領域の中間の凹状表面
にイオン注入することによって形成される垂直バイポー
ラ・トランジスタが示されている。外因性ベース領域の
形成後にエッチングで凹状表面を形成することによって
、外因性ベース領域の内部が除去される。固有のベース
領域は、引き続き、イオン注入によって形成される。 上述のように、イオン注入を用いることによって、この
プロセスの制御条件に固有の最小限の厚さを備えた固有
のベース領域が得られる。示されている特定の構造の場
合、外因性ベース領域とエミッタ領域が直接接触してお
り、結果として、性能が大幅に低下する可能性が高い。 さらに、シリコンのエッチングは、制御が困難であるた
め、トランジスタのベース幅及びコーナのドーピング・
プロファイルを制御するのが困難になる。
ー２９３、６７４号（１９８７年）には、リンク領域は
示されていないが、固有のベース領域が、境界を接する
多量にドープされた外因性ベース領域の中間の凹状表面
にイオン注入することによって形成される垂直バイポー
ラ・トランジスタが示されている。外因性ベース領域の
形成後にエッチングで凹状表面を形成することによって
、外因性ベース領域の内部が除去される。固有のベース
領域は、引き続き、イオン注入によって形成される。 上述のように、イオン注入を用いることによって、この
プロセスの制御条件に固有の最小限の厚さを備えた固有
のベース領域が得られる。示されている特定の構造の場
合、外因性ベース領域とエミッタ領域が直接接触してお
り、結果として、性能が大幅に低下する可能性が高い。 さらに、シリコンのエッチングは、制御が困難であるた
め、トランジスタのベース幅及びコーナのドーピング・
プロファイルを制御するのが困難になる。
【０００９】要するに、極めて速いスイッチング速度を
可能にする高性能な垂直バイポーラ・トランジスタが知
られているが、当該技術を進展させるには、取り組まな
ければならない技術上の問題がいくつか存在する。とり
わけ、本発明者が必要であると認識したのは、超薄固有
ベース領域を形成する改良された方法を提供し、こうし
た超薄固有ベース領域に対して信頼できる電気接続を行
えるようにすることである。
可能にする高性能な垂直バイポーラ・トランジスタが知
られているが、当該技術を進展させるには、取り組まな
ければならない技術上の問題がいくつか存在する。とり
わけ、本発明者が必要であると認識したのは、超薄固有
ベース領域を形成する改良された方法を提供し、こうし
た超薄固有ベース領域に対して信頼できる電気接続を行
えるようにすることである。
【００１０】
【発明が解決しようとする課題】本発明の目的は、極め
て薄い固有ベース領域と、結果生じる高スイッチング速
度を備えた、新しい、改良された、高性能な垂直バイポ
ーラ・トランジスタ、及び、これを製造する方法を提供
することにある。
て薄い固有ベース領域と、結果生じる高スイッチング速
度を備えた、新しい、改良された、高性能な垂直バイポ
ーラ・トランジスタ、及び、これを製造する方法を提供
することにある。
【００１１】本発明のもう１つの目的は、固有のベース
領域と外因性ベース領域の間に信頼できる電気接続が施
された、上述タイプのトランジスタを提供することにあ
る。
領域と外因性ベース領域の間に信頼できる電気接続が施
された、上述タイプのトランジスタを提供することにあ
る。
【００１２】本発明のもう１つの目的は、ベース幅が、
エッチング・ステップに左右されない、従って、均一性
の高い前記トランジスタを提供することにある。
エッチング・ステップに左右されない、従って、均一性
の高い前記トランジスタを提供することにある。
【００１３】本発明のもう１つの目的は、固有ベース領
域のドーピング・プロファイルを厳密に制御することが
可能な、上述のタイプのトランジスタを提供することに
ある。
域のドーピング・プロファイルを厳密に制御することが
可能な、上述のタイプのトランジスタを提供することに
ある。
【００１４】本発明のもう１つの目的は、低温プロセス
を利用して、ベース領域を形成することが可能な、上述
のタイプのトランジスタを提供することにある。
を利用して、ベース領域を形成することが可能な、上述
のタイプのトランジスタを提供することにある。
【００１５】本発明のもう１つの目的は、例えば、Ｓｉ
Ｇｅといったヘテロ接合材料からベース領域を形成する
ことが可能な、前記トランジスタを提供することにある
。
Ｇｅといったヘテロ接合材料からベース領域を形成する
ことが可能な、前記トランジスタを提供することにある
。
【００１６】本発明のもう１つの目的は、既知の処理技
法にほぼ匹敵する、上述のタイプのトランジスタの製造
方法を提供することにある。
法にほぼ匹敵する、上述のタイプのトランジスタの製造
方法を提供することにある。
【００１７】
【課題を解決するための手段】本発明によれば、第１の
導電性タイプの第１の領域を含む半導体基板を形成する
ステップと、第１の領域の表面にエッチングを施し、第
１の領域の凹部を形成するステップと、エピタキシャル
成長によって、第１の領域のエッチングを施した表面に
、第２の導電性タイプの半導体材料からなる層を形成す
るステップと、加熱して、少なくとも部分的に、半導体
材料の層内に第２の導電性タイプの固有ベース領域を形
成するステップと、固有ベース領域の表面に第１の導電
性タイプの第２の領域を形成するステップから成る、垂
直バイポーラ・トランジスタの製造方法が得られる。
導電性タイプの第１の領域を含む半導体基板を形成する
ステップと、第１の領域の表面にエッチングを施し、第
１の領域の凹部を形成するステップと、エピタキシャル
成長によって、第１の領域のエッチングを施した表面に
、第２の導電性タイプの半導体材料からなる層を形成す
るステップと、加熱して、少なくとも部分的に、半導体
材料の層内に第２の導電性タイプの固有ベース領域を形
成するステップと、固有ベース領域の表面に第１の導電
性タイプの第２の領域を形成するステップから成る、垂
直バイポーラ・トランジスタの製造方法が得られる。
【００１８】本発明のもう１つの態様によれば、第１の
導電性タイプの第１のデバイス領域を含む半導体基板と
、第１のデバイス領域の表面における凹部、凹部に配置
されたエピタキシャル層、少なくとも部分的に、エピタ
キシャル層内に配置された第２の導電性タイプの固有ベ
ース領域と、エピタキシャル層の表面に配置され、固有
ベース領域内に完全に納められた、第１の導電性タイプ
の第２のデバイス領域から構成される、垂直バイポーラ
・トランジスタが得られる。
導電性タイプの第１のデバイス領域を含む半導体基板と
、第１のデバイス領域の表面における凹部、凹部に配置
されたエピタキシャル層、少なくとも部分的に、エピタ
キシャル層内に配置された第２の導電性タイプの固有ベ
ース領域と、エピタキシャル層の表面に配置され、固有
ベース領域内に完全に納められた、第１の導電性タイプ
の第２のデバイス領域から構成される、垂直バイポーラ
・トランジスタが得られる。
【００１９】
【実施例】ここで図１を参照すると、Ｐシリコン基板１
０が、結晶配向が＜１００＞で、面積抵抗が１０〜２０
オーム・ｃｍの範囲の、従来の結晶溶融物から形成され
ている。もちろん、「Ｎ］及び「Ｐ］は、この場合、半
導体のドーパント・タイプを表すために用いられ、一方
、「＋」及び「−」は、相対的ドーピング濃度による表
示が適切な場合に用いられる。さらに、明らかなように
、本発明は、特定の導電性タイプのシリコン領域に関連
して例示されているが、代わりに、異なる半導体材料及
び他の導電性タイプを利用することも可能である。
０が、結晶配向が＜１００＞で、面積抵抗が１０〜２０
オーム・ｃｍの範囲の、従来の結晶溶融物から形成され
ている。もちろん、「Ｎ］及び「Ｐ］は、この場合、半
導体のドーパント・タイプを表すために用いられ、一方
、「＋」及び「−」は、相対的ドーピング濃度による表
示が適切な場合に用いられる。さらに、明らかなように
、本発明は、特定の導電性タイプのシリコン領域に関連
して例示されているが、代わりに、異なる半導体材料及
び他の導電性タイプを利用することも可能である。
【００２０】引き続き図１について説明すると、Ｎ＋シ
リコンの層１２が、基板１０に２．０マイクロメートル
（μｍ）の厚さになるように形成される。Ｎ−エピタキ
シャル・シリコン層１４が、シリコン層１２の上に１μ
ｍの厚さになるように形成される。層１２及び１４は、
例えば、まず、基板１０の上部表面にかなりのＮ＋ドー
ピングを施すことによって形成することができる。高温
（すなわち、１１００℃）焼なましが実施され、Ｎ−エ
ピタキシャル・シリコン層は、従来のエピタキシ・プロ
セスを用いて、基板１０のこの同じ表面上に成長させら
れる。こうしたプロセスを利用して、基板１０の表面に
おけるドーパントは、さらに、下方の基板内にも、上方
のエピタキシャル層中にも拡散し、図１に示す構造が形
成される。
リコンの層１２が、基板１０に２．０マイクロメートル
（μｍ）の厚さになるように形成される。Ｎ−エピタキ
シャル・シリコン層１４が、シリコン層１２の上に１μ
ｍの厚さになるように形成される。層１２及び１４は、
例えば、まず、基板１０の上部表面にかなりのＮ＋ドー
ピングを施すことによって形成することができる。高温
（すなわち、１１００℃）焼なましが実施され、Ｎ−エ
ピタキシャル・シリコン層は、従来のエピタキシ・プロ
セスを用いて、基板１０のこの同じ表面上に成長させら
れる。こうしたプロセスを利用して、基板１０の表面に
おけるドーパントは、さらに、下方の基板内にも、上方
のエピタキシャル層中にも拡散し、図１に示す構造が形
成される。
【００２１】さらに、図１を参照すると、二酸化ケイ素
の層１６（Ｓｉ０２、酸化物とも呼ぶことにする）が、
Ｎ−エピタキシャル・シリコン層の上に２００ナノメー
トル（ｎｍ）の厚さになるように形成される。酸化物層
１６は、熱酸化によって形成することができる。
の層１６（Ｓｉ０２、酸化物とも呼ぶことにする）が、
Ｎ−エピタキシャル・シリコン層の上に２００ナノメー
トル（ｎｍ）の厚さになるように形成される。酸化物層
１６は、熱酸化によって形成することができる。
【００２２】次に図２を参照すると、層１４の上部表面
から下方へ延びて、基板１０内に入り込むアイソレーシ
ョン溝１８が形成されている。アイソレーション溝１８
には、酸化物のような絶縁ライナ２０及び固有のポリシ
リコンのような充填材料２２が含まれている。アイソレ
ーション溝１８の形成技術において、例えば、１）マス
キング及びエッチングによって、アイソレーション溝用
の開放井戸を形成し、２）井戸の表面を酸化させて、酸
化ライナ２０を形成し、３）ライニングを施した井戸に
ポリシリコンの充填材料２２を充填し、４）ポリシリコ
ン充填材料を平坦化し、５）該構造を熱酸化環境にさら
して、ポリシリコン充填材料２２の表面を酸化させると
いった、数多くのプロセスが周知のところである。アイ
ソレーション溝の形成に関するもう１つの教示について
は、Ｂｏｎｄｕｒ 他による米国特許第４、１０４、０
８６号参照のこと（本発明の譲受人に譲渡された）。ア
イソレーション溝１８は、基板１０内において、アイソ
レーション溝と境界を接する層１０、１２、１４の重ね
合せられた部分から成る、デバイス領域２４を電気的に
分離する働きをする。
から下方へ延びて、基板１０内に入り込むアイソレーシ
ョン溝１８が形成されている。アイソレーション溝１８
には、酸化物のような絶縁ライナ２０及び固有のポリシ
リコンのような充填材料２２が含まれている。アイソレ
ーション溝１８の形成技術において、例えば、１）マス
キング及びエッチングによって、アイソレーション溝用
の開放井戸を形成し、２）井戸の表面を酸化させて、酸
化ライナ２０を形成し、３）ライニングを施した井戸に
ポリシリコンの充填材料２２を充填し、４）ポリシリコ
ン充填材料を平坦化し、５）該構造を熱酸化環境にさら
して、ポリシリコン充填材料２２の表面を酸化させると
いった、数多くのプロセスが周知のところである。アイ
ソレーション溝の形成に関するもう１つの教示について
は、Ｂｏｎｄｕｒ 他による米国特許第４、１０４、０
８６号参照のこと（本発明の譲受人に譲渡された）。ア
イソレーション溝１８は、基板１０内において、アイソ
レーション溝と境界を接する層１０、１２、１４の重ね
合せられた部分から成る、デバイス領域２４を電気的に
分離する働きをする。
【００２３】次に図３を参照すると、酸化層１６にマス
キング及びエッチングを施して、デバイス領域２４上の
層１４の表面の一部を露出させることにより、酸化層１
６にアパーチャ２６が形成される。Ｐ＋ポリシリコン層
２８が、デバイス上に３００ｎｍ範囲内の厚さになるよ
うに共形に形成される。ポリシリコン層２８は、従来の
ＣＶＤプロセスによって形成されるが、そのまま、ホウ
素イオン種をドープして形成することもできるし、ある
いは、後で、同じタイプのイオンを注入することもでき
る。
キング及びエッチングを施して、デバイス領域２４上の
層１４の表面の一部を露出させることにより、酸化層１
６にアパーチャ２６が形成される。Ｐ＋ポリシリコン層
２８が、デバイス上に３００ｎｍ範囲内の厚さになるよ
うに共形に形成される。ポリシリコン層２８は、従来の
ＣＶＤプロセスによって形成されるが、そのまま、ホウ
素イオン種をドープして形成することもできるし、ある
いは、後で、同じタイプのイオンを注入することもでき
る。
【００２４】引き続き図３を参照すると、二酸化ケイ素
層３０が、ポリシリコン層２８の上に８０ｎｍの厚さに
なるように形成される。窒化ケイ素層３２（Ｓｉ３Ｎ４
、窒化物とも呼ぶことにする）が、二酸化ケイ素層３０
の上に１５０ｎｍの厚さになるように形成される。酸化
物層３０及び窒化物層３２は、共に、従来のＣＶＤプロ
セスによって形成される。
層３０が、ポリシリコン層２８の上に８０ｎｍの厚さに
なるように形成される。窒化ケイ素層３２（Ｓｉ３Ｎ４
、窒化物とも呼ぶことにする）が、二酸化ケイ素層３０
の上に１５０ｎｍの厚さになるように形成される。酸化
物層３０及び窒化物層３２は、共に、従来のＣＶＤプロ
セスによって形成される。
【００２５】さらに図３を参照すると、フォトレジスト
層３４が、窒化物層３２の表面上に形成され、パターン
形成が施されて、デバイス領域２４の上にほぼ中心がく
るようにアパーチャ３６が設けられる。当該技術におい
て、数多くの従来のフォトレジスト材料及びプロセスが
知られており、用いられるプロセスそのものは、本発明
の一部をなすものではない。
層３４が、窒化物層３２の表面上に形成され、パターン
形成が施されて、デバイス領域２４の上にほぼ中心がく
るようにアパーチャ３６が設けられる。当該技術におい
て、数多くの従来のフォトレジスト材料及びプロセスが
知られており、用いられるプロセスそのものは、本発明
の一部をなすものではない。
【００２６】図４〜図９には、本発明をより明確に示す
ため、アパーチャ３６（図３）まわりのデバイスの部分
が拡大して示されている。
ため、アパーチャ３６（図３）まわりのデバイスの部分
が拡大して示されている。
【００２７】次に、図４を参照すると、マスクとしてパ
ターン形成されたレジスト層３４（図３）を利用し、層
３２、３０、及び、２８を連続して通るアパーチャ３８
を形成する、マルチ・ステップ反応性イオン・エッチン
グ（ＲＩＥ）プロセスが用いられている。窒化物層３２
及び酸化物層３０は、ＣＦ４プラズマによるエッチング
が施され、一方、ポリシリコン層２８は、ＨＢｒ／Ｃｌ
２プラズマを用いてエッチングが施される。
ターン形成されたレジスト層３４（図３）を利用し、層
３２、３０、及び、２８を連続して通るアパーチャ３８
を形成する、マルチ・ステップ反応性イオン・エッチン
グ（ＲＩＥ）プロセスが用いられている。窒化物層３２
及び酸化物層３０は、ＣＦ４プラズマによるエッチング
が施され、一方、ポリシリコン層２８は、ＨＢｒ／Ｃｌ
２プラズマを用いてエッチングが施される。
【００２８】引き続き図４を参照すると、該構造は、加
熱または焼なましサイクルを受けて、ポリシリコン層２
８からエピタキシャル・シリコン層１４にドーパントが
送り込まれることになり、この結果、Ｐ＋外因性ベース
領域４０が形成される。この熱処理に続いて、エピタキ
シャル層１４の露出領域の表面に、薄いリンク領域４２
が形成される。リンク領域４２は、２〜４×１０１３イ
オン／ｃｍ２の範囲の用量で、かつ、４〜６ＫｅＶの範
囲のエネルギによってホウ素イオンのイオン注入を行い
、ドーパント濃度が２〜５×１０１８原子／ｃｍ３の範
囲で、厚さが約１００〜２００ｎｍのリンク領域が得ら
れるようにすることによって形成するのが望ましい。リ
ンク領域４２は、従って、外因性ベース領域４０（及び
引き続き形成される固有のベース領域）に比べるとドー
ピング濃度が低くなる。
熱または焼なましサイクルを受けて、ポリシリコン層２
８からエピタキシャル・シリコン層１４にドーパントが
送り込まれることになり、この結果、Ｐ＋外因性ベース
領域４０が形成される。この熱処理に続いて、エピタキ
シャル層１４の露出領域の表面に、薄いリンク領域４２
が形成される。リンク領域４２は、２〜４×１０１３イ
オン／ｃｍ２の範囲の用量で、かつ、４〜６ＫｅＶの範
囲のエネルギによってホウ素イオンのイオン注入を行い
、ドーパント濃度が２〜５×１０１８原子／ｃｍ３の範
囲で、厚さが約１００〜２００ｎｍのリンク領域が得ら
れるようにすることによって形成するのが望ましい。リ
ンク領域４２は、従って、外因性ベース領域４０（及び
引き続き形成される固有のベース領域）に比べるとドー
ピング濃度が低くなる。
【００２９】フォトレジスト３４は、例えば、灰化とい
った従来のやり方で除去される。
った従来のやり方で除去される。
【００３０】次に図５を参照すると、熱酸化を利用して
、ポリシリコン層２８、外因性ベース４０、及び、リン
ク領域４２の露出表面上に、酸化物層４４が５０ｎｍの
厚さになるように形成される。次に、窒化物層４６が、
ＣＶＤプロセスによって、該構造上に、１００ｎｍの厚
さになるように、共形に形成される。さらに、ＣＶＤを
利用して、酸化物層４８が、窒化物層４６の上に２５０
ｎｍの厚さになるように共形に形成される。
、ポリシリコン層２８、外因性ベース４０、及び、リン
ク領域４２の露出表面上に、酸化物層４４が５０ｎｍの
厚さになるように形成される。次に、窒化物層４６が、
ＣＶＤプロセスによって、該構造上に、１００ｎｍの厚
さになるように、共形に形成される。さらに、ＣＶＤを
利用して、酸化物層４８が、窒化物層４６の上に２５０
ｎｍの厚さになるように共形に形成される。
【００３１】層４４、４６、及び、４８の形成に続いて
、デバイスは、層４８にはフレオン１３プラズマ、層４
６にはＣＦ４／Ｏ２プラズマ、及び、層４４にはＣＦ４
プラズマを用いて、異方性ＲＩＥエッチングが施される
。このエッチングの結果、図５に示す絶縁多層（すなわ
ち、層４４、４６、及び、４８）スペーサが生じる。 本発明によれば、上述のＲＩＥエッチングは、ＨＢｒ／
Ｃｌ２プラズマを利用して、リンク領域４２の表面内へ
５０〜１００ｎｍの範囲の深さまで続行され、リンク領
域４２の表面に凹部５０が形成される。
、デバイスは、層４８にはフレオン１３プラズマ、層４
６にはＣＦ４／Ｏ２プラズマ、及び、層４４にはＣＦ４
プラズマを用いて、異方性ＲＩＥエッチングが施される
。このエッチングの結果、図５に示す絶縁多層（すなわ
ち、層４４、４６、及び、４８）スペーサが生じる。 本発明によれば、上述のＲＩＥエッチングは、ＨＢｒ／
Ｃｌ２プラズマを利用して、リンク領域４２の表面内へ
５０〜１００ｎｍの範囲の深さまで続行され、リンク領
域４２の表面に凹部５０が形成される。
【００３２】上述のＲＩＥエッチングによって凹部５０
を形成すると、リンク領域４２の表面に結晶格子の欠損
という形をとる損傷を生じる可能性がある。次に、図６
を参照すると、この損傷を治すため、デバイスは、凹部
５０のドープされた露出シリコン表面を酸化させるため
、熱酸化環境にさらされ、約５０ｎｍの厚さになるよう
に熱酸化物層５２が形成される。この酸化プロセスは、
７００℃で、１０ＡＴＭの圧力下において行われる。
を形成すると、リンク領域４２の表面に結晶格子の欠損
という形をとる損傷を生じる可能性がある。次に、図６
を参照すると、この損傷を治すため、デバイスは、凹部
５０のドープされた露出シリコン表面を酸化させるため
、熱酸化環境にさらされ、約５０ｎｍの厚さになるよう
に熱酸化物層５２が形成される。この酸化プロセスは、
７００℃で、１０ＡＴＭの圧力下において行われる。
【００３３】次に、図７を参照すると、例えば、ＢＨＦ
から成る湿式エッチングを用いて、凹部５０の表面から
酸化物層５２が除去される。この湿式エッチングの結果
、凹部５０は、リンク領域４２の表面に７５〜１２５ｎ
ｍの範囲にわたって食い込むことになる。この湿式エッ
チングは、さらに、窒化物層４６に対して酸化物層４４
及び４８をわずかにエッチ・バックさせる働きをする。 酸化物層５２を形成し、除去するこのプロセスは、上述
のＲＩＥプロセスによって生じるリンク領域４２の表面
における欠損を除去する働きをする。
から成る湿式エッチングを用いて、凹部５０の表面から
酸化物層５２が除去される。この湿式エッチングの結果
、凹部５０は、リンク領域４２の表面に７５〜１２５ｎ
ｍの範囲にわたって食い込むことになる。この湿式エッ
チングは、さらに、窒化物層４６に対して酸化物層４４
及び４８をわずかにエッチ・バックさせる働きをする。 酸化物層５２を形成し、除去するこのプロセスは、上述
のＲＩＥプロセスによって生じるリンク領域４２の表面
における欠損を除去する働きをする。
【００３４】次に、図８を参照すると、層５４が、該構
造上に共形に被着されて、該デバイスのリンク領域４２
上にＰタイプのエピタキシャル・シリコン領域５４Ａ、
及び、残りの領域上にＰタイプのポリシリコン領域５４
Ｂが形成されることになる。本発明によれば、層５４は
、本書において引用済みのＭｅｙｅｒｓｏｎ他による参
考文献に記載されているタイプの、低温高真空ＣＶＤプ
ロセスを用いて形成される。例えば、この低温エピタキ
シャル・プロセスは、被着時に、デバイスを約５００〜
８００℃の範囲にわたる温度で、流動する気流内におい
て、ＳｉＨ４／Ｈ２及びＢ２Ｈ６（ドーパント）の混合
気にさらすことと、約１０−４〜１０−２トルの範囲に
わたる真空下におくことによって構成することができる
。こうして、層５４は、５０〜１００ｎｍの範囲の厚さ
になるように形成される。当該技術においては周知のよ
うに、このエピタキシャル・プロセスによって、単結晶
基板領域４２上に単結晶構造５４Ａ、及び、デバイスの
残りの領域上に多結晶構造５４Ｂが形成される。
造上に共形に被着されて、該デバイスのリンク領域４２
上にＰタイプのエピタキシャル・シリコン領域５４Ａ、
及び、残りの領域上にＰタイプのポリシリコン領域５４
Ｂが形成されることになる。本発明によれば、層５４は
、本書において引用済みのＭｅｙｅｒｓｏｎ他による参
考文献に記載されているタイプの、低温高真空ＣＶＤプ
ロセスを用いて形成される。例えば、この低温エピタキ
シャル・プロセスは、被着時に、デバイスを約５００〜
８００℃の範囲にわたる温度で、流動する気流内におい
て、ＳｉＨ４／Ｈ２及びＢ２Ｈ６（ドーパント）の混合
気にさらすことと、約１０−４〜１０−２トルの範囲に
わたる真空下におくことによって構成することができる
。こうして、層５４は、５０〜１００ｎｍの範囲の厚さ
になるように形成される。当該技術においては周知のよ
うに、このエピタキシャル・プロセスによって、単結晶
基板領域４２上に単結晶構造５４Ａ、及び、デバイスの
残りの領域上に多結晶構造５４Ｂが形成される。
【００３５】このプロセスにおいて、Ｂ２Ｈ６ドーパン
トの分布に制御を加えられて、層５４のドーパント濃度
は３×１０１８〜１×１０１９の範囲となり、ドーパン
トの濃度は、層の垂直方向における中心に向かって高く
なる。
トの分布に制御を加えられて、層５４のドーパント濃度
は３×１０１８〜１×１０１９の範囲となり、ドーパン
トの濃度は、層の垂直方向における中心に向かって高く
なる。
【００３６】本発明のもう１つの実施例によれば、ゲル
マニウム（Ｇｅ）・イオンが、ＧｅＨ４を用いて、層５
４の形成のために発生させた気流内に送り込まれ、リン
ク領域４２とエピタキシャル領域５４Ａの界面にＳｉＧ
ｅヘテロ接合が形成される。本発明は、この低温プロセ
スを利用して、固有のベース領域５４Ａを形成するので
、こうしたヘテロ接合デバイスの形成にとりわけ適して
いる。
マニウム（Ｇｅ）・イオンが、ＧｅＨ４を用いて、層５
４の形成のために発生させた気流内に送り込まれ、リン
ク領域４２とエピタキシャル領域５４Ａの界面にＳｉＧ
ｅヘテロ接合が形成される。本発明は、この低温プロセ
スを利用して、固有のベース領域５４Ａを形成するので
、こうしたヘテロ接合デバイスの形成にとりわけ適して
いる。
【００３７】図１０は、図９のダッシュ・ラインで囲ん
だ領域の拡大図を表している。
だ領域の拡大図を表している。
【００３８】次に、図９及び図１０を参照すると、真性
ポリシリコン層６０が、デバイスの上に２００ｎｍの厚
さになるように共形に形成される。ポリシリコン層６０
は、従来のＣＶＤプロセスによって形成される。ポリシ
リコン層６０は、次に、例えば、ヒ素イオンを用いてイ
オン注入を施され、ポリシリコン層がＮ＋になるように
ドープされる。
ポリシリコン層６０が、デバイスの上に２００ｎｍの厚
さになるように共形に形成される。ポリシリコン層６０
は、従来のＣＶＤプロセスによって形成される。ポリシ
リコン層６０は、次に、例えば、ヒ素イオンを用いてイ
オン注入を施され、ポリシリコン層がＮ＋になるように
ドープされる。
【００３９】ポリシリコン層６０の形成に続いて、デバ
イスは、例えば、８５０℃の温度で、３０分間の所要時
間にわたって、加熱または焼なましサイクルを受け、こ
の結果、図９及び図１０の垂直バイポーラ・トランジス
タが形成されることになる。図１０に最も明らかに示さ
れているように、この熱焼なましは、ポリシリコン層６
０から領域５４ＡにＮドーパントを送り込み、Ｎタイプ
のエミッタ領域６２を形成する働きをする。ほぼ同時に
、層５４ＡからのＰタイプのドーパントが下方へ拡散し
、一方、コレクタ領域１２及び１４からのＮタイプのド
ーパントが上方へ拡散して、固有ベース領域６４の下の
リンク領域４２の上に広がる。こうして、エピタキシャ
ル層５４Ａに、エミッタ領域６２が形成される。固有ベ
ース領域６４は、予備焼なましドーパントの濃度及びプ
ロファイルが正確であるか、また、エピタキシャル層５
４Ａの厚さが正確であるかによって、完全にエピタキシ
ャル領域５４Ａ内に形成される場合もあれば、わずかに
層１４内に入り込む場合もある（図示のように）。固有
ベース領域６４は、３０〜８０ｎｍの範囲内の極度に薄
い均一な幅を有している。ポリシリコン領域５４Ｂの上
には、層６０からのＮタイプのドーパントが広がり、ポ
リシリコン・エミッタ接点の一部になる。
イスは、例えば、８５０℃の温度で、３０分間の所要時
間にわたって、加熱または焼なましサイクルを受け、こ
の結果、図９及び図１０の垂直バイポーラ・トランジス
タが形成されることになる。図１０に最も明らかに示さ
れているように、この熱焼なましは、ポリシリコン層６
０から領域５４ＡにＮドーパントを送り込み、Ｎタイプ
のエミッタ領域６２を形成する働きをする。ほぼ同時に
、層５４ＡからのＰタイプのドーパントが下方へ拡散し
、一方、コレクタ領域１２及び１４からのＮタイプのド
ーパントが上方へ拡散して、固有ベース領域６４の下の
リンク領域４２の上に広がる。こうして、エピタキシャ
ル層５４Ａに、エミッタ領域６２が形成される。固有ベ
ース領域６４は、予備焼なましドーパントの濃度及びプ
ロファイルが正確であるか、また、エピタキシャル層５
４Ａの厚さが正確であるかによって、完全にエピタキシ
ャル領域５４Ａ内に形成される場合もあれば、わずかに
層１４内に入り込む場合もある（図示のように）。固有
ベース領域６４は、３０〜８０ｎｍの範囲内の極度に薄
い均一な幅を有している。ポリシリコン領域５４Ｂの上
には、層６０からのＮタイプのドーパントが広がり、ポ
リシリコン・エミッタ接点の一部になる。
【００４０】最後に述べた、熱焼なまし時に、リンク領
域４２は、外因性ベース領域４０を固有ベース領域６４
を結合する信頼できる電気接続部を形成する。上述の従
来の技術における参考文献とは対照的に、エミッタ領域
６２は、固有ベース領域６４内に完全に納められ、該ベ
ース領域には、エミッタ領域とコレクタ領域との間にお
ける突抜け現象による欠損を阻止するのに十分なコーナ
・ドーピングが施されている。
域４２は、外因性ベース領域４０を固有ベース領域６４
を結合する信頼できる電気接続部を形成する。上述の従
来の技術における参考文献とは対照的に、エミッタ領域
６２は、固有ベース領域６４内に完全に納められ、該ベ
ース領域には、エミッタ領域とコレクタ領域との間にお
ける突抜け現象による欠損を阻止するのに十分なコーナ
・ドーピングが施されている。
【００４１】引き続き、従来のＲＩＥプロセスを利用し
て、層６０及び５４にパターン形成が施され、図９に示
す領域が形成される。従来の方法では、ポリシリコン・
エミッタ領域接点６０、ポリシリコン外因性ベース接点
２８、及び、コレクタ領域１２に対して金属接点（不図
示）が設けられる。従来の多量にドープされたリーチス
ルー領域（不図示）を利用して、埋め込みコレクタ領域
１２に対する電気接続を完成することができる。
て、層６０及び５４にパターン形成が施され、図９に示
す領域が形成される。従来の方法では、ポリシリコン・
エミッタ領域接点６０、ポリシリコン外因性ベース接点
２８、及び、コレクタ領域１２に対して金属接点（不図
示）が設けられる。従来の多量にドープされたリーチス
ルー領域（不図示）を利用して、埋め込みコレクタ領域
１２に対する電気接続を完成することができる。
【００４２】こうして垂直バイポーラ・トランジスタ、
及び、これを製造する方法が得られる。該トランジスタ
は、極度に薄く、均一性の高い固有ベース領域を備えて
おり、推定で４０〜８０ＧＨ２の範囲のスイッチング速
度を可能性にする。さらに、固有のベース領域と外因性
ベース領域の間には、信頼できる電気リンクが形成され
る。エミッタ領域は、固有ベース領域内に完全に納めら
れていて、エミッタ・コレクタ突抜け現象が阻止される
。トランジスタのこの製造方法は、低温プロセスを利用
して、クリティカルな極度に薄い固定ベース領域が形成
され、うまく制御された接合プロファイルが得られる。 この低温プロセスは、ＳｉＧｅヘテロ接合デバイスの形
成にも特に有効である。本発明は、垂直バイポーラ・ト
ランジスタの形成に関連して、とりわけ、超大規模集積
回路（ＶＬＳＩＣ）デバイス用のこうしたトランジスタ
の形成に関連して用いられる。
及び、これを製造する方法が得られる。該トランジスタ
は、極度に薄く、均一性の高い固有ベース領域を備えて
おり、推定で４０〜８０ＧＨ２の範囲のスイッチング速
度を可能性にする。さらに、固有のベース領域と外因性
ベース領域の間には、信頼できる電気リンクが形成され
る。エミッタ領域は、固有ベース領域内に完全に納めら
れていて、エミッタ・コレクタ突抜け現象が阻止される
。トランジスタのこの製造方法は、低温プロセスを利用
して、クリティカルな極度に薄い固定ベース領域が形成
され、うまく制御された接合プロファイルが得られる。 この低温プロセスは、ＳｉＧｅヘテロ接合デバイスの形
成にも特に有効である。本発明は、垂直バイポーラ・ト
ランジスタの形成に関連して、とりわけ、超大規模集積
回路（ＶＬＳＩＣ）デバイス用のこうしたトランジスタ
の形成に関連して用いられる。
【００４３】
【図１】本発明に従って垂直バイポーラ・トランジスタ
の一連の製造ステップを表す断面図である。
の一連の製造ステップを表す断面図である。
【図２】本発明に従って垂直バイポーラ・トランジスタ
の一連の製造ステップを表す断面図である。
の一連の製造ステップを表す断面図である。
【図３】本発明に従って垂直バイポーラ・トランジスタ
の一連の製造ステップを表す断面図である。
の一連の製造ステップを表す断面図である。
【図４】本発明に従って垂直バイポーラ・トランジスタ
の一連の製造ステップを表す断面図である。
の一連の製造ステップを表す断面図である。
【図５】本発明に従って垂直バイポーラ・トランジスタ
の一連の製造ステップを表す断面図である。
の一連の製造ステップを表す断面図である。
【図６】本発明に従って垂直バイポーラ・トランジスタ
の一連の製造ステップを表す断面図である。
の一連の製造ステップを表す断面図である。
【図７】本発明に従って垂直バイポーラ・トランジスタ
の一連の製造ステップを表す断面図である。
の一連の製造ステップを表す断面図である。
【図８】本発明に従って垂直バイポーラ・トランジスタ
の一連の製造ステップを表す断面図である。
の一連の製造ステップを表す断面図である。
【図９】本発明に従って垂直バイポーラ・トランジスタ
の一連の製造ステップを表す断面図である。
の一連の製造ステップを表す断面図である。
【図１０】図９の選択部分の拡大図である。
１０ Ｐシリコン基板
１２ Ｎ＋シリコン層
１４ Ｎ−エピタキシャル・シリコン層１６ 二酸
化ケイ素層 １８ アイソレーション溝 ２０ 絶縁ライナ ２２ 充填材料 ２４ デバイス領域 ２６ アパーチャ ２８ Ｐ＋ポリシリコン層 ３０ 二酸化ケイ素層 ３２ 窒化ケイ素層 ３４ フォトレジスト層 ３６ アパーチャ ３８ アパーチャ ４０ Ｐ＋外因性ベース領域 ４２ 薄いリンク領域 ４４ 酸化物層 ４６ 窒化物層 ４８ 酸化物層 ５０ 凹部 ５２ 熱酸化物層 ５４ 層 ６０ ポリシリコン層 ６２ Ｎタイプのエミッタ領域 ６４ 固有ベース領域
化ケイ素層 １８ アイソレーション溝 ２０ 絶縁ライナ ２２ 充填材料 ２４ デバイス領域 ２６ アパーチャ ２８ Ｐ＋ポリシリコン層 ３０ 二酸化ケイ素層 ３２ 窒化ケイ素層 ３４ フォトレジスト層 ３６ アパーチャ ３８ アパーチャ ４０ Ｐ＋外因性ベース領域 ４２ 薄いリンク領域 ４４ 酸化物層 ４６ 窒化物層 ４８ 酸化物層 ５０ 凹部 ５２ 熱酸化物層 ５４ 層 ６０ ポリシリコン層 ６２ Ｎタイプのエミッタ領域 ６４ 固有ベース領域
Claims (25)
- 【請求項１】 第１の導電性タイプの第１の領域を含
む半導体基板を形成するステップと、前記第１の領域の
表面にエッチングを施して、前記第１の領域に凹部を形
成するステップと、エピタキシャル成長によって、前記
第１の領域のエッチング表面に第２の導電性タイプの半
導体材料から成る層を形成するステップと、加熱するこ
とによって、少なくとも部分的に、前記半導体材料の層
内に前記第２の導電性タイプの固有ベース領域を形成す
るステップと、前記固有ベース領域の表面に前記第１の
導電性タイプの第２の領域を形成するステップから構成
される、垂直バイポーラ・トランジスタの製造方法。 - 【請求項２】 エピタキシャル成長によって、前記半
導体材料の層を形成する前記ステップが、約８００℃未
満の温度で、化学蒸着によって前記半導体材料の層を形
成することから成ることを特徴とする、請求項１に記載
の製造方法。 - 【請求項３】 前記半導体材料の層が、５０〜１００
ｎｍの範囲の厚さを有していることを特徴とする、請求
項２に記載の製造方法。 - 【請求項４】 全体に、前記第１の領域の一部と境界
を接する前記第２の導電性タイプの外因性ベース領域を
前記第１の領域の表面に形成するステップと、イオン注
入によって、前記第１の領域の前記境界内部分の表面に
前記第２の導電性タイプのリンク領域を形成するステッ
プが、さらに含まれていることと、前記固有ベース領域
が、前記第１の領域の境界内に形成され、前記リンク領
域によって前記外因性ベース領域と結合されることを特
徴とする、請求項１に記載の製造方法。 - 【請求項５】 前記外因性ベース領域と前記リンク領
域の間の接合部上に絶縁スペーサを形成し、前記第１の
領域の前記境界内部分において前記リンク領域の一部と
全体に境界を接するようにするステップが、さらに含ま
れることと、前記第１の領域の表面にエッチングを施し
、エピタキシャル成長によって、前記半導体材料の層を
形成する前記ステップが、前記リンク領域の前記境界内
部分に実施されるということを特徴とする、請求項４に
記載の製造方法。 - 【請求項６】 前記外因性ベース領域を形成する前記
ステップが、前記第１の領域の上に、前記第２の導電性
タイプのドーパントを含む導電性材料の外因性ベース接
点を形成するステップと、前記基板を加熱して、前記外
因性ベース接点から前記第１の領域にドーパントを送り
込むステップから成ることを特徴とする、請求項５に記
載の製造方法。 - 【請求項７】 絶縁スペーサを形成する前記ステップ
が、前記外因性ベース接点、及び、前記第１の領域の前
記境界内部分の上にほぼ共形の絶縁材料層を形成するス
テップと、前記絶縁材料層に反応性イオン・エッチング
を施して、前記絶縁スペーサを形成するステップから成
ることを特徴とする、請求項６に記載の製造方法。 - 【請求項８】 前記リンク領域の前記部分の表面にエ
ッチングを施す前記ステップが、前記リンク領域の前記
境界内部分の表面に前記イオン・エッチングを施すステ
ップを続行するステップと、前記リンク領域の前記境界
内部分の表面を酸化させて、酸化層を形成するステップ
と、前記酸化層を除去するステップから成り、前記リン
ク領域の前記境界内部分の表面に前記反応性イオン・エ
ッチング・ステップによって生じる欠陥が、前記酸化ス
テップ及び除去ステップによってほぼ除去されることを
特徴とする、請求項７に記載の製造方法。 - 【請求項９】 前記固有ベース領域は、シリコン・ゲ
ルマニウム化合物から成ることを特徴とする、請求項２
に記載の製造方法。 - 【請求項１０】 前記第２の領域を形成するステップ
が、半導体材料による前記層の表面上に、前記第１の導
電性タイプのドーパントを含む材料からなる層を形成す
るステップと、前記加熱によって、前記材料の層から前
記半導体材料の前記層にドーパントを送り込み、前記第
２の領域を形成するステップから成ることを特徴とする
、請求項１に記載の製造方法。 - 【請求項１１】 第１の導電性タイプの第１の領域を
含む半導体基板を形成するステップと、全体に、前記第
１の領域の一部と境界を接する第２の導電性タイプの外
因性ベース領域を前記第１の領域の表面に形成するステ
ップと、イオン注入によって、前記第１の領域の前記境
界内部分の表面に前記第２の導電性タイプのリンク領域
を形成し、前記リンク領域を介して前記外因性のベース
領域のほぼ向かい合ったエッジを電気的に結合させるス
テップと、前記外因性ベース領域と前記リンク領域の間
の接合部上に絶縁スペーサを形成し、前記第１の領域の
前記境界内部分において前記リンク領域の一部と全体に
境界を接するようにするステップと、前記リンク領域に
わずかに食い込むように、前記リンク領域の前記境界内
部分の表面にエッチングを施すステップと、エピタキシ
ャル成長によって、前記リンク領域の前記境界内部分の
エッチングを施した表面上に、前記第２の導電性タイプ
の半導体材料による第１の層を形成するステップと、前
記半導体基板を加熱して、少なくとも部分的に、前記第
１の層内に固有のベース領域を形成し、前記リンク領域
を介して前記固有のベース領域と外因性ベース領域との
間の電気的接続を形成するステップと、前記固有のベー
ス領域の表面に、前記第１の導電性タイプの第２の領域
を形成するステップから構成される、垂直バイポーラ・
トランジスタの製造方法。 - 【請求項１２】 前記外因性ベース領域を形成する前
記ステップが、前記第１の領域上に前記第２の導電性タ
イプのドーパントを含む導電性材料の外因性ベース接点
を形成するステップと、前記基板を加熱して、前記外因
性ベース領域から前記第１の領域にドーパントを送り込
むステップから成ることを特徴とする、請求項１１に記
載の製造方法。 - 【請求項１３】 絶縁スペーサを形成する前記ステッ
プが、前記外因性ベース接点、及び、前記第１の領域の
前記境界内部分の上にほぼ共形の絶縁材料層を形成する
ステップと、前記絶縁材料層に反応性イオン・エッチン
グを施して、前記絶縁スペーサを形成するステップから
成ることを特徴とする、請求項１２に記載の製造方法。 - 【請求項１４】 前記リンク領域の前記境界内部分の
表面にエッチングを施す前記ステップが、前記リンク領
域の前記境界内部分の表面に前記反応性イオン・エッチ
ングを施すステップを続行するステップと、前記リンク
領域の前記境界内部分の表面を酸化させて、薄い酸化層
を形成するステップと、前記薄い酸化層を除去するステ
ップから成る、前記リンク領域の前記境界内部分の表面
に前記反応性イオン・エッチング・ステップによって生
じる欠陥が、前記酸化ステップ及び除去ステップによっ
てほぼ除去されることを特徴とする、請求項１３に記載
の製造方法。 - 【請求項１５】 エピタキシャル成長によって第１の
層を形成する前記ステップが、約８００℃未満の温度で
実施されることを特徴とする、請求項１１に記載の製造
方法。 - 【請求項１６】 前記第１の層が、５０〜１００ｎｍ
の範囲の厚さになるように形成されることを特徴とする
、請求項１５に記載の方法。 - 【請求項１７】 前記固有ベース領域が、シリコン・
ゲルマニウム化合物から成ることを特徴とする、請求項
１５に記載の方法。 - 【請求項１８】 前記第２の領域を形成する前記ステ
ップが、半導体材料による前記層の表面上に、前記第１
の導電性タイプのドーパントを含む材料の層を形成する
ステップと、前記加熱によって、前記材料の層から前記
半導体材料の前記層にドーパントを送り込み、前記第２
の領域を形成するステップから成ることを特徴とする、
請求項１１に記載の方法。 - 【請求項１９】 第１の導電性タイプの第１のデバイ
ス領域を含む半導体基板と、前記第１のデバイス領域の
表面における凹部と、前記凹部に配置されたエピタキシ
ャル層と、少なくとも部分的に、前記エピタキシャル層
内に配置された第２の導電性タイプの固有のベース領域
と、前記エピタキシャル層の表面に配置され、前記固有
ベース領域内に完全に納められた、前記第１の導電性タ
イプの第２のデバイス領域から構成される、垂直バイポ
ーラ・トランジスタ。 - 【請求項２０】 前記基板に前記固有のベース領域か
ら間隔をあけて配置される、前記第２の導電性タイプの
大量にドープされた外因性ベース領域と、前記固有のベ
ース領域と外因性ベース領域の中間に配置されて、前記
固有のベース領域と外因性ベース領域を電気的に接続す
る、前記第２の導電性タイプのリンク領域が、さらに含
まれることを特徴とする、請求項１９に記載の垂直バイ
ポーラ・トランジスタ。 - 【請求項２１】 前記リンク領域は、前記外因性ベー
ス領域及び固有のベース領域に比べて比較的ドーピング
濃度が薄いということを特徴とする、請求項１９に記載
の垂直バイポーラ・トランジスタ。 - 【請求項２２】 前記基板表面の前記外因性ベース領
域上に配置された導電性の外因性ベース接点が、さらに
含まれていることを特徴とする、請求項１９に記載の垂
直バイポーラ・トランジスタ。 - 【請求項２３】 前記第２のデバイス領域の表面に配
置された導電性接点が、さらに含まれることを特徴とす
る、請求項２２に記載の垂直バイポーラ・トランジスタ
。 - 【請求項２４】 前記導電性の外因性ベース接点と前
記第２のデバイス領域に対する前記導電性接点との中間
に配置された少なくとも１つの無機絶縁材料層から成る
絶縁スペーサが、さらに含まれていることを特徴とする
、請求項２３に記載の垂直バイポーラ・トランジスタ。 - 【請求項２５】 前記エピタキシャル層が５０〜１０
０ｎｍの範囲のほぼ均一な厚さであることを特徴とする
、請求項１９に記載の垂直バイポーラ・トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/602,822 US5137840A (en) | 1990-10-24 | 1990-10-24 | Vertical bipolar transistor with recessed epitaxially grown intrinsic base region |
| US602822 | 1990-10-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04264735A true JPH04264735A (ja) | 1992-09-21 |
| JPH0666325B2 JPH0666325B2 (ja) | 1994-08-24 |
Family
ID=24412934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3301337A Expired - Lifetime JPH0666325B2 (ja) | 1990-10-24 | 1991-10-22 | 凹状のエピタキシャル成長固有ベース領域を有する垂直バイポーラ・トランジスタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5137840A (ja) |
| JP (1) | JPH0666325B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016522982A (ja) * | 2013-03-25 | 2016-08-04 | レイセオン カンパニー | モノリシック集積回路（ｍｍｉｃ）構造およびかかる構造を形成することに関する方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5279976A (en) * | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
| US5466615A (en) * | 1993-08-19 | 1995-11-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Silicon damage free process for double poly emitter and reverse MOS in BiCMOS application |
| US5382815A (en) * | 1993-12-23 | 1995-01-17 | International Business Machines Corporation | Carrier conduction conductor-insulator semiconductor (CIS) transistor |
| JP3223693B2 (ja) * | 1994-03-18 | 2001-10-29 | 株式会社日立製作所 | バイポーラ素子 |
| JP2970425B2 (ja) * | 1994-09-26 | 1999-11-02 | 日本電気株式会社 | バイポーラトランジスタの製造方法 |
| JP2679647B2 (ja) * | 1994-09-28 | 1997-11-19 | 日本電気株式会社 | 半導体装置 |
| US5512785A (en) * | 1994-11-30 | 1996-04-30 | Motorola, Inc. | Semiconducter device having an emitter terminal separated from a base terminal by a composite nitride/oxide layer |
| FR2756100B1 (fr) | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos |
| FR2756103B1 (fr) * | 1996-11-19 | 1999-05-14 | Sgs Thomson Microelectronics | Fabrication de circuits integres bipolaires/cmos et d'un condensateur |
| FR2756101B1 (fr) * | 1996-11-19 | 1999-02-12 | Sgs Thomson Microelectronics | Procede de fabrication d'un transistor npn dans une technologie bicmos |
| JP3409618B2 (ja) * | 1996-12-26 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
| US6020246A (en) | 1998-03-13 | 2000-02-01 | National Semiconductor Corporation | Forming a self-aligned epitaxial base bipolar transistor |
| DE19845793A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| DE19845789A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| FR2794285B1 (fr) * | 1999-05-31 | 2001-08-10 | St Microelectronics Sa | Procede de fabrication de dispositifs bipolaires a jonction base-emetteur autoalignee |
| FR2795233B1 (fr) | 1999-06-18 | 2001-08-24 | St Microelectronics Sa | Procede de fabrication autoaligne de transistors bipolaires |
| US6579771B1 (en) * | 2001-12-10 | 2003-06-17 | Intel Corporation | Self aligned compact bipolar junction transistor layout, and method of making same |
| US7064042B1 (en) * | 2001-12-10 | 2006-06-20 | Intel Corporation | Self aligned compact bipolar junction transistor layout, and method of making same |
| US7372091B2 (en) * | 2004-01-27 | 2008-05-13 | Micron Technology, Inc. | Selective epitaxy vertical integrated circuit components |
| US7504685B2 (en) | 2005-06-28 | 2009-03-17 | Micron Technology, Inc. | Oxide epitaxial isolation |
| US8435873B2 (en) | 2006-06-08 | 2013-05-07 | Texas Instruments Incorporated | Unguarded Schottky barrier diodes with dielectric underetch at silicide interface |
| US8039326B2 (en) * | 2009-08-20 | 2011-10-18 | Globalfoundries Inc. | Methods for fabricating bulk FinFET devices having deep trench isolation |
| CN101834135A (zh) * | 2010-04-22 | 2010-09-15 | 上海宏力半导体制造有限公司 | 一种双极型晶体管及其制作方法 |
| US11682718B2 (en) | 2021-04-15 | 2023-06-20 | International Business Machines Corporation | Vertical bipolar junction transistor with all-around extrinsic base and epitaxially graded intrinsic base |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4157269A (en) * | 1978-06-06 | 1979-06-05 | International Business Machines Corporation | Utilizing polysilicon diffusion sources and special masking techniques |
| US4318751A (en) * | 1980-03-13 | 1982-03-09 | International Business Machines Corporation | Self-aligned process for providing an improved high performance bipolar transistor |
| US4381953A (en) * | 1980-03-24 | 1983-05-03 | International Business Machines Corporation | Polysilicon-base self-aligned bipolar transistor process |
| US4483726A (en) * | 1981-06-30 | 1984-11-20 | International Business Machines Corporation | Double self-aligned fabrication process for making a bipolar transistor structure having a small polysilicon-to-extrinsic base contact area |
| JPH0771181B2 (ja) * | 1985-07-31 | 1995-07-31 | キヤノン株式会社 | 記録方法 |
| JPH0622238B2 (ja) * | 1985-10-02 | 1994-03-23 | 沖電気工業株式会社 | バイポ−ラ型半導体集積回路装置の製造方法 |
| JPS63184364A (ja) * | 1987-01-27 | 1988-07-29 | Toshiba Corp | 半導体装置の製造方法 |
| US4871684A (en) * | 1987-10-29 | 1989-10-03 | International Business Machines Corporation | Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors |
| JPH06101473B2 (ja) * | 1988-12-05 | 1994-12-12 | 日本電気株式会社 | 半導体装置 |
| US5024957A (en) * | 1989-02-13 | 1991-06-18 | International Business Machines Corporation | Method of fabricating a bipolar transistor with ultra-thin epitaxial base |
| US5008207A (en) * | 1989-09-11 | 1991-04-16 | International Business Machines Corporation | Method of fabricating a narrow base transistor |
-
1990
- 1990-10-24 US US07/602,822 patent/US5137840A/en not_active Expired - Fee Related
-
1991
- 1991-10-22 JP JP3301337A patent/JPH0666325B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016522982A (ja) * | 2013-03-25 | 2016-08-04 | レイセオン カンパニー | モノリシック集積回路（ｍｍｉｃ）構造およびかかる構造を形成することに関する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666325B2 (ja) | 1994-08-24 |
| US5137840A (en) | 1992-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04264735A (ja) | 凹状のエピタキシャル成長固有ベース領域を有する垂直バイポーラ・トランジスタ及びその製造方法 | |
| US6812545B2 (en) | Epitaxial base bipolar transistor with raised extrinsic base | |
| KR100294129B1 (ko) | 고속이며 기생용량이 낮은 반도체 장치 및 그 제조방법 | |
| US5235206A (en) | Vertical bipolar transistor with recessed epitaxially grown intrinsic base region | |
| US6794237B2 (en) | Lateral heterojunction bipolar transistor | |
| JPH0251255B2 (ja) | ||
| EP0052198B1 (en) | Method of manufacturing semiconductor devices using self-alignment techniques | |
| US20030080394A1 (en) | Control of dopant diffusion from polysilicon emitters in bipolar integrated circuits | |
| US6861324B2 (en) | Method of forming a super self-aligned hetero-junction bipolar transistor | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| US20020197807A1 (en) | Non-self-aligned SiGe heterojunction bipolar transistor | |
| US6380017B1 (en) | Polysilicon-edge, base-emitter super self-aligned, low-power, high-frequency bipolar transistor and method of forming the transistor | |
| JP2550906B2 (ja) | 半導体装置およびその製造方法 | |
| US6410395B1 (en) | Method of manufacturing a semiconductor device comprising SiGe HBTs | |
| KR19990067517A (ko) | 반도체장치의 제조방법 | |
| EP0594340B1 (en) | Method for forming a bipolar transistor | |
| US6579773B2 (en) | Transistor device and fabrication method thereof | |
| JP3505892B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3159527B2 (ja) | 半導体装置の製造方法 | |
| JP3229026B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0629304A (ja) | 半導体装置およびその製造方法 | |
| EP0383712A2 (en) | Method for fabricating high performance transistors with polycrystalline silicon contacts | |
| JP2000068496A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0974147A (ja) | 半導体装置の製造方法 | |
| JP2006128334A (ja) | バイポーラトランジスタの製造方法及びバイポーラトランジスタを有する半導体装置の製造方法 |